CN201229937Y - 具有非阵列凸块的倒装芯片封装结构 - Google Patents
具有非阵列凸块的倒装芯片封装结构 Download PDFInfo
- Publication number
- CN201229937Y CN201229937Y CN 200820127602 CN200820127602U CN201229937Y CN 201229937 Y CN201229937 Y CN 201229937Y CN 200820127602 CN200820127602 CN 200820127602 CN 200820127602 U CN200820127602 U CN 200820127602U CN 201229937 Y CN201229937 Y CN 201229937Y
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- packaging structure
- projection
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型涉及一种具有非阵列凸块的倒装芯片封装结构,主要包含形成有接合垫的基板、设置于基板上的芯片、间隔粘着件以及密封芯片的封胶体。在实施例中,间隔粘着件包含间隔球与粘着胶。芯片的凸块为非阵列设置并接合至接合垫。间隔粘着件介设于基板与芯片之间,并支撑芯片的主动面的周边。因此,芯片能平行于基板,以避免在倒装焊接与封胶的过程中芯片倾斜的问题,以提高倒装芯片封装结构的质量。
Description
技术领域
本实用新型有关于一种半导体装置,特别有关于一种具有非阵列凸块的倒装芯片封装结构。
背景技术
目前,在以往的半导体封装结构内部由芯片至基板的电性连接方式可区分为倒装焊接(Flip Chip Bond)与丝焊(Wire Bond)两大类。丝焊是以芯片主动面朝上(远离基板)的形式设置于基板,并借由焊线使芯片电性连接至基板,芯片可供焊线接合的电极(或称为焊垫)是呈非阵列配置,例如位于芯片主动面的周边区域或中央区域。公知的窗口型球栅阵列(wBGA)封装结构所使用的芯片便具有位于芯片主动面中央的电极。另一方面,倒装焊接是预先在芯片主动面设置凸块,以芯片主动面翻转(朝向基板)的形式设置于基板,并借由凸块电性连接至基板。由于凸块提供芯片与基板之间一种较短的电性连接路径,可使芯片内更高工作频率的集成电路具有良好的高频信号的传输质量。因此,倒装焊接是先进半导体装置的必然发展趋势,工作频率愈来愈高的芯片不会受限于焊线长度的封装瓶颈而能求得更快的处理速度与更高的效能。
在倒装焊接过程中,凸块必须呈阵列配置,否则芯片无法获得均匀而良好的支撑,导致芯片倾斜问题。因此,即使芯片的电性功能相同,例如存储器,但根据丝焊与倒装焊接的用途不同,芯片便会有所不同。换言之,公知丝焊的芯片无法进行倒装焊接,通常公知倒装焊接的芯片需另外进行重分配线路(RDL)工艺,以产生阵列配置并可供设置凸块的凸块下金属承座(UBM pad)。然而在丝焊到倒装焊接的转换过程,有人尝试沿用公知丝焊的芯片加以制作为倒装焊接的封装形态,即具有非阵列凸块的倒装芯片封装结构,以使芯片具有共用性。如能采用丝焊的芯片,则可省略重分配线路(RDL)工艺的时间与材料成本、缩短产品研发时间,极具降低制造成本的潜力。
请参阅图1所示,一种公知的具有非阵列凸块的倒装芯片封装结构100包含基板110、丝焊的芯片120、封胶体150以及两个或两个以上外接端子170。该基板110具有上表面111、下表面112以及两个或两个以上形成在该上表面111的接合垫113。该芯片120设置于该基板110的该上表面111并具有两个或两个以上打线形成的结线凸块(Stud Bump)122,该凸块122为非阵列配置并以钉头凸点焊接(SBB,Stud Bump Bonding)方式接合至该接合垫113。例如当该芯片120原为适用于窗口型球栅阵列封装的应用,该凸块122则位于该芯片120的中央区域。该封胶体150压模形成在该基板110的该上表面111并密封该芯片120。该外接端子170设置于该基板110的该下表面112。请参阅图2所示,该倒装芯片封装结构100的制造方法包含以下步骤:步骤1,提供基板;步骤2,倒装焊接;步骤3,封胶;以及步骤4,设置外接端子。在步骤2中,该芯片120无支撑点,仅以该芯片120中央区域的该凸块122接合至该基板110的该接合垫113,无法控制该芯片120与该基板110的平行度与间隙。在“封胶”的步骤3中,形成该封胶体150的模流压力冲击该芯片120而易于发生如同跷跷板般上下摆动的情况(如图1所示),造成该芯片120倾斜压触该基板110的线路或是该凸块122的焊点断裂,进而影响电性连接质量。并且,在步骤3中,缺乏周边支撑力的该芯片120也容易受到模流的影响而产生倾斜。而该外接端子170则是在步骤4中进行设置。
实用新型内容
有鉴于此,本实用新型的主要目的在于提供一种具有非阵列凸块的倒装芯片封装结构,能控制芯片与基板之间的平行度与间隙,并避免芯片倾斜与凸块焊点断裂。
本实用新型的目的及解决其技术问题是采用以下技术方案来实现的。依据本实用新型的一种具有非阵列凸块的倒装芯片封装结构,主要包含基板、芯片、两个或两个以上间隔粘着件以及封胶体。该基板具有上表面以及下表面,该上表面形成有两个或两个以上接合垫。该芯片设置于该基板的该上表面,该芯片的主动面设有两个或两个以上凸块,其中该凸块为非阵列设置并接合至该接合垫。该间隔粘着件设置于该基板的该上表面以介设于该基板与该芯片之间,用以支撑该芯片的该主动面的周边。该封胶体形成于该基板的该上表面并密封该芯片。
本实用新型的目的及解决其技术问题,还可采用以下技术措施进一步实现。
在前述倒装芯片封装结构中,该间隔粘着件可由两个或两个以上间隔球与两段或两段以上粘着胶所组成,该粘着胶设置于该基板的该上表面并粘附该间隔球。
在前述倒装芯片封装结构中,该基板可具有两个或两个以上线路,其形成于该基板的该上表面,并且该间隔球可不直接下压至该线路。
在前述倒装芯片封装结构中,可另外包含底部填充胶,填满该基板与该芯片之间的间隙以密封该凸块。
在前述倒装芯片封装结构中,该底部填充胶可覆盖该线路并粘着该芯片的该主动面。
在前述倒装芯片封装结构中,该凸块可为结线凸块,该间隔球不粘着该芯片,仅用以控制该芯片与该基板之间的平行度与间隙,当该芯片以钉头凸点焊接(SBB)方式接合至该基板,该芯片在与其主动面平行的平面内震荡滑动。
在前述倒装芯片封装结构中,该间隔粘着件可为电绝缘性粘胶体。
在前述倒装芯片封装结构中,该封胶体可覆盖该线路。
在前述倒装芯片封装结构中,该间隔粘着件可具有表面柔软特性。
在前述倒装芯片封装结构中,该间隔粘着件可远离而不接触该凸块。
在前述倒装芯片封装结构中,可另外包含两个或两个以上外接端子,其设置于该基板的该下表面。
在前述倒装芯片封装结构中,该芯片可为跨封装形态的中高频存储器芯片,其选自于533MHz至1600MHz的第二代双倍数据传输率同步动态随机存取存储器(DDR2 DRAM)芯片。
由以上技术方案可以看出,本实用新型的具有非阵列凸块的倒装芯片封装结构,有以下优点与功效:
一、利用间隔球或间隔粘着件的设置位置能提供芯片周边的支撑力,使在倒装焊接或/与封胶的过程中不会有芯片倾斜的问题。因此,丝焊的芯片具有共用性,可沿用而封装成具有非阵列凸块的倒装芯片封装结构。
二、借由粘着胶粘接间隔球于基板上或是间隔粘着件的表面柔软特性,以确保支撑效果。故能仅控制芯片与基板之间的平行度与间隙,使得芯片可作XY平面震荡滑动进行钉头凸点焊接(SBB)方式的倒装焊接,以提高具有非阵列凸块的倒装芯片封装结构的质量。
三、利用间隔粘着件具有电绝缘性的特性,能避免造成电性短路现象。
四、由于间隔球不直接下压基板的线路,能避免线路受到挤压而受损。
五、借由底部填充胶或封胶体填入倒装芯片间隙,以覆盖线路并具有保护线路的功效,使得基板不需另外形成防焊层,借以降低制造成本。
附图说明
图1为公知的具有非阵列凸块的倒装芯片封装结构的截面示意图;
图2为公知的具有非阵列凸块的倒装芯片封装结构的制造方法流程方框图;
图3为依据本实用新型的第一具体实施例的一种具有非阵列凸块的倒装芯片封装结构的示意图;
图4为依据本实用新型的第一具体实施例的该倒装芯片封装结构在制造流程中的组件示意图;
图5为依据本实用新型的第二具体实施例的另一种具有非阵列凸块的倒装芯片封装结构的示意图;
图6为依据本实用新型的第二具体实施例的该倒装芯片封装结构的制造流程图。
附图标记说明
S1 间隙 S2 间隙
1 提供基板 2 倒装焊接
3 封胶 4 设置外接端子
10 点胶针头 20 点胶针头
30 点胶针头 100 倒装芯片封装结构
110 基板 111 上表面
112 下表面 113 接合垫
120 芯片 122 凸块
150 封胶体 170 外接端子
200 倒装芯片封装结构 210 基板
211 上表面 212 下表面
213 接合垫 214 线路
220 芯片 221 主动面
222 凸块 230 间隔球
240 粘着胶 250 封胶体
260 底部填充胶 270 外接端子
300 倒装芯片封装结构 310 基板
311 上表面 312 下表面
313 接合垫 314 线路
320 芯片 321 主动面
322 凸块 340 间隔粘着件
350 封胶体 370 外接端子
具体实施方式
依据本实用新型的第一具体实施例,一种具有非阵列凸块的倒装芯片封装结构举例说明于图3的示意图。图4为该倒装芯片封装结构在制造流程中的组件示意图。
该倒装芯片封装结构200主要包含基板210、芯片220、两个或两个以上间隔粘着件以及封胶体250。该间隔粘着件由两个或两个以上间隔球230与两段或两段以上粘着胶240所组成。该基板210具有上表面211以及下表面212,该上表面211形成有两个或两个以上接合垫213。该基板210可为印刷电路板、陶瓷基板或玻璃基板。在本实施例中,该接合垫213可以直线或多条平行直线的排列方式设置于该上表面211的中央区域(如图4中的A图所示)。
请参阅图3所示,该芯片220设置于该基板210的该上表面211。该芯片220可为存储器芯片,更具体地说,该芯片220可为第二代双倍数据传输率(DDR2)存储器芯片或第三代双倍数据传输率(DDR3)存储器芯片。并且,该芯片220的主动面221设有两个或两个以上凸块222,其中该凸块222为非阵列设置并接合至该接合垫213。“非阵列设置”指不是按照N行数乘以M列数的矩阵方式排列,其中N与M是大于二的正整数,并且凸块设置区域远小于该芯片220的该主动面221,至少应在二分之一以下。换言之,该凸块222是不借由重配置线路(RDL)工艺的分散调整,而集中在芯片主动面的某一区域。在本实施例中,该凸块222可位于该主动面221的中央区域并可为线性排列,其中该凸块222与该接合垫213相互对应(如图4中的B图所示)。该凸块222可为金凸块、铜凸块或是其它导电材质的复合凸块。在本实施例中,该凸块222为打线形成的结线凸块(StudBump),并以钉头凸点焊接(SBB)方式接合至该接合垫213。更具体地说,钉头凸点焊接(SBB)令该凸块222与该接合垫213之间产生超声波震荡摩擦所形成的金金键合或其它金属键合。其中,超声波震荡是在XY平面(即是与芯片主动面221平行的平面)作快速往复微移动,以达到低温金属键合。而较佳地,往复微移动方向应与该凸块222的线性排列方向为垂直,以避免该凸块222在超声波震荡过程产生短路接合。本实用新型中的一个具体功效便是利用该间隔球230与该粘着胶240的结合关系控制该芯片220与该基板210之间的平行度与间隙,以维持芯片支撑效果又可达成钉头凸点焊接(SBB)方式的倒装焊接,理由如下两段所述。
请参阅图3所示,该间隔球230设置于该基板210的该上表面211,以介设于该基板210与该芯片220之间,该间隔球230支撑该芯片220的该主动面221的周边。借由这样的组合,在倒装焊接步骤中,该芯片220的主动面221并不被该间隔球230粘着,可作XY平面超声波震荡的滑动。具体地说,该间隔球230远离该芯片220的该凸块222且邻近该芯片220的该主动面221的周边,以提供较佳的芯片可滑动支撑效果。更具体地说,该间隔球230的球径可不大于该芯片220的该凸块222的高度,以确保该芯片220与该基板210之间的键合。请参阅图3所示,该间隔球230的球径用以界定该基板210与该芯片220之间的间隙S1,大约等于该芯片220的该主动面221至该基板210的该上表面211的垂直距离。其中,该间隔球230应具有相同的球径。
请参阅图3所示,该粘着胶240设置于该基板210的该上表面211并粘附该间隔球230。因此,该粘着胶240用以将该间隔球230限制在该基板210的该上表面211,以避免该间隔球230产生位移。在本实施例中,该粘着胶240不粘接该芯片220的该主动面221。该粘着胶240的固化使得该间隔球230能稳固设置于该基板210上,而该粘着胶240的固化可在倒装焊接步骤之后执行,以使该间隔球230能用以界定上述的倒装焊接间隙S1,并且,即使该粘着胶240沾附至该芯片220的该主动面221,在未固化之前仍不会粘着该芯片220,以使该芯片220在倒装焊接步骤中可作XY平面的超声波震荡。较佳地,该粘着胶240远离该基板210的该接合垫213,以避免污染该接合垫213。在本实施例中,该粘着胶240的材质可为环氧树脂(Epoxy)。
在本实施例中,请参阅图3所示,该基板210可具有两条或两条以上线路214,其形成于该基板210的该上表面211。较佳地,如图4中的A图所示,该间隔球230可不直接下压至该线路214,故可避免该线路214受到挤压的应力而受损,进而影响电性传输的质量。在本实施例中,请参阅图3所示,该线路214与该接合垫213可为同一线路层。在本实施例中,该线路214可为裸线设计,可不被防焊层所覆盖,这是由于该芯片220在该间隔球230的支持之下与该基板210之间具有良好的平行度与精准的倒装焊接缝隙。
请参阅图3所示,该封胶体250形成于该基板210的该上表面211并密封该芯片220,提供适当的封装保护并可防止尘埃污染。该封胶体250可为压模或称转移成型(Transfer Molding)的技术加以形成。
在本实施例中,请参阅图3所示,该倒装芯片封装结构200可另外包含底部填充胶260,其填满该基板210与该芯片220之间的间隙S1以密封该凸块222,以避免应力集中在特定凸块222处而使其断裂。该底部填充胶260可覆盖该线路214并粘着芯片220的主动面221。具体地说,该底部填充胶260可密封该粘着胶240,其中该底部填充胶260还覆盖至该芯片220的局部侧边,有助于固定该芯片220以避免该芯片220位移。由于该间隙S1可精准控制在一个固定值,故利用毛细作用该底部填充胶260能顺利地填满该间隙S1,不会内藏气泡。
在本实施例中,请参阅图3所示,该倒装芯片封装结构200可另外包含两个或两个以上外接端子270,其设置于该基板210的该下表面212,以供作为输入端及/或输出端以使该倒装芯片封装结构200可表面接合到外界装置,例如印刷电路板(图中未绘出)。该外接端子270可为焊球、锡膏、金属接触垫或插针。
因此,借由该间隔球230与该粘着胶240的设置位置能为该芯片220的周边提供较佳的支撑效果,使得在倒装焊接时能使该芯片220达到平衡而不会产生上下摆动,以及在封胶时能避免该芯片220受模流压力影响而产生倾斜,故该倒装芯片封装结构200不会有芯片倾斜的问题,更能确保该芯片220与该基板210之间的电性连接质量。并且,该粘着胶240粘接该间隔球230,故能防止因该间隔球230产生位移而造成无法有效支撑该芯片220的问题。另外可利用该底部填充胶260使得该芯片220能更稳固地设置在该基板210上,以避免该芯片220受模流压力的影响产生倾斜,更可避免因应力集中造成凸块222焊点断裂的问题。此外,该底部填充胶260覆盖该线路214,便可达到保护该线路214的功效,故该基板210不需另外形成防焊层,以节省制造成本。
本实用新型进一步说明前述非阵列凸块的倒装芯片封装结构200的制造方法,举例说明于图4的制造流程中的组件示意图。
首先,请参阅图4中的A图所示,提供该基板210,其具有该接合垫213,利用点胶技术借由点胶针头10将该粘着胶240局部点涂在该上表面211,以局部覆盖在该线路214上。并在该基板210的该上表面211且在该粘着胶240的涂布区内设置该间隔球230,其中该间隔球230不直接下压至该线路214且该间隔球230远离该接合垫213。该粘着胶240粘附该间隔球230,用以避免该间隔球230位移。
接着,进行倒装焊接步骤。请参阅图4中的B图所示,将该芯片220以该主动面221朝向该上表面211的方式设置于该基板210上,并使该芯片220的该凸块222接合至该接合垫213(如图3所示),以达到该芯片220与该基板210的电性互连。其中,该凸块222可为结线凸块,并且该凸块222与该接合垫213的接合方式可为钉头凸点焊接(SBB,Stud Bump Bonding)。在倒装焊接过程中,借由该间隔球230提供该芯片220周边的Z轴(纵向)支撑力,以避免该芯片220产生倾斜(如图3所示),但不限制该芯片220在XY平面(水平面)的滑移。
接着请参阅图4中的C图所示,利用点胶针头20将具有高流动性的该底部填充胶260点涂在该基板210的该上表面211。该底部填充胶260先涂划在该芯片220的侧边或L形两侧边,并以毛细现象填满该芯片220与该基板210之间的间隙S1,以密封该凸块222(如图3所示)。
下面请参阅图4中的D图所示,烘烤固化该底部填充胶260,以使该底部填充胶260填满该基板210与该芯片220之间的间隙S1(如图3所示)。请参阅图4中的D图所示,该底部填充胶260可覆盖至该芯片220的局部侧边,当该底部填充胶260固化之后便能固定该芯片220于该基板210上。其中,在倒装焊接步骤之后,该粘着胶240的固化可与该底部填充胶260的固化同时进行,或者可在该底部填充胶260点涂形成之前。
之后,请参阅图4中的E图所示,以压模方法将该封胶体250形成于该基板210上,以密封该芯片220,借以保护该芯片220不被外界尘埃与水气污染(如图3所示)。最后,请参阅图4中的F图所示,设置该外接端子270于该基板210的该下表面212,其中该外接端子270为阵列排列。在本实施例中,该外接端子270包含焊球。
因此,本实用新型可以增加丝焊的芯片220的共用性,特别是原本适用于窗口型球栅阵列的丝焊芯片,可以沿用并封装成具有非阵列凸块的倒装芯片封装结构200,不会有芯片倾斜与凸块焊点断裂的问题。丝焊的芯片不需要重配置线路(RDL)工艺与凸块下金属承座(UBM pad),同一类芯片具有工艺调整的方便性。在第二代双倍数据传输率同步动态随机存取存储器(DDR2 DRAM,Double-Data-Rate Two Synchronous Dynamic Random Access Memory)半导体封装的具体应用上,包含两个或两个以上芯片的晶圆不需要预先制作为丝焊或是倒装焊接形式,可先测试以确定芯片的可运算存储器频率,并在晶圆切割之后,根据可运算存储器频率作分类。将可运算在553MHz、667MHz、800MHz的DDR2存储器芯片封装成窗口型球栅阵列封装结构;将可运算在1066MHz、1333MHz、1600MHz的DDR2存储器芯片封装成本实用新型的具有非阵列凸块的倒装芯片封装结构。DDR3存储器芯片的应用方法也是与上述相同。因此,不同分类区段的存储器频率芯片能选择性封装成适用的封装形态,不会有低存储器频率芯片却制成为阵列凸块的芯片,导致无法封装为窗口型球栅阵列封装结构或较低频率运算的封装结构;也不会有高存储器频率芯片仍为丝焊的芯片,导致只能封装成在低频率运算的窗口型球栅阵列封装结构,故深具产业上的利用价值并明显具有减少不适用芯片数量与增加工艺弹性的功效。
依据本实用新型的第二具体实施例,另一种具有非阵列凸块的倒装芯片封装结构举例说明于图5的示意图。该倒装芯片封装结构300主要包含基板310、芯片320、两个或两个以上间隔粘着件340以及封胶体350。该基板310具有上表面311以及下表面312,该上表面311设有两个或两个以上接合垫313。在本实施例中,该接合垫313可位于该上表面311的中央区域。请参阅图5所示,该芯片320设置于该基板310的该上表面311,该芯片320的主动面321设有两个或两个以上凸块322,其中该凸块322为非阵列设置并接合至该接合垫313。在本实施例中,该凸块322可为金凸块,例如,打线形成的结线凸块。该凸块322至该接合垫313的接合方法可利用钉头凸点焊接(SBB)或是锡膏焊接。该芯片320可为存储器芯片,特指一种跨封装形态的中高频存储器芯片,例如由533MHz至1600MHz的第二代双倍数据传输率同步动态随机存取存储器(DDR2 DRAM)芯片。
请再参阅图5所示,该间隔粘着件340设置于该基板310的该上表面311以介设于该基板310与该芯片320之间,该间隔粘着件340粘附该芯片320的该主动面321的周边。该间隔粘着件340可远离而不接触该凸块322。该间隔粘着件340可为电绝缘性树脂,以避免造成电性短路现象。在本实施例中,该间隔粘着件340可为两面粘性胶带或是B阶粘着胶块,故可粘接该芯片320的该主动面321与该基板310的该上表面311,以使该芯片320固设于该基板310。较佳地,该间隔粘着件340具有表面柔软特性。也就是说,该间隔粘着件340用以粘附该芯片320的材料为低模数,使得该芯片220在倒装焊接步骤时可作XY平面(水平面)的超声波震荡滑动或是微调。
请参阅图5所示,该封胶体350形成于该基板310的该上表面311并密封该芯片320,并且该封胶体350填满该基板310与该芯片320之间的间隙S2以密封该凸块322。在本实施例中,该基板310可具有两条或两条以上线路314,其形成于该基板310的该上表面311。较佳地,该封胶体350可覆盖该线路314,以避免该线路314受到污染,故该基板310不需另外形成防焊层借以减少制造成本。请再参阅图5所示,该倒装芯片封装结构300可另外包含两个或两个以上外接端子370,其设置于该基板310的该下表面312,以供对外表面接合。
因此,借由该间隔粘着件340,在倒装焊接或/与封胶的过程中,该间隔粘着件340得以提供该芯片320周边的支撑力,借此避免该芯片320产生倾斜与该凸块322产生焊点断裂的问题。
本实用新型进一步说明前述非阵列凸块的倒装芯片封装结构的制造方法举例说明于图6的流程图。
首先,请参阅图6中的A图所示,提供具有该接合垫313的该基板310,并利用点胶技术借由点胶针头30将该间隔粘着件340局部点涂在该基板310的该上表面311,其中该间隔粘着件340远离该接合垫313。该间隔粘着件340可局部覆盖该基板310的该线路314。由于该间隔粘着件340为电绝缘性,故即使该线路314为裸线也不会造成电性短路的问题。
接着,请参阅图6中的B图所示,进行倒装焊接步骤,以该芯片320的该主动面321朝向该基板310的方式设置于该基板310上,并使该芯片320的该凸块322接合至对应的该接合垫313(如图5所示),以达到该芯片320与该基板310的电性互连。在倒装芯片过程中,该芯片320的周边可借由该间隔粘着件340得到支撑力,故不会有芯片倾斜的问题(如图5所示)。
接着,请参阅图6中的C图所示,烘烤该间隔粘着件340,以使该间隔粘着件340固化以粘着该基板310与该芯片320,并提供后续模封工艺中该芯片320的周边较佳的支撑与固定效果。
之后,请参阅图6中的D图所示,以压模方法将该封胶体350形成在该基板310上并填满该基板310与该芯片320之间的间隙S2,以密封该芯片320与该凸块322(如图5所示)。最后,请参阅图6中的E图所示,该外接端子370设置于该基板310的该下表面312。
以上所述,仅是本实用新型的较佳实施例而已,并非对本实用新型作任何形式上的限制,虽然本实用新型已以较佳实施例揭示如上,然而并非用以限定本实用新型,任何熟悉本领域的技术人员,在不脱离本实用新型的权利要求书范围内,所作的任何简单修改、等效性变化与修饰,均涵盖于本实用新型的技术范围内。
Claims (12)
1、一种具有非阵列凸块的倒装芯片封装结构,其特征在于,包含:
基板,具有上表面以及下表面,该上表面设有两个或两个以上接合垫;
芯片,设置于该基板的该上表面,该芯片的主动面设有两个或两个以上凸块,其中该凸块为非阵列设置并接合至该接合垫;
两个或两个以上用以支撑芯片的主动面周边的间隔粘着件,设置于该基板的该上表面并介设于该基板与该芯片之间;以及
封胶体,形成于该基板的该上表面并密封该芯片。
2、根据权利要求1所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述间隔粘着件由两个或两个以上间隔球与两段或两段以上粘着胶所组成,该粘着胶设置于所述基板的所述上表面并粘附该间隔球。
3、根据权利要求2所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述基板具有两条或两条以上线路,其形成于所述基板的所述上表面,并且所述间隔球不直接下压至该线路。
4、根据权利要求1所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述倒装芯片封装结构另外包含底部填充胶,其填满所述基板与所述芯片之间的间隙并密封所述凸块。
5、根据权利要求3所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述倒装芯片封装结构另外包含底部填充胶,其填满所述基板与所述芯片之间的间隙并密封所述凸块,所述底部填充胶覆盖所述线路并粘着所述芯片的所述主动面。
6、根据权利要求2所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述凸块为结线凸块,所述控制芯片与基板之间的平行度与间隙的间隔球不粘着该芯片,当所述芯片以钉头凸点焊接方式接合至所述基板,所述芯片在与其主动面平行的平面内震荡滑动。
7、根据权利要求1所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述间隔粘着件为电绝缘性粘胶体。
8、根据权利要求1或7所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述基板具有两条或两条以上线路,所述封胶体覆盖所述线路。
9、根据权利要求7所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述间隔粘着件为表面柔软的间隔粘着件。
10、根据权利要求1所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述间隔粘着件远离而不接触所述凸块。
11、根据权利要求1所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述倒装芯片封装结构另外包含两个或两个以上外接端子,其设置于所述基板的所述下表面。
12、根据权利要求1所述的具有非阵列凸块的倒装芯片封装结构,其特征在于,所述芯片为跨封装形态的中高频存储器芯片,其选自于533MHz至1600MHz的第二代双倍数据传输率同步动态随机存取存储器芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200820127602 CN201229937Y (zh) | 2008-07-15 | 2008-07-15 | 具有非阵列凸块的倒装芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200820127602 CN201229937Y (zh) | 2008-07-15 | 2008-07-15 | 具有非阵列凸块的倒装芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201229937Y true CN201229937Y (zh) | 2009-04-29 |
Family
ID=40634878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200820127602 Expired - Fee Related CN201229937Y (zh) | 2008-07-15 | 2008-07-15 | 具有非阵列凸块的倒装芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201229937Y (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237283A (zh) * | 2010-04-27 | 2011-11-09 | 华东科技股份有限公司 | 非阵列凸块的覆晶接合方法与构造 |
CN102290394A (zh) * | 2010-06-15 | 2011-12-21 | 南茂科技股份有限公司 | 散热型电子封装结构及其制备方法 |
CN104517931A (zh) * | 2014-07-11 | 2015-04-15 | 株洲南车时代电气股份有限公司 | 提高功率电子封装中焊层均匀性的结构及其方法 |
CN109560068A (zh) * | 2017-09-25 | 2019-04-02 | 力成科技股份有限公司 | 封装结构及芯片结构 |
-
2008
- 2008-07-15 CN CN 200820127602 patent/CN201229937Y/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237283A (zh) * | 2010-04-27 | 2011-11-09 | 华东科技股份有限公司 | 非阵列凸块的覆晶接合方法与构造 |
CN102237283B (zh) * | 2010-04-27 | 2013-06-12 | 华东科技股份有限公司 | 非阵列凸块的覆晶接合方法与构造 |
CN102290394A (zh) * | 2010-06-15 | 2011-12-21 | 南茂科技股份有限公司 | 散热型电子封装结构及其制备方法 |
CN102290394B (zh) * | 2010-06-15 | 2014-05-07 | 南茂科技股份有限公司 | 散热型电子封装结构及其制备方法 |
CN104517931A (zh) * | 2014-07-11 | 2015-04-15 | 株洲南车时代电气股份有限公司 | 提高功率电子封装中焊层均匀性的结构及其方法 |
CN104517931B (zh) * | 2014-07-11 | 2016-06-01 | 株洲南车时代电气股份有限公司 | 提高功率电子封装中焊层均匀性的结构及其方法 |
CN109560068A (zh) * | 2017-09-25 | 2019-04-02 | 力成科技股份有限公司 | 封装结构及芯片结构 |
US10607860B2 (en) | 2017-09-25 | 2020-03-31 | Powertech Technology Inc. | Package structure and chip structure |
CN109560068B (zh) * | 2017-09-25 | 2020-05-19 | 力成科技股份有限公司 | 封装结构及芯片结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7619305B2 (en) | Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking | |
KR101661442B1 (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
US7750466B2 (en) | Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same | |
TWI520285B (zh) | 半導體封裝件及其製法 | |
CN210516700U (zh) | 一种半导体芯片封装结构 | |
CN201229937Y (zh) | 具有非阵列凸块的倒装芯片封装结构 | |
US20100133671A1 (en) | Flip-chip package structure and the die attach method thereof | |
CN101719485A (zh) | 芯片结构、衬底结构、芯片封装结构及其工艺 | |
TWI685074B (zh) | 晶片封裝結構及相關引腳接合方法 | |
CN103050449A (zh) | 封装件及其制法 | |
CN102208358A (zh) | 一种在基板上焊接倒装芯片的方法及封装器件 | |
CN104979224B (zh) | 一种器件封装互联方法 | |
CN100578765C (zh) | 集成电路封装构造 | |
JP2010258302A (ja) | 超音波フリップチップ実装方法およびそれに用いられる基板 | |
CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
JP4324773B2 (ja) | 半導体装置の製造方法 | |
JPH11317468A (ja) | 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 | |
JP2015032811A (ja) | 半導体装置 | |
TW201413903A (zh) | 半導體封裝件及其製法 | |
KR101096440B1 (ko) | 듀얼 다이 패키지 | |
CN100449744C (zh) | 引脚在芯片上的集成电路封装构造及其芯片承载件 | |
CN108281374A (zh) | 一种预防对位偏移的凸点结构及其制备方法 | |
CN207183262U (zh) | 一种内存芯片倒装封装结构 | |
KR20080062565A (ko) | 플립 칩 패키지 | |
CN100499097C (zh) | 增进嵌埋凸块接合性的高频集成电路封装构造及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090429 |