TW201914058A - 半導體封裝結構 - Google Patents

半導體封裝結構 Download PDF

Info

Publication number
TW201914058A
TW201914058A TW107129658A TW107129658A TW201914058A TW 201914058 A TW201914058 A TW 201914058A TW 107129658 A TW107129658 A TW 107129658A TW 107129658 A TW107129658 A TW 107129658A TW 201914058 A TW201914058 A TW 201914058A
Authority
TW
Taiwan
Prior art keywords
package structure
substrate
semiconductor package
wire pattern
front surface
Prior art date
Application number
TW107129658A
Other languages
English (en)
Other versions
TWI683454B (zh
Inventor
何志銘
梁俊智
程鼎華
呂侊懋
羅文爵
楊皓宇
康桀侑
潘漢昌
Original Assignee
億光電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 億光電子工業股份有限公司 filed Critical 億光電子工業股份有限公司
Publication of TW201914058A publication Critical patent/TW201914058A/zh
Application granted granted Critical
Publication of TWI683454B publication Critical patent/TWI683454B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本發明提供一種半導體封裝結構，其包括一第一基板、一第二基板及一半導體晶片，第一基板設置於第二基板上，而半導體晶片設置於第一基板上；該兩基板可包含兩缺口或兩銲料容置部。藉此，半導體封裝結構設置於電路板上時，於電路板之表面上的突出較少；或者，半導體封裝結構不會使電路板上之銲料偏移。

Description

半導體封裝結構
本發明是關於一種封裝結構，特別是關於一種半導體封裝結構。
半導體晶片(例如IC晶片、LED晶片、感測元件晶片等)普遍會設置於一封裝結構中，使得封裝結構可提供半導體晶片一定的程度之保護；此種半導體晶片與封裝結構之總成可稱為半導體封裝結構。
半導體封裝結構應用於各種電子產品中，而由於近年來電子產品之體積皆朝薄形化(微型化)的方向設計(尤其是消費型電子產品)，相應地半導體封裝結構之體積亦要求需縮減。然而，體積縮減除了受限於製造能力外，亦可受限於半導體封裝結構之設計需求。
以一側射型之半導體封裝結構為例，其安裝於電子產品之電路板上，該半導體封裝結構之厚度會影響電子產品之整體厚度；當半導體封裝結構縮減其厚度(即縮減其底部之寬度)時，會受限於其內部之晶片固晶(如打線)所需之空間；此外，當底部之寬度縮減時，用於接收或發射訊號(光線)之鏡片的直徑也須縮減，但如此一來，會造成訊號發射與接收的角度減少，進而造成半導體封裝結構在訊號發射與接收能力的限制。再者，當底部之寬度縮減時，其電極(銲盤，pad)之尺寸也會縮減， 可能會造成電極可承受之推力偏低之情況。
另一方面，半導體封裝結構亦可實施為一側射型發光裝置，其可設置於一顯示螢幕之背光模組中。而由於電子產品之顯示螢幕朝高屏比之方向設計，側射型發光裝置除了需更小之體積外，亦需更密集之排列，以提高顯示亮度。然而，該些側射型發光裝置銲接於一電路板時，電路板之銲接區上的銲料可能會被擠壓而偏移，導致接觸到其他裝置、導線或電極等而短路等問題；為避免此問題，該些側射型發光裝置之間需維持一定的距離，導致無法更密集之排列。
再者，發光裝置常包含一封裝膠體，該膠體可為矽膠，但矽膠在高溫烘烤時，容易出現坍塌變形，無法維持預定之形狀(即坍膠現象)。若使用傳統的高搖變性之甲基系矽膠為膠體時，雖然膠體不易坍塌，但膠體硬化後之硬度不足；此外，甲基系矽膠之抗濕或抗琉化的能力也相對較差。
因此，半導體封裝結構之技術領域中，尚有若干問題待改善。
本發明之一目的在於提供一種半導體封裝結構，其並非整體設置於電路板之表面，故其相對於電路板之表面的突出量較小，進而可縮減電子產品之整體厚度。
本發明之一目的在於提供另一種半導體封裝結構，其可改善或避免電路板上之銲料偏移問題，進而使複數個半導體封裝結構可較密集地排列於電路板上。
本發明之一目的在於提供又一種半導體封裝結構，其包含第一基板及第二基板，以有利地形成突出部或銲料容置部等特定結構來達到減少電路板之突出量或是改善銲料偏移之功效。
為達上述目的，本發明所揭露的一種半導體封裝結構包括：一種半導體封裝結構，包含：一第一基板，包含一座部、一第一突出部及一第二突出部，該座部包含一第一前表面、一第一側面及一第二側面，而該第一突出部及該第二突出部係分別從該第一側面及該第二側面延伸出、且分別包含一第一連接面及一第二連接面，其中，該第一連接面及該第二連接面分別連接該第一側面及該第二側面；一第二基板，包含一第二前表面，該第一基板設置於該二前表面之一部分上；以及，一半導體晶片，設置於該座部之該第一前表面。
較佳地，該第一基板更包含一導線圖案層，該導線圖案層設置於該座部之該第一前表面、該第一側面及該第二側面、並與該半導體晶片電性連接。
較佳地，該第一基板更包含一導線圖案層，該導線圖案層設置於該座部之該第一前表面與該第一突出部及該第二突出部之該第一連接面及該第二連接面、並與該半導體晶片電性連接。
較佳地，該第一基板與該第二基板之間定義有一第一缺口及一第二缺口，該第一缺口係定義於該第二前表面、該第一側面及該第一連接面之間，而該第二缺口係定義於該第二前表面、該第二側面及該第二連接面之間。
較佳地，該第二基板更包含一後表面及另一導線圖案層， 該後表面與該第二前表面相電性連接，而該另一導線圖案層設置於該後表面上。
為達上述目的，本發明另揭露一種電子裝置，包括：一半導體結構；以及一電路板，包含一開口，該半導體封裝結構之該第一基板及該第二基板部分地位於該開口中，且該半導體封裝結構與該電路板相電性連接。
較佳地，該電路板更包含一第一支撐部及一第二支撐部，該第一支撐部及該第二支撐部被該開口分隔開；其中，該第一突出部及該第二突出部分別位於該第一支撐部及該第二支撐部上。
較佳地，該半導體晶片亦位於該開口中。
為達上述目的，本發明所揭露的另一種半導體封裝結構包括：一第一基板，包含一第一前表面及一第一後表面；一第二基板，包含一第二前表面、一第二後表面、一下表面及複數個第一銲料容置部，該些第一銲料容置部設置於該下表面，其中，該第一基板設置於該第二前表面上，且該第一基板與該第二基板相電性連接；以及一半導體晶片，設置於該第一前表面、且電性連接至該第一基板。
較佳地，該些第一銲料容置部之每一者包含一凹槽，而該第二基板更包含複數個電極，該些電極係分別暴露於該些第一銲料容置部中。
較佳地，該些第一銲料容置部之每一者包含一貫穿該二前表面及該第二後表面之凹槽。
較佳地，該些第一銲料容置部係分別位於該下表面之二側 邊或二角落。
較佳地，該第二基板更包含一第二銲料容置部，該第二銲料容置部設置於該下表面上、且位於該些第一銲料容置部之間。
較佳地，本發明所揭露之半導體封裝結構，更包含一第一膠體及一第二膠體，該第一膠體覆蓋於該半導體晶片，該第二膠體係圍繞於該第一膠體、並暴露出該第一膠體之一出光面。
較佳地，該第二膠體係為一光反射結構或一光吸收結構。
較佳地，該第一，該導線圖案層設置於該第一前表面上、與該半導體晶片相電性連接、且被該第二膠體圍繞。
較佳地，該第一膠體係為一矽膠，該矽膠包含一親水性二氧化矽。
較佳地，該矽膠為一苯基系矽膠，而該親水性二氧化矽為一親水性氣相二氧化矽(fumed silica)。
較佳地，該矽膠更包含一可與矽烷醇基群(silanol group)形成氫鍵的添加物。
較佳地，該添加物包含環氧基(epoxy)、甲基丙烯醯氧基(Methacryloxy)、異氰酸基(isocyanato)之至少其中一者。
另一方面，本發明所提出的半導體封裝結構可有以下的實施態樣：本發明提供一種半導體封裝結構，包括一基板，具有一頂面、一底面、一第一側邊、一第二側邊、一第三側邊、一第四側邊，該頂面相對於該底面，該第一側邊相對於該第二側邊，該第三側邊相對於該第 四側邊，該第一側邊及該第三側邊連接該第二側邊及該第四側邊，該第一側邊、該第二側邊、該第三側邊及該第四側邊連接該頂面及該底面，其中該基板之該頂面具有一容置空間；一半導體晶片，設置在該容置空間中；以及一導線圖案，設置於該基板之該頂面上，並與該半導體晶片電性連接。
在所述之半導體封裝結構中，其中該容置空間包括一基座，該半導體晶片設置於該基座上。
在所述之半導體封裝結構中，其中該基板具有一第一銲接面與第二銲接面。
在所述之半導體封裝結構中，其中該導線圖案包括一第一導線圖案和一第二導線圖案，該半導體晶片分別於該第一導線圖案及該第二導線圖案電性連接。
在所述之半導體封裝結構中，其中該基板具有一第一凸出部與一第二凸出部。
在所述之半導體封裝結構中，其中第一銲接面由該第一導線圖案於該第一凸出部之一側邊形成。
在所述之半導體封裝結構中，其中該第二銲接面由該第二導線圖案於該第二凸出部之一側邊形成。
在所述之半導體封裝結構中，其中該基板之該底面具有一第三導線圖案及一第四導線圖案，該第三導線圖案及該第四導線圖案分別與該第一導線圖案及該第二導線圖案電性連接。
在所述之半導體封裝結構中，其中該基板包括聚亞醯胺、環氧樹脂或酚醛樹脂。
在所述之半導體封裝結構中，其中該半導體晶片通過至少一銲線電性連接至該導線圖案。
在所述之半導體封裝結構中，其中該半導體晶片包括發光二極體晶片、雷射二極體晶片、感光晶片、光二極體晶片或光電晶體晶片。
在所述之半導體封裝結構中，其中該容置空間由一光學塑膠填充。
在所述之半導體封裝結構中，其中該光學塑膠包括環氧樹脂或矽膠。
本發明提供一種半導體封裝結構，包括：一基板，包括相對之一頂面及一底面，該頂面之兩端延伸出一第一凸出部與一第二凸出部；一半導體晶片，設置於該頂面上；以及一導電圖案，設置於頂面上，並與該半導體晶片電性連接。
在所述之半導體封裝結構中，其中該頂面包括一基座，該半導體晶片設置於該基座上。
在所述之半導體封裝結構中，其中該第一凸出部之一側邊包括一第一銲接面。
在所述之半導體封裝結構中，其中該第一凸出部之一側邊包括一第二銲接面。
在所述之半導體封裝結構中，其中該導線圖案包括一第一導線圖案和一第二導線圖案，該半導體晶片分別於該第一導線圖案及該第二導線電性連接。
在所述之半導體封裝結構中，其中該第一銲接面由該第一 導線圖案形成。
在所述之半導體封裝結構中，其中該第二銲接面由該第二導線圖案形成。
在所述之半導體封裝結構中，其中該基板之該底面具有一第三導線圖案及一第四導線圖案，該第三導線圖案及該第四導線圖案分別與該第一導線圖案及該第二導線圖案電性連接。
在所述之半導體封裝結構中，其中該基板包括聚亞醯胺、環氧樹脂或酚醛樹脂。
在所述之半導體封裝結構中，其中該半導體晶片通過至少一銲線電性連接到該導電圖案。
在所述之半導體封裝結構中，其中該半導體晶片可為發光二極體晶片、雷射二極體晶片、感光晶片、光二極體晶片或光電晶體晶片。
在所述之半導體封裝結構中，其中該半導體晶片由一光學塑膠所覆蓋於該頂面上。
在所述之半導體封裝結構中，其中該光學塑膠包括環氧樹脂或矽膠。
本發明提供一種半導體封裝結構的製造方法，包括：提供一基板，該基板包括一頂面及一底面，該頂面之兩端延伸出一第一凸出部與一第二凸出部，該頂面包括一導線圖案；以及提供一半導體晶片，該半導體晶片與該導線圖案電性連接。
在所述之半導體封裝結構的製造方法中，其中該基板為開模成型方式。
在所述之半導體封裝結構的製造方法中，其中該頂面包括一基座，該半導體晶片設置於該基座上。
在所述之半導體封裝結構的製造方法中，其中該第一凸出部之一側邊包括第一銲接面。
在所述之半導體封裝結構的製造方法中，其中該第一凸出部之一側邊包括第二銲接面。
在所述之半導體封裝結構的製造方法中，其中該導線圖案包括一第一導線圖案和一第二導線圖案，該半導體晶片分別於該第一導線圖案及該第二導線圖案電性連接。
在所述之半導體封裝結構的製造方法中，其中該第一銲接面由該第一導線圖案形成。
在所述之半導體封裝結構的製造方法中，其中該第二銲接面由該第二導線圖案形成。
在所述之半導體封裝結構的製造方法中，其中該基板底面具有一第三導線圖案及一第四導線圖案，該第三導線圖案及該第四導線圖案分別與該第一導線圖案及該第二導線圖案電性連接。
在所述之半導體封裝結構的製造方法中，其中該基板包括聚亞醯胺、環氧樹脂或酚醛樹脂。
在所述之半導體封裝結構的製造方法中，其中該半導體晶片通過至少一銲線連接到該導線圖案。
在所述之半導體封裝結構的製造方法中，其中該半導體晶片包括發光二極體晶片、雷射二極體晶片、感光晶片、光二極體晶片或光 電晶體晶片。
在所述之半導體封裝結構的製造方法中，其中該半導體晶片由一光學塑膠所覆蓋於該頂面上。
在所述之半導體封裝結構的製造方法中，其中該光學塑膠包括環氧樹脂或矽膠。
本發明提供一種電子裝置，包括具有一電路板開口的印刷電路板，其中所述之半導體封裝結構之一部分設置於該電路板開口中，該側射型半導體封裝結構並與該印刷電路板電性連接。
在所述之電子裝置中，其中該半導體封裝結構藉由一銲錫銲接於該印刷電路板。
本發明提供一種半導體封裝結構，包括：一基板，包括相對之一頂面及一底面，該頂面具有相鄰之一第一角落缺口及一第二角落缺口；一第一導電圖案，設置於該頂面上，並於該第一角落缺口之一側邊形成一第一銲接面；一第二導電圖案，設置於該頂面上，並於該第二角落缺口之一側邊形成一第二銲接面；以及一半導體晶片，設置於該頂面上，並分別於該第一導電圖案及該第二導電圖案電性連接。
在所述之半導體封裝結構中，其中該基板之該底面具有一第三導線圖案及一第四導線圖案，該第三導線圖案及該第四導線圖案分別與該第一導線圖案及該第二導電圖案電性連接。
在所述之半導體封裝結構中，其中該基板包括聚亞醯胺、環氧樹脂或酚醛樹脂。
在所述之半導體封裝結構中，其中該半導體晶片通過至少 一銲線電性連接到該第一導線圖案。
在所述之半導體封裝結構中，其中該半導體晶片通過二銲線電性連接到該第一導線圖案及該第二導線圖案。
在所述之半導體封裝結構中，其中該半導體晶片包括發光二極體晶片、雷射二極體晶片、感光晶片、光二極體晶片或光電晶體晶片。
在所述之半導體封裝結構中，其中該半導體晶片由一光學塑膠所覆蓋於該頂面上。
在所述之半導體封裝結構中，其中該光學塑膠包括環氧樹脂或矽膠。
在所述之半導體封裝結構中，其中該半導體晶片之光軸垂直於該頂面。
在所述之半導體封裝結構中，包括可見光發光封裝結構、不可見光發光封裝結構、紅外光發光封裝結構、紫外光發光封裝結構、可見光接收封裝結構、不可見光接收封裝結構、紅外線接收封裝結構、紫外線接收封裝結構、可見光收發封裝結構、不可見光收發封裝結構、紅外線收發封裝結構或紫外光收發封裝結構。
在所述之半導體封裝結構中，其中該第一銲接面更延伸至該頂面。
在所述之半導體封裝結構中，其中該第二銲接面更延伸至該頂面。
在所述之半導體封裝結構中，其中該基板包括一第一基板部及一第二基板部，該第二基板部設置於該第一基板部之頂面上，該頂面 為該第二基板部之頂面，該第二基板部為一T字形結構，該第二基板部及第一基板部共同定義出該第一角落缺口及第二角落缺口，該第一角落缺口及該第二角落缺口暴露該第一基板部之頂面的部分。
本發明提供一種電子裝置，包括一具有一電路板開口的印刷電路板，其中所述之該半導體封裝結構之一部份設置於該電路板開口中，該側射型半導體封裝結構並與該印刷電路板電性連接。
在所述之電子裝置中，其中該半導體封裝結構藉由一銲錫銲接於該印刷電路板。
本發明提供一種半導體封裝結構，包括：一基板，具有一頂面；一第一導線圖案，設置於該頂面上，並具有一第一銲接面；一第二導線圖案，設置於該頂面上，並具有一第二銲接面；一半導體晶片，設置於該頂面上，並具有一第二銲接面；一半導體晶片，設置於該頂面上，並分別與該第一導線圖案及該第二導線圖案電性連接；以及，其中該半導體晶片之光軸垂直於該頂面。
在所述之導體封裝結構中，其中該基板更具有一相對於該頂面之底面，該底面具有一第三導線圖案及一第四導線圖案，該第三導線圖案及該第四導線圖案分別與該第一導線圖案及該第二導線圖案電性連接。
在所述之半導體封裝結構中，其中該基板包括聚亞醯胺、環氧樹脂或酚醛樹脂。
在所述之半導體封裝結構中，其中該半導體晶片通過至少一銲線電性連接到該第一導線圖案。
在所述之半導體封裝結構中，其中該半導體晶片通過二銲 線電性連接至該第一導線圖案及該第二導線圖案。
在所述之半導體封裝結構中，其中該半導體晶片包括發光二極體晶片、雷射二極體晶片、感光晶片、光二及幾晶片或光電晶體晶片。
在所述之半導體封裝結構中，其中該半導體晶片由一光學塑膠所覆蓋於該頂面上。
在所述之半導體封裝結構中，其中該光學塑膠包括環氧樹脂或矽膠。
在所述之半導體封裝結構中，包括可見光發光封裝結構、不可見光發光封裝結構、紅外光發光封裝結構、紫外光發光封裝結構、可見光接收封裝結構、不可見光接收封裝結構、紅外線接收封裝結構、紫外線接收封裝結構、可見光收發封裝結構、不可見光收發封裝結構、紅外線收發封裝結構或紫外光收發封裝結構。
在所述之半導體封裝結構中，其中該第一銲接面更延伸至該頂面。
在所述之半導體封裝結構中，其中該第二銲接面更延伸至該頂面。
在所述之半導體封裝結構中，其中該基板包括一第一基板部及一第二基板部，該第二基板部設置於該第一基板部之頂面上，該頂面為該第二基板部之頂面，該第二基板部為一T字形結構，該第二基板部、第一基板部、該第一導線圖案及該第二導線圖案共同定義出該第一角銲接面及該第二銲接面。
本發明提供一種電子裝置，包括一具有一電路板開口的印 刷電路板，其中實施態樣58~69之任一實施態樣所述之該半導體封裝結構之一部分設置於該電路板開口中，該半導體封裝結構並與該印刷電路板電性連接。
在所述之電子裝置中，其中該半導體封裝結構藉由一銲錫銲接於該印刷電路板。
在一實施例中，半導體晶片可以是垂直式晶片，半導體晶片之頂部電極透過一銲線與第二導線圖案電性連接，半導體晶片之底部電極與第一導線圖案銲接且電性連接。
在一實施例中，半導體晶片可以是水平式晶片，半導體晶片之頂部二電極透過二銲線分別與第一導線圖案及第二導線圖案電性連接。
在一實施例中，半導體晶片可以是覆晶式晶片，半導體晶片之二電極分別與第一導線圖案及第二導線圖案銲接且電性連接。
在一實施例中，半導體封裝結構可以透過第一銲接面及第二銲接面分別與電路板之第一銲接圖案及第二銲接圖案銲接且電性連接，以形成側射型(Side View)半導體封裝結構。
在一實施例中，半導體封裝結構可以透過第三導線圖案及第四導線圖案分別與電路板之第一銲接圖案及第二銲接圖案銲接且電性連接，以形成頂射型(Top View)半導體封裝結構。
藉此，本發明之半導體封裝結構至少可提供以下有益效果：
1、半導體封裝結構可設置於電子產品之一電路板，且可位於電路板之開口中，而不是整體位於電路板之表面上，申言之，半導體封裝結構相對於電路板表面之突出量可小於半導體封裝結構之厚度；因此， 該電子產品之殼體可設計較薄，即足以容置半導體封裝結構，或者，殼體可因應半導體封裝結構之突出量而有特殊之造型，以使殼體外觀上更有吸引力。
2、半導體封裝結構相對於電路板表面有較小突出量的同時，半導體封裝結構還可維持所需之內部打線空間、所需的透鏡之直徑等設計要求；申言之，不會因為突出量的減少而難以滿足元件設計需求。
3、半導體封裝結構包含第一基板及第二基板之堆疊配置，可益於突出部及/或銲料容置區的形成，且可增加基板的散熱效果；此外，若膠體在切割移除時，縱使不慎切到第一基板，亦不會造成半導體封裝結構之內部的電路傳導路徑之損害。
4、半導體封裝結構設置於電路板時，其第二基板的複數個銲料容置區可容置電路板上的銲料，使得第二基板不會過度擠壓銲料，從而能改善或避免銲料偏移之問題。如此，複數個半導體封裝結構可較密集地排列於電路板上，不會因為銲料偏移而互相短路。
5、第一膠體可為包含親水性二氧化矽的之矽膠，因此具有較高之搖變性，以防止或改善第一膠體於高溫烘烤時造成的坍膠現象；並且，第一膠體成型(固化)後能有較高之硬度，故第二膠體成型過程不易造成第一膠體變形；此外，第一膠體還可具有良好的抗濕以及抗硫力，因此環境中的濕氣及硫不易進入或通過第一膠體；如此，第一膠體之中的螢光材料不易受到濕氣影響，而半導體晶片之導線圖案層等金屬材料不易硫化。
6、第一膠體還可包含可與矽烷醇基群形成氫鍵的添加物， 進而達到延長搖變性的效果時間；另外，第一膠體還可達到1.5以上的折射率效果。
本發明可提供一種半導體封裝結構，包含：一基板，包括：一第一基板，包含一座部、一第一突出部及一第二突出部，該座部包含一第一前表面、一第一側面及一第二側面，而該第一突出部及該第二突出部係分別從該第一側面及該第二側面延伸出、且分別包含一第一連接面及一第二連接面，其中，該第一連接面及該第二連接面分別連接該第一側面及該第二側面；以及一第二基板，包含一第二前表面，該第一基板設置於該第二前表面之一部分上，第一基板及第二基板為一體成型；及一半導體晶片，設置於該座部之該第一前表面。
本發明更提供一種半導體封裝結構，包含：一基板，包括：一第一基板，包含一第一前表面及一第一後表面；及一第二基板，包含一第二前表面、一第二後表面、一下表面及複數個第一銲料容置部，該些第一銲料容置部設置於該下表面，其中，該第一基板設置於該第二前表面上，且該第一基板與該第二基板相電性連接，第一基板及第二基板為一體成型；以及一半導體晶片，設置於該第一前表面、且電性連接至該第一基板。
為讓上述目的、技術特徵及優點能更明顯易懂，下文以較佳的實施例配合所附圖式進行詳細說明。
10A‧‧‧半導體封裝結構
10A’‧‧‧電子裝置
101‧‧‧第一基板
102‧‧‧第二基板
103‧‧‧半導體晶片
104‧‧‧膠體
105‧‧‧電路板
101A‧‧‧座部
101B‧‧‧第一突出部
101C‧‧‧第二突出部
101D‧‧‧導線圖案層
102A‧‧‧第二前表面
102B‧‧‧後表面
102C‧‧‧第一缺口
102D‧‧‧另一導線圖案層
102E‧‧‧第二缺口
105A‧‧‧開口
105AA‧‧‧第一區域
105AB‧‧‧第二區域
105B‧‧‧上表面
105C‧‧‧前表面
1011‧‧‧第一前表面
1012‧‧‧第一連接面
1013‧‧‧第二連接面
1014‧‧‧第一側面
1015‧‧‧第二側面
1031‧‧‧銲料
1051‧‧‧第一支撐部
1052‧‧‧第二支撐部
1051A‧‧‧第一電極
1052A‧‧‧第二電極
20A‧‧‧半導體封裝結構
201‧‧‧第一基板
202‧‧‧第二基板
203‧‧‧半導體晶片
204‧‧‧第一膠體
205‧‧‧第二膠體
201A‧‧‧第一前表面
201B‧‧‧第一後表面
202A‧‧‧第二前表面
202B‧‧‧第二後表面
202C‧‧‧下表面
202D‧‧‧出光面
2011‧‧‧導線圖案層
2012‧‧‧導線圖案層
2021‧‧‧第一銲料容置部
2022‧‧‧第二銲料容置部
2024‧‧‧電極
2026、2027‧‧‧銲料
第1A圖係依據本發明第一較佳實施例之半導體封裝結構之立體圖；第1B圖係第1A圖所示之半導體封裝結構之仰視圖；第1C圖係第1A圖所示之半導體封裝結構之前視圖；第1D圖係第1A圖所示之半導體封裝結構之後視圖；第2圖係第1A圖所示之半導體封裝結構之另一前視圖；第3A圖係依據本發明較佳實施例之電子裝置之組合示意圖；第3B圖係第3A圖所示之電子裝置之前視圖；第4圖係第3A圖所示電子裝置組合的另一前視圖；第5圖係依據本發明第二較佳實施例之半導體封裝結構之剖視圖(剖面指示線如第6A圖所示)；第6A圖係依據本發明第二較佳實施例之半導體封裝結構之前視圖；第6B圖係第6A圖所示之半導體封裝結構之俯視圖；第6C圖係第6A圖所示之半導體封裝結構之右側視圖；第6D圖係依據本發明第二較佳實施例之半導體封裝結構之另一剖視圖(剖面指示線如第6B圖所示)；第6E圖係第6B圖所示之半導體封裝結構設置於一電路板上之示意圖；第7A圖至第7G圖係依據本發明第二較佳實施例之半導體封裝結構之製造示意圖；第8A圖及第8B圖係依據本發明第二較佳實施例之半導體封裝結構之其他剖視圖。
以下將具體地描述根據本發明之部分具體實施例；惟，在不背離本發明之精神下，本發明尚可以多種不同形式之實施例來實踐，不應將本發明保護範圍解釋為限於說明書所陳述者。另，上述發明內容中的各實施態樣的技術內容亦可作為實施例的技術內容，或是作為實施例的可能變化態樣。此外，以下所述之方位(如前、後、上、下、兩側等)係為相對方位，可依據半導體封裝結構的使用狀態(例如側射型)而定義。
請參閱第1A圖至第1D圖所示，其為依據本發明的第一較佳實施例的半導體封裝結構10A(下稱封裝結構10A)的立體示意圖及對應之各平面示意圖。封裝結構10A可為兩基板(基板部)之堆疊結構，兩基板可透過熱壓合或黏合等方式相固定。封裝結構10A包括一第一基板101(下稱基板101)、一第二基板102(下稱基板102)及一半導體晶片103(例如發光二極體晶片、雷射二極體晶片、感光晶片、光二極體晶片或光電晶體晶片等)，以下依序進一步說明。
基板101及102可包括印刷電路(塑膠)基板、陶瓷基板、金屬基板等本技術領域中應知悉的基板類型，而本實施例之基板101及102係以印刷電路基板為例。結構上，基板101包含一座部101A、一第一突出部101B(下稱突出部101B)及一第二突出部101C(下稱突出部101C)，座部101A可位於兩突出部101B及101C之間，且三者可為一體成型、亦可具有相同之厚度。因此，外型上，基板101呈現一T型。座部101A及兩突出部101B及101C可藉由模造、沖切、切割等方式形成。
此外，座部(基座)101A可提供一容置空間(例如凹陷)，以供半導體晶片103設置，且座部101A可包含一第一前表面1011(下稱前表面1011)、一第一側面1012(下稱側面1012)及一第二側面1013(下稱側面1013)，兩側面1012、1013分別連接前表面1011之兩側，且與前表面1011可相垂直。半導體晶片103可設置於前表面1011上，且較佳地位於(或接近)前表面1011之中央處。
兩突出部101B及101C分別從側面1012之一部分及側面1013之一部分延伸出，換言之，突出部101B(101C)不是佔據側面1012(1013)之全部。此外，兩突出部101B及101C分別包含一第一連接面1014及一第二連接面1015(下稱連接面1014、1015)，兩連接面1014及1015分別連接座部101A之兩側面1012及1013，且連接面1014(1015)較佳地可垂直於側面1012(1013)。突出部101B及101C各包含一前表面(圖未標號)，可與各自的連接面1014、1015相連接(較佳地為垂直連接)；突出部101B、101C之前表面可與座部101A之前表面1011相齊平、共面。
基板101更可包含一導線圖案層101D(或可稱印刷電路層或金屬層)，其可設置於座部101A的前表面1011、側面1012及側面1013上，並且可進一步設置於突出部101B、101C之連接面1014、1015及前表面上；導線圖案層101D可與半導體晶片103相電性連接。導線圖案層101D可僅設置於前表面1011之一小部分上，即足以與半導體晶片103電性連接，也就是，如第2圖所示，半導體晶片103之一電極可直接地耦接於導線圖案層101D之一部分(即第一導線圖案)，然後另一電極透過打 線耦接於導線圖案層101D之另一部分(即第二導線圖案)。相對地，導線圖案層101D可設置於側面1012、1013或連接面1014、1015之大部分上，俾以後述之銲料1031(如第3B圖所示)易於接觸到導線圖案層101D，或者增加銲料1031與導線圖案層101D之間的接觸面積。
由於側面1012、1013或連接面1014、1015上能有導線圖案層101D，側面1012或連接面1014可稱為一第一銲接面，而側面1013或連接面1015可稱為一第二銲接面。因此，一外加之電能可由第一銲接面及第二銲接面傳遞至前表面1011上之半導體晶片103的兩電極，俾以半導體晶片103運作(如發光)。
第二基板102可設置於第一基板101後，換言之，基板102包含一第二前表面102A(下稱前表面102A)，而基板101設置於前表面102A之一部分上、而沒有全部覆蓋前表面102A；因此，前表面102A會有部分區域從基板101暴露出，使得基板101與基板102之間可定義有一第一缺口102C及第二缺口102E(下稱缺口102C、102E)。申言之，缺口102C定義於前表面102A、側面1012及連接面1014之間，而缺口102E定義於前表面102A、側面1013及連接面1015之間：或可言，缺口102C及缺口102E係分別位於基板101之座部101A兩側，且位於基板102之前。缺口102C之中有第一銲接面，而缺口102E有第二銲接面。
請配合參閱第1D圖及第2圖，基板102還可包含一後表面102B及一導線圖案層102D，後表面102B與前表面102A為相對設置，而導線圖案層102D可設置於前表面102A及後表面102B上。基板102可包含貫通其前表面102A及後表面102B之導電孔(導電柱，如第2圖所示)， 以使前表面102A及後表面102B上之導線圖案層102D相電性連接。基板101亦可包含貫通其前表面1011及後表面之導電孔，以使基板101之導線圖案層101D與基板102之導線圖案層102D可相電性連接。如此，電能可由後表面102B上之導線圖案層102D傳遞至前表面1011上之半導體晶片103。後表面102B上之導線圖案層102D可構成另二銲接面，且其尺寸可大於第一及第二銲接面，以使得該二銲接面能承受較大之推力。
請復參閱第1A圖，封裝結構10A更可包括一膠體104(或為光學塑膠)，膠體104可包括透明的高分子材料，俾以光線通過，且可藉由模造(molding)等方式以一特定形狀固化而形成於座部101A上。膠體104可覆蓋於半導體晶片103，以保護半導體晶片103；此外，膠體104較佳地為一半球體而構成一透鏡，俾以光線匯聚至半導體晶片103。如第2圖所示，膠體104遮蓋部分的導線圖案層101D。
封裝結構10A可實施為一側射型半導體封裝結構，且依據半導體晶片103之種類，封裝結構10A可用以發射光線、或偵測光線(可見光或不可見光)。封裝結構10A可設置於一電子裝置之電路板上，作為電子裝置的一元件，詳如下述。
請參閱第3A圖及第3B圖所示，其為依據本發明的較佳實施例的電子裝置10A’的立體圖及前視圖。電子裝置10A’包含上述之封裝結構10A及一電路板105，電路板105可包含一開口105A、一上表面105B及一前表面105C，開口105A設置上表面105B上、並且沿著上表面105B之法向貫穿電路板105，開口105A還延伸至前表面105C。封裝結構10A設置於電路板105之開口105A中，且由於電路板105薄於封裝結構10A的 兩基板101及102，兩基板101及102部分地位於開口105A中、部分地突出於開口105A外。申言之，封裝結構10A的兩基板101及102不是整體設置於電路板105之上表面105B上。封裝結構10A之的兩基板101及102還能與電路板105相互電性連接。
更具體而言，電路板105可更包含一第一支撐部1051、一第二支撐部1052(下稱支撐部1051、1052)，兩支撐部1051及1052被開口105A分隔開；開口105A可包含一第一區域105AA及一第二區域105AB(下稱區域105AA、105AB)，區域105AA位於兩支撐部1051、1052之間，而區域105AB則位於兩支撐部1051、1052旁。區域105AA之寬度可略大於基板101之座部101A之寬度，而區域105AB之寬度可略大於基板102之寬度。當封裝結構10A設置於開口105A，基板101之座部101A部分深入地位於區域105AA中，基板102部分深入地位於區域105AB中，而兩突出部101B及101C分別位於兩支撐部1051及1052上(連接面1014、1015朝向支撐部1051、1052)；此時，半導體晶片103可位於上表面105B之上、且朝向區域105AA，而膠體104可部分地位於區域105AA、且可向前突出於區域105AA。
申言之，封裝結構10A之兩缺口102C、102E分別對應兩支撐部1051、1052，以使封裝結構10A被兩支撐部1051、1052支撐，不會從開口105掉落。封裝結構10A相對於電路板105之上表面105B之突出量約等於突出部101B及101C之厚度。
封裝結構10A與電路板105相電性連接係已如上述，而較佳的，兩支撐部1051、1052分別包含兩電極1051A及1052A，兩電極 1051A及1052A可分別與封裝結構10A之第一銲接面(側面1012及/或連接面1014)及第二銲接面(側面1013及/或連接面1015)電性連接。此外，封裝結構10A亦可透過基板102之後表面102B上之導線圖案層102D來與電路板105電性連接，此時，電路板105可包含另二電極(圖未示)，設置於開口105A之區域105AB旁。
上述之電性連接可藉由施加於電路板105上之銲料1031(銲錫)來達成，即銲料1031設置於電極1051A及1052A(及/或區域105AB旁的另二電極)上，且銲料1031接觸封裝結構10A之兩銲接面上導線圖案層101D(及/或後表面102B上之導線圖案層102D)。
接著請參閱第4圖，於其他實施態樣中，突出部101B及101C之厚度可較小，以減少封裝結構10A相對於電路板105的上表面105B之突出量，且可使半導體晶片103位於開口105A中。此外，封裝結構10A僅透過後表面102B上之導線圖案層102D與電路板105電性連接，因此突出部101B及101C之連接面1014及1015可直接地接觸兩支撐部1051、1052，進一步減少封裝結構10A之突出量。
藉此，依據本發明第一較佳實施例所提出的封裝結構相對於電路板之上表面之突出量可減少，但封裝結構之整體厚度可不對應地減少，換言之，座部(導線圖案層)、膠體(透鏡)等元件的尺寸可不對應地減少，以符合這些元件所需的尺寸需求。
請參閱第5圖至第6D圖，接著將說明依據本發明第二較佳實施例之半導體封裝結構20A(下稱封裝結構20A)；封裝結構20A之技術內容與上述封裝結構10A之技術內容可互相參照，故相同或相似部分將 省略或簡略描述。
封裝結構20A亦為兩基板之堆疊結構，可包括一第一基板201(下稱基板201)、一第二基板202(下稱基板202)及一半導體晶片203；基板201設置於基板202上、且兩者相電性連接；半導體晶片203設置於基板201上，且兩者相電性連接，申言之，半導體晶片203可通過基板201而與基板202相電性連接。其中，第一基板及第二基板可以一體成型。
更具體而言，基板201包含一第一前表面201A(下稱前表面201A)及一第一後表面201B(下稱後表面201B)，而基板202包含一第二前表面202A(下稱前表面202A)、一第二後表面202B(下稱後表面202B)、一下表面202C(如第6B圖或第6D圖所示)。基板201設置於基板202之前表面202A上，而半導體晶片203設置於前表面201A上。此外，基板201還包含設置於前表面201A之一導線圖案層2011，而基板202還包含設置於前表面202A之一導線圖案層2012，兩導線圖案層2011、2012可藉由導通孔或導電柱(未標號)相電性連接。半導體晶片203則可透過打線等方式與基板201之導線圖案層2011相電性連接。
如第5、6B圖或第6D圖所示，基板202還可包含複數個第一銲料容置部2021(下稱容置部2021)，本實施例係以兩個為例，而此數目可對應半導體晶片203之電極。該些容置部2021設置於下表面202C、且可選擇地延伸至後表面202B(或延伸至基板202之側面)。換言之，容置部2021可位於下表面202C之二側邊或二角落，以於下表面202C、後表面202B或側面各形成開口。
另一方面，該些容置部2021的每一者可為一凹槽，而基板202還包含複數個電極2024，該些電極2024分別暴露於該些容置部2021中；也就是，電極2024可埋設於基板202之前表面202A與後表面202B之間，然後有一部分暴露於容置部2021中，可從容置部2021中觀察到。電極2024之另一部分可暴露於前表面202A，並且與導線圖案層2012電性連接。
藉此，如第6E圖所示，當封裝結構20A設置於一電路板之表面(圖未示，且下表面202朝向電路板之表面，表面之電極區上還有銲料2026)，電路板上之銲料2026可容置於容置部2021中，故較不會被基板202擠壓而偏移至他處。此外，銲料2026可接觸容置部2021中的電極2024，與電極2024電性連接。因此，透過第一銲料容置部的設計，不僅可以增加電性接觸面積，而且提高元件接合性，更侷限焊料流動範圍。
基板202除了包含第一銲料容置部2021外，尚可包含一第二銲料容置部2022(下稱容置部2022，如第6D圖所示)，容置部2022亦設置於下表面202C上、且位於該些容置部2021之間。藉此，當封裝結構20A設置於電路板時，另一銲料2027可容置於容置部2022中。銲料2027可不需與基板202電性連接，但銲料2027固定於容置部2022中可加強基板202與電路板之間的結合力量。若基板202與電路板之間的結合力已足夠，基板202可不包含容置部2022，或是電路板上不需銲料2027。
請復參閱第5圖及第6A圖，封裝結構20A較佳地可更包含一第一膠體204及第二膠體205(下稱膠體204、膠體205)，以保護半導體晶片203或定義半導體晶片203之發光或收光範圍/角度。具體而言，膠 體204覆蓋於半導體晶片203，而膠體205圍繞於膠體204、並暴露出膠體204之一出光面202D；出光面202D係平面為例，亦可為曲面。另外，膠體205為一光反射結構或一光吸收結構，膠體205可以是白色。如此，光線僅能從出光面202D進入或離開膠體204。其中，封裝結構包括一藍綠色/UV發光或鐳射二極體晶片及一螢光粉，上述的螢光粉設置於第一膠體中，且其是由具高穩定發光特性的材料所製成，例如石榴石系(Garnet)、釔鋁石榴石(YAG)、鋱鋁石榴石(TAG)、鑥鋁石榴石(LuAG)、硫化物(Sulfate)、氮化物(Nitrate)、矽酸鹽(Silicate)、鋁酸鹽(Aluminate)、氟硅酸鉀(Potassium Fluoride Silicon，KSF)、α-SiAlON、β SiAlON、量子點(Quantum dot)螢光粉或上述材料的任意組合，但不以此為限，其發光波長約為300nm至700nm。其中上述的螢光粉的粒徑為1~25μm。
此外，膠體205之外側面可與基板201之側面相齊平、或是超過，從而出光面202D可較大或較長；出光面202D的長寬比可為15~17：0.15~0.2。如第6C圖所示，封裝結構的垂直方向厚度小於基板的水平方向的寬度。其中，封裝結構的垂直方向厚度可以不大於0.3mm。
接著，請參閱第7A圖至第7G圖所示，將依序地說明封裝結構20A之一種製造方法。如第7A圖所示，先提供一基板或一多層式基板(即基板201與基板202相堆疊及電性連接)。接著，如第7B圖及第7C圖，將半導體晶片203設置於基板201之前表面201A上，且藉由導線使半導體晶片203電性連接至基板201之導線圖案層2011；如此，半導體晶片203再通過導線圖案層2011來電性連接至電極2024。
爾後，如第7D圖及第7E圖所示，將膠體204之原料(如 後述之矽膠)塗佈於基板201上、並覆蓋導線圖案層2011、半導體晶片203及導線；當膠體204固化後，藉由切割等方式，將膠體204之外圍部分(即圖中兩虛線之間的部分)移除，而導線圖案層2011之外圍部分也會一併移除。需說明的是，導線圖案層2011之外圍部分雖被移除，但不會導致半導體晶片203、導線圖案層2011至電極2024之間的訊號傳導路徑中斷。另外，導線圖案層2011若初始設計不延伸至基板201之側面(即沒有上述外圍部分)，則膠體204被部分地移除時，導線圖案層2011不會一併部分地移除。
最後，如第7F圖及第7G圖所示，將第二膠體205塗佈於基板201上、並覆蓋膠體204及部分的前表面201A上；當膠體205固化後，藉由磨、刨等方式，將兩膠體204、205部分地移除，以使得膠體204被膠體205圍繞、且具有所需形狀之出光面202D；導線圖案層2011亦被膠體205圍繞、而不是被膠體覆蓋。如此，經過切割後，即可製造出上述的封裝結構20A。
請參閱第8A圖及第8B圖，接著說明封裝結構20A之其他實施態樣。如第8A圖所示，封裝結構20A之導線圖案層2011之外圍部分未有被移除，故膠體205將部分地覆蓋導線圖案層2011。如第8B圖所示，基板202之容置部2021係為貫穿前表面202A及後表面202B之凹槽，而前表面202A上之導線圖案層2012係暴露於容置部2021中；於此態樣中，基板202可不需電極2024，而是藉由導線圖案層2012作為代替；如此，當銲料2026容置於容置部2021時，可直接地接觸導線圖案層2012；另外，由於容置部2021較大而可容置較多的銲料2026，使得電路板上之銲料2026 更不易偏移。
藉此，依據本發明第二較佳實施例所提出的封裝結構可避免或改善電路板上之銲料的偏移問題，故複數個封裝結構可較密集地排列於電路板上，不會因為銲料偏移而短路。另，依據本發明第一較佳實施例所提出的封裝結構的兩缺口亦能有銲料容置部之功用。
以下將說明依據本發明第三較佳實施例所提出的具有高搖變性(thixotropic)之矽膠。該矽膠例如可應用為上述的半導體封裝結構10A、20A的膠體104、204(如第1圖及第5圖所示)，從而使膠體於成型(高溫烘烤而固化，如第7D圖所示)過程中不易坍塌等變形。
具體而言，為使膠體有較高的搖變性，膠體可為一矽膠，而該矽膠包含一親水性二氧化矽，也就是，親水性二氧化矽添加於矽膠中。該親水性二氧化矽係為未經表面處理的二氧化矽粉末，故具有親水性；並且，二氧化矽粉末包含OH基(分佈於粉末之表面)，可於矽膠中形成較多之氫鍵。如此，矽膠之中可有較多氫鍵構成之網狀微結構，該網狀結構可支撐矽膠之流體部分，使得矽膠整體上有較佳之搖變性而不易變形。此外，膠體固化成型後亦能有較大之硬度，故膠體較在承受另一膠體模造(molding)成型的力量時，膠體不會因此變形。
較佳地，矽膠可為一苯基系矽膠，而親水性二氧化矽可為親水性氣相二氧化矽(fumed silica)；此種配置除了可使矽膠具有較高之搖變性及硬度外，由於含苯基，矽膠還可具有1.5以上之折射率；如此，膠體之折射率可更接近於半導體晶片之折射率，以提升取光效率。關於親水性氣相二氧化矽(fumed silica)，由於其表面未經處理，故有較多的矽 烷醇基群(silanol group)，俾以氫鍵的形成；此外，親水性氣相二氧化矽的比表面積為50~300m2/g(平方米/公克)，而較佳地為150~220m2/g，以增加氫鍵的形成。
矽膠為苯基系矽膠時，可有較佳的抗濕及抗硫效果，使得環境中的濕氣及硫不易進入或通過矽膠，故膠體之中的螢光材料不易受到濕氣影響，而半導體晶片之電極或基板之導線圖案層等金屬材料不易硫化。
另一方面，為了使矽膠之高搖變性能維持較久，該矽膠更包含一可與矽烷醇基群形成氫鍵的添加物(additive)，申言之，添加物可使矽膠中產生更多氫鍵，從而提升搖變性。該添加物可選自與矽膠相容性好、且不易遷移(migration)、耐熱耐黃變者，添加物例如可包含但不限於：環氧(epoxy)基群、甲基丙烯醯氧(Methacryloxy)基群、異氰酸(isocyanato)基群之至少其中一者，或者上述基群之分散寡聚合(scattered oligomers)。添加物於矽膠中的重量百分比可為0.1~3%，而較佳地為0.7~1.2%。
該環氧基群可包含但不限於：2-(3,4 epoxycyclohexyl)-ethyltrimethoxysilane()、3-glycidoxypropyl trimethoxysilane()、3-glycidoxypropyl methyldiethoxysilane()、或3-glycidoxypropyl triethoxysilane ()。該甲基丙烯醯氧基群可包含但不限於：3- methacryloxypropyl methyldimethoxysilane()、 3-methacryloxypropyl trimethoxysilane()、3- methacryloxypropyl methyldiethoxysilane()或3- methacryloxypropyl triethoxysilan()。該異氰酸(isocyanato)基群可包含但不限於：3-isocyanatopropyl triethoxysilan((C2H5O)3SiC3H6N=C=O)、或3-isocyanatopropyl trimethoxy((CH3O)3SiC3H6N=C=O)。
綜上所述，本發明所提出之半導體封裝結構可縮減電子產品之整體厚度，且可改善或避免電路板上之銲料偏移問題；此外，本發明所提出之膠體可具有較佳之搖變性、硬度、抗濕及抗硫效果及/或折射率，適以用於半導體封裝結構中。
上述的實施例僅用來例舉本發明的實施態樣，以及闡釋本發明的技術特徵，並非用來限制本發明的保護範疇。任何熟悉此技術者可輕易完成的改變或均等性的安排均屬於本發明所主張的範圍，本發明的權利保護範圍應以申請專利範圍為準。

Claims (20)

  1. 一種半導體封裝結構，包含：一第一基板，包含一座部、一第一突出部及一第二突出部，該座部包含一第一前表面、一第一側面及一第二側面，而該第一突出部及該第二突出部係分別從該第一側面及該第二側面延伸出、且分別包含一第一連接面及一第二連接面，其中，該第一連接面及該第二連接面分別連接該第一側面及該第二側面；一第二基板，包含一第二前表面，該第一基板設置於該第二前表面之一部分上；以及一半導體晶片，設置於該座部之該第一前表面。
  2. 如請求項1所述之半導體封裝結構，其中，該第一基板更包含一導線圖案層，該導線圖案層設置於該座部之該第一前表面、該第一側面及該第二側面、並與該半導體晶片電性連接。
  3. 如請求項1所述之半導體封裝結構，其中，該第一基板更包含一導線圖案層，該導線圖案層設置於該座部之該第一前表面與該第一突出部及該第二突出部之該第一連接面及該第二連接面、並與該半導體晶片電性連接。
  4. 如請求項1至3任一項所述之半導體封裝結構，其中，該第一基板與該第二基板之間定義有一第一缺口及一第二缺口，該第一缺口係定義於該第二前表面、該第一側面及該第一連接面之間，而該第二缺口係定義於該第二前表面、該第二側面及該第二連接面之間。
  5. 如請求項1至3任一項所述之半導體封裝結構，其中，該第二基板更包含一後表面及另一導線圖案層，該後表面與該第二前表面相電性連接，而該另一導線圖案層設置於該後表面上。
  6. 一種電子裝置，包含：一如請求項1至3任一項所述之半導體封裝結構；以及一電路板，包含一開口，該半導體封裝結構之該第一基板及該第二基板部分地位於該開口中，且該半導體封裝結構與該電路板相電性連接。
  7. 如請求項6所述之電子裝置，其中，該電路板更包含一第一支撐部及一第二支撐部，該第一支撐部及該第二支撐部被該開口分隔開；其中，該第一突出部及該第二突出部分別位於該第一支撐部及該第二支撐部上。
  8. 如請求項6所述之電子裝置，其中，該半導體晶片亦位於該開口中。
  9. 一種半導體封裝結構，包含：一第一基板，包含一第一前表面及一第一後表面；一第二基板，包含一第二前表面、一第二後表面、一下表面及複數個第一銲料容置部，該些第一銲料容置部設置於該下表面，其中，該第一基板設置於該第二前表面上，且該第一基板與該第二基板相電性連接；以及一半導體晶片，設置於該第一前表面、且電性連接至該第一基板。
  10. 如請求項9所述之半導體封裝結構，其中，該些第一銲料容置 部之每一者包含一凹槽，而該第二基板更包含複數個電極，該些電極係分別暴露於該些第一銲料容置部中。
  11. 如請求項9所述之半導體封裝結構，其中，該些第一銲料容置部之每一者包含一貫穿該第二前表面及該第二後表面之凹槽。
  12. 如請求項9-11任一項所述之半導體封裝結構，其中，該些第一銲料容置部係分別位於該下表面之二側邊或二角落。
  13. 如請求項9-11任一項所述之半導體封裝結構，其中，該第二基板更包含一第二銲料容置部，該第二銲料容置部設置於該下表面上、且位於該些第一銲料容置部之間。
  14. 如請求項9-11任一項所述之半導體封裝結構，更包含一第一膠體及一第二膠體，該第一膠體覆蓋於該半導體晶片，該第二膠體係圍繞於該第一膠體、並暴露出該第一膠體之一出光面。
  15. 如請求項14所述之半導體封裝結構，其中，該第一基板更包含一導線圖案層，該導線圖案層設置於該第一前表面上、與該半導體晶片相電性連接、且被該第二膠體圍繞。
  16. 如請求項14所述之半導體封裝結構，其中，該第一膠體係為一矽膠，該矽膠包含一親水性二氧化矽。
  17. 如請求項16所述之半導體封裝結構，其中，該矽膠為一苯基系矽膠，而該親水性二氧化矽為一親水性氣相二氧化矽(fumed silica)。
  18. 如請求項16所述之半導體封裝結構，其中，該矽膠更包含一可與矽烷醇基群(silanol group)形成氫鍵的添加物。
  19. 如請求項18所述之半導體封裝結構，其中，該添加物包含環氧基(epoxy)、甲基丙烯醯氧基(Methacryloxy)、異氰酸基 (isocyanato)之至少其中一者。
  20. 一種電子裝置，包含：一如請求項9至11任一項所述之半導體封裝結構；以及一電路板，包含一開口，該半導體封裝結構部分地位於該開口中，且該半導體封裝結構與該電路板相電性連接。
TW107129658A 2017-08-27 2018-08-24 半導體封裝結構 TWI683454B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762550694P 2017-08-27 2017-08-27
US62/550,694 2017-08-27
US201862613056P 2018-01-03 2018-01-03
US62/613,056 2018-01-03
US201862651609P 2018-04-02 2018-04-02
US62/651,609 2018-04-02

Publications (2)

Publication Number Publication Date
TW201914058A true TW201914058A (zh) 2019-04-01
TWI683454B TWI683454B (zh) 2020-01-21

Family

ID=63452403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129658A TWI683454B (zh) 2017-08-27 2018-08-24 半導體封裝結構

Country Status (6)

Country Link
US (1) US10559728B2 (zh)
EP (2) EP3451395A3 (zh)
JP (1) JP2019050363A (zh)
KR (1) KR20190023046A (zh)
CN (1) CN109427704A (zh)
TW (1) TWI683454B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798834B (zh) * 2021-03-18 2023-04-11 神盾股份有限公司 光感測陣列模組與光收發裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408974B1 (ko) 2017-11-23 2022-06-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN112997407B (zh) 2018-10-30 2024-05-17 埃赛力达加拿大有限公司 采用引线框架和薄介电层掩膜焊垫限定的低电感激光驱动器封装
US11264778B2 (en) 2018-11-01 2022-03-01 Excelitas Canada, Inc. Quad flat no-leads package for side emitting laser diode
CN110137141A (zh) * 2019-04-30 2019-08-16 华南理工大学 一种具有毛细微槽结构的去金属化陶瓷基板及其焊接方法
CN110473949A (zh) * 2019-08-16 2019-11-19 天津中环电子照明科技有限公司 Led封装方法及由该方法制得的led封装结构
CN111063781A (zh) * 2019-12-27 2020-04-24 深圳市杰瑞表面技术有限公司 一种通过镀膜防硫化的led灯珠及其制作方法
CN114864568A (zh) 2022-04-24 2022-08-05 弘凯光电(江苏)有限公司 封装结构及显示装置
CN116100111B (zh) * 2023-04-13 2023-06-13 微网优联科技(成都)有限公司 一种用于摄像头模组与电路板的高精密焊接装置及方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261613B2 (ja) * 1997-12-08 2002-03-04 ローム株式会社 表示装置、およびこれが実装されたマザーボード
JP3644927B2 (ja) * 2000-03-17 2005-05-11 松下電器産業株式会社 面発光装置
JP3930710B2 (ja) * 2000-09-13 2007-06-13 シチズン電子株式会社 チップ型発光ダイオード及びその製造方法
JP3668438B2 (ja) * 2001-06-07 2005-07-06 シャープ株式会社 チップ発光ダイオード
JP2003324214A (ja) * 2002-04-30 2003-11-14 Omron Corp 発光モジュール
JP4185352B2 (ja) * 2002-11-13 2008-11-26 シチズン電子株式会社 発光ダイオード及びその製造方法
EP1550889A3 (en) * 2003-12-30 2005-12-14 IBM Corporation Opto-electronic module comprising flexible electric connection cable and method of making the same
JP2006156668A (ja) * 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
JP4698259B2 (ja) * 2005-03-16 2011-06-08 三洋電機株式会社 電子部品搭載用パッケージ及びパッケージ集合基板
TWM305444U (en) 2006-09-04 2007-01-21 Everlight Electronics Co Ltd Light emitting diode package
TWM345444U (en) * 2008-06-24 2008-11-21 Unity Opto Technology Co Ltd Light-emitting device
BR112013005190B1 (pt) * 2010-09-03 2022-08-23 Nichia Corporation Dispositivo de emissão de luz
EP2649113A1 (en) * 2010-12-08 2013-10-16 Dow Corning Corporation Siloxane compositions including metal-oxide nanoparticles suitable for forming encapsulants
KR101986855B1 (ko) * 2010-12-22 2019-06-07 랑셍 홀딩 발광 부품용 회로와 그 제조 방법
JP5937315B2 (ja) * 2011-08-11 2016-06-22 シチズン電子株式会社 発光ダイオード
KR101939333B1 (ko) * 2011-10-07 2019-01-16 서울바이오시스 주식회사 발광 다이오드 패키지
JP6015234B2 (ja) * 2012-08-23 2016-10-26 信越化学工業株式会社 導電性接着剤
JP5524424B1 (ja) * 2012-09-27 2014-06-18 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 光半導体素子封止用シリコーン組成物および光半導体装置
DE102013203759A1 (de) * 2013-03-05 2014-09-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und elektronisches Gerät mit optoelektronischem Bauelement
JP6079334B2 (ja) * 2013-03-15 2017-02-15 住友大阪セメント株式会社 光半導体発光装置、照明器具、及び表示装置、並びに演色性制御方法
US9577406B2 (en) * 2014-06-27 2017-02-21 Microsoft Technology Licensing, Llc Edge-emitting laser diode package comprising heat spreader
CN104164209B (zh) 2014-08-12 2015-10-07 广东省工业技术研究院(广州有色金属研究院) 一种透明可加成固化的led灯丝封装硅胶
JP6857497B2 (ja) * 2014-09-01 2021-04-14 株式会社カネカ 自動車用ｌｅｄランプヒートシンク
US10157753B2 (en) * 2014-09-26 2018-12-18 Kyocera Corporation Wiring board, electronic device, and electronic module
TW201626604A (zh) * 2015-01-14 2016-07-16 億光電子工業股份有限公司 發光二極體封裝結構
JP6724898B2 (ja) * 2015-03-06 2020-07-15 住友大阪セメント株式会社 光散乱複合体形成用組成物、光散乱複合体及びその製造方法
JPWO2016208640A1 (ja) * 2015-06-24 2018-04-12 住友大阪セメント株式会社 硬化性シリコーン樹脂組成物、シリコーン樹脂複合体、光半導体発光装置、照明器具及び液晶画像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798834B (zh) * 2021-03-18 2023-04-11 神盾股份有限公司 光感測陣列模組與光收發裝置

Also Published As

Publication number Publication date
EP3451395A2 (en) 2019-03-06
US20190259924A1 (en) 2019-08-22
EP3451395A3 (en) 2019-04-03
JP2019050363A (ja) 2019-03-28
TWI683454B (zh) 2020-01-21
US10559728B2 (en) 2020-02-11
CN109427704A (zh) 2019-03-05
EP3503226A2 (en) 2019-06-26
EP3503226A3 (en) 2019-09-18
KR20190023046A (ko) 2019-03-07

Similar Documents

Publication Publication Date Title
TWI683454B (zh) 半導體封裝結構
CN101926014B (zh) 半导体器件封装
US9646957B2 (en) LED packaging structure having stacked arrangement of protection element and LED chip
KR101314986B1 (ko) 파워 표면 마운트 발광 다이 패키지
US8507927B2 (en) Semiconductor device with high density optical chips and manufacturing method thereof
US8890295B2 (en) Package for mounting a light emitting element including a flat plate-shaped electrode and method for manufacture
TW200933927A (en) Light emitting diode package
US20130175559A1 (en) Led module
JP2007294506A (ja) 放熱基板とその製造方法及び、これを用いた発光モジュール及び表示装置
JP6665731B2 (ja) 発光装置及びその製造方法
CN107636829A (zh) 紫外线发光装置
JP2015510277A (ja) 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
JP2010225755A (ja) 半導体発光装置および半導体発光装置の製造方法
KR20120020601A (ko) 발광 소자 및 조명 시스템
US20150091025A1 (en) Light-emitting device and method of manufacturing the same
TW201532316A (zh) 封裝結構及其製法
KR20120119396A (ko) 발광소자 모듈 및 그의 제조방법
JP2013004834A (ja) Ｌｅｄモジュール
TW201331678A (zh) 背光結構及其製造方法
KR20140108973A (ko) 발광소자 패키지 및 그 제조방법
US11855244B1 (en) Light emitting device
US10964860B2 (en) Method of packaging semiconductor illumination module

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees