JP4698259B2 - 電子部品搭載用パッケージ及びパッケージ集合基板 - Google Patents

電子部品搭載用パッケージ及びパッケージ集合基板 Download PDF

Info

Publication number
JP4698259B2
JP4698259B2 JP2005075145A JP2005075145A JP4698259B2 JP 4698259 B2 JP4698259 B2 JP 4698259B2 JP 2005075145 A JP2005075145 A JP 2005075145A JP 2005075145 A JP2005075145 A JP 2005075145A JP 4698259 B2 JP4698259 B2 JP 4698259B2
Authority
JP
Japan
Prior art keywords
package
electronic component
mounting
mounting surface
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005075145A
Other languages
English (en)
Other versions
JP2006261308A (ja
Inventor
政紀 本郷
正美 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005075145A priority Critical patent/JP4698259B2/ja
Priority to CN200610006494.XA priority patent/CN100543977C/zh
Priority to US11/374,138 priority patent/US7777314B2/en
Publication of JP2006261308A publication Critical patent/JP2006261308A/ja
Application granted granted Critical
Publication of JP4698259B2 publication Critical patent/JP4698259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、複数のセラミック層の積層構造を有する電子部品搭載用パッケージと、その中間製品であるパッケージ集合基板に関するものである。
従来、図１２に示す如く、複数のセラミック層を積層してなるパッケージ(８)にＬＥＤ等の発光素子(11)を搭載した発光デバイスが知られている(特許文献１参照)。
パッケージ(８)には、発光素子(11)を収容するためのキャビティ(81)が凹設され、該キャビティ(81)の底面には、銀等の導電性材料によって第１のランド層(8a)と第２のランド層(8b)が形成され、発光素子(11)の上面に設けられた給電端子(図示省略)がワイヤー(12)を介して第１のランド層(8a)に接続されると共に、発光素子(11)の裏面に設けられたアース端子(図示省略)が第２のランド層(8b)に接続されている。
又、パッケージ(８)には、キャビティ(81)の深さ方向と平行な側面に、マザーボード上に実装する際の接合面となる実装面(14)が形成され、該実装面(14)に、発光素子(11)をマザーボード上の外部回路と接続するための一対の外部電極(82)(82)が形成されている。
そして、前記の第１ランド層(8a)と第２ランド層(8b)がビアホール(図示省略)を介して一対の外部電極(82)(82)に接続されている。
上記発光デバイスは、パッケージ(８)の実装面(14)をマザーボードの表面に対向させた姿勢、即ちパッケージ(８)のキャビティ(81)の開口方向(発光素子の光出射方向)がマザーボードと平行になる姿勢で、マザーボード上に実装される。
特開２００２−２３２０１７号公報
ところで、上述の如き発光デバイスにおいては、パッケージに形成すべき一対の外部電極の具体的な構造として、図１３(ａ)(ｂ)(ｃ)に示す如く、パッケージ(83)の実装面(14)を挟んで両端部にそれぞれ、パッケージ(83)を構成するセラミック層の積層方向に沿って伸びるスルーホールを開設して、該スルーホールの内周面に銀等の導電性材料の膜を形成して、外部電極(84)としたものが知られている。
しかしながら、図１３(ａ)(ｂ)(ｃ)に示す外部電極(84)による実装構造においては、実装面(14)に露出する外部電極(84)の面積、即ち実装面積が極めて小さいため、半田リフローによって発光デバイスをマザーボード上に実装する工程でパッケージ(83)の位置がずれる問題があった。
そこで、図１４(ａ)(ｂ)(ｃ)に示す如く、パッケージ(85)の両端部にそれぞれ、実装面(14)と該実装面(14)に垂直な側面に跨って銀等の導電性材料の層を形成し、断面Ｌ字状の外部電極(86)とすることが考えられる。
該外部電極(86)による実装構造によれば、実装面(14)に露出する外部電極(86)の面積、即ち実装面積を十分な大きさに形成することが出来るので、これによって半田リフロー時のパッケージ(85)のずれを抑制することが可能である。
ところが、図１４(ａ)(ｂ)(ｃ)に示すパッケージ(85)の製造工程においては、複数のパッケージが切り出されることとなるパッケージ集合基板を作製した後、該パッケージ集合基板をダイサーによって切断する工程で、各パッケージ(85)の外部電極(86)となる銀等の導電性材料がダイサーによって同時に切断されることとなるため、切断面にバリ等が発生して、外部電極(86)の表面が平坦性の悪いものとなる問題があった。
そこで本発明の目的は、一対の外部電極に対して平坦な表面と十分に大きな実装面積を得ることが出来る電子部品搭載用パッケージ及びパッケージ集合基板を提供することである。
本発明に係る電子部品搭載用パッケージは、複数のセラミック層を積層してなる積層構造を有し、積層方向とは直交して、少なくとも１つの電子部品を搭載するための部品搭載面が形成されると共に、積層方向とは平行に、マザーボード上に実装するときの接合面となる実装面が形成されている。
そして、前記複数のセラミック層の内、少なくとも１つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、実装面と該実装面に対して垂直な側面に跨る断面Ｌ字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、該外部電極の表面が実装面に露出している。
尚、前記外部電極は、前記１つのセラミック層の厚さに相当する幅を有している。又、各凹部は外部電極の厚さよりも大きな深さを有している。
上記本発明の電子部品搭載用パッケージによれば、前記Ｌ字状凹部の広さに応じて実装面における外部電極の露出面積を拡大することが出来、これによって、実装時のパッケージの移動を抑制することが可能である。
又、各外部電極を、実装面から所定の深さ位置を実装面と平行に拡がる第１電極層と、側面から所定の深さ位置を側面と平行に拡がる第２電極層とから構成すれば、半田を用いた表面実装工程にて、第１電極層とマザーボードの表面との間に半田のベース部が形成されると同時に、第２電極層を覆って半田のフィレット部が形成されて、大きな接合強度が得られる。
本発明に係るパッケージ集合基板は、上記本発明の電子部品搭載用パッケージの中間製品となるものであって、複数の電子部品搭載用パッケージを切り出すことが可能であり、複数のセラミック層を積層してなる積層構造を有すると共に、１つの電子部品搭載用パッケージとなる直方体状のパッケージ部がマトリクス状に配列された集合構造を有している。
各パッケージ部には、積層方向とは直交して、少なくとも１つの電子部品を搭載するための部品搭載面が形成されると共に、１つのパッケージ部を構成する複数のセラミック層の内、少なくとも１つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、２方向に隣接する２つのパッケージ部と対向して、積層方向とは直交する断面形状がＬ字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、各凹部は外部電極の厚さよりも大きな深さを有して、外部電極から離間した切断線に沿う切断によって複数のパッケージ部を切り出すことが可能である。
具体的構成において、互いに直交する２本の切断線の交叉位置を中心として集合する４つのパッケージ部を構成する複数のセラミック層の内、少なくとも１つのセラミック層には、前記交叉位置を中心として２本の切断線に沿って伸びる十字状溝が開設されており、該十字状溝によって前記４つのパッケージ部のＬ字状凹部が形成されている。
上記本発明のパッケージ集合基板によれば、外部電極から離間した切断線に沿う切断によって複数のパッケージ部を切り出すことが可能であるので、ダイサーによる集合基板の切断工程で、各パッケージの外部電極となる導電性材料がダイサーによって同時に切断されることはない。
本発明に係る電子部品搭載用パッケージ及びパッケージ集合基板によれば、一対の外部電極に平坦な表面が得られると共に十分に大きな実装面積を得ることが出来るので、電子部品を搭載したパッケージをマザーボード上の正確な位置に十分な強度で実装することが出来る。
以下、本発明を発光デバイスに実施した形態につき、図面に沿って具体的に説明する。
本発明に係る発光デバイスは、図２に示す如く、パッケージ(１)の表面にＬＥＤからなる発光素子(11)を搭載して構成され、図１１に示す如くマザーボード(９)上に実装する際、前記発光素子(11)の光出射方向がマザーボード(９)の表面と平行となる姿勢に設置される。
パッケージ(１)は、図１及び図４に示す如く、第１セラミック層(２)、第２セラミック層(３)及び第３セラミック層(４)を積層して構成されており、その積層方向と平行な側面に、前記マザーボード(９)上に実装する際の接合面となる実装面(13)が形成され、実装状態では、実装面(13)の両側に形成されている一対の側面(15)(15)がマザーボード(９)の表面に対して垂直な姿勢となる。
第３セラミック層(４)には、その中央部にキャビティ(41)が開設され、該キャビティ(41)の内周面には、銀からなる反射層(42)が形成されている。
第３セラミック層(４)のキャビティ(41)から露出する第２セラミック層(３)の表面には、銀からなる第１のランド層(31)と第２のランド層(32)が形成されている。又、第２セラミック層(３)には、２つのランド層(31)(32)と対応する位置に、２本のビアホール部(33)(33)が垂直に貫通して設けられている。
第１セラミック層(２)の表面には、第２セラミック層(３)の２本のスルーホール部(33)(33)と対応する位置に、銀からなる２つの電極接合層(21)(21)が形成されている。又、第１セラミック層(２)の両端部にはそれぞれ、実装面(13)と側面(15)に跨って、第１凹部(26)と第２凹部(27)からなるＬ字状凹部が形成され、該Ｌ字状凹部に、第１電極層(24)と第２電極層(25)からなる外部電極(23)が形成されており、各外部電極(23)は各電極接合層(21)と連接されている。
ここで、第１凹部(26)は第１電極層(24)の厚さ(１００μm)よりも大きな深さを有すると共に、第２凹部(27)は第２電極層(25)の厚さ(１００μm)よりも大きな深さを有している。
斯くして、パッケージ(１)の第１のランド層(31)と第２のランド層(32)はそれぞれ、図２及び図３に示す如くビアホール部(33)及び電極接合層(21)を介して、外部電極(23)と繋がることになる。
図２に示す如く、パッケージ(１)のキャビティ(41)の底面に露出する第１のランド層(31)には発光素子(11)が設置され、発光素子(11)の上面に設けられた給電端子(図示省略)がワイヤー(12)を介して第２のランド層(32)に接続されると共に、発光素子(11)の裏面に設けられたアース端子(図示省略)が第１のランド層(31)に接続されている。
従って、一対の外部電極(23)(23)に外部回路を接続することによって発光素子(11)を駆動することが出来る。
上記発光デバイスにおいては、図５(ａ)(ｂ)(ｃ)に示す如く、パッケージ(１)の一対の外部電極(23)(23)の第１電極層(24)(24)が実装面(13)に露出すると共に、第２電極層(25)(25)が両側面(15)(15)に露出しているので、発光デバイスを半田リフロー工程により図１１に示す如くマザーボード(９)上に実装した場合、外部電極(23)は半田(91)によってマザーボード(９)上に接合される。
ここで、半田(91)は、外部電極(23)の第１電極層(24)とマザーボード(９)の表面との間に介在するベース部(92)と、外部電極(23)の第２電極層(25)に沿って形成されるフィレット部(93)とから構成されることになり、第１電極層(24)を充分に広く形成することによって、半田(91)による接合強度を充分に高いものとすることが出来る。
上記発光デバイスのパッケージ(１)は、図６〜図９に示す製造工程を経て作製される。尚、図６〜図９に示す製造工程は、図示の便宜上、４つのパッケージ(１)を同時に作製する工程を表わしているが、実際には、同様の工程により更に多くのパッケージ(１)が同時に作製される。
先ず図６(ａ)に示す如く第１セラミック層(２)となる第１グリーンシート(５)と、第２セラミック層(３)となる第２グリーンシート(６)と、第３セラミック層(４)となる第３グリーンシート(７)を用意する。
次に図６(ｂ)に示す如く、第１グリーンシート(５)には、１つの十字状溝(51)と２つのＴ字状溝(50)(50)を開設する。第２グリーンシート(６)には、８つのビアホール部(33)〜(33)を形成する。又、第３グリーンシート(７)には、４つのキャビティ(41)〜(41)を開設する。
次に図７(ａ)に示す如く、第１グリーンシート(５)の表面と、十字状溝(51)及びＴ字状溝(50)(50)の内壁に、それぞれ前記電極接合層(21)及び外部電極(23)となる銀ペースト(52)(52)(52)(52)を印刷する。又、第２グリーンシート(６)の表面には、ビアホール部(33)(33)を覆って、前記ランド層(31)(32)となる銀ペースト(52)(52)を印刷すると共に、ビアホール部(33)(33)内に銀ペースト(52)(52)を充填する。又、第３グリーンシート(７)のキャビティ内周面にも銀ペースト(図示せず)を付与する。
続いて図７(ｂ)に示す如く、第１グリーンシート(５)の十字状溝(51)に対し、更に十字方向へ溝深さを拡大する４つのＵ字状溝(53)(53)(54)(54)を凹設すると共に、各Ｔ字状溝(50)に対し、更にＴ字方向へ溝深さを拡大する３つのＵ字状溝(53)(54)(54)を凹設する。
その後、第１グリーンシート(５)、第２グリーンシート(６)及び第３グリーンシート(７)を積層して加圧し、積層体を得た後、該積層体に焼成を施して、図８及び図９に示すパッケージ集合基板(10)を得る。そして、該パッケージ集合基板(10)を破線で示す切断線に沿って切断する。この結果、４つのパッケージ(１)(１)(１)(１)が同時に得られることになる。
尚、図９は、パッケージ集合基板(10)の裏面を表わしている。又、図８(ａ)は、パッケージ集合基板(10)の切断後の構造を、第１〜第３のセラミック層(２)(３)(４)を分離した状態で表わし、図８(ｂ)は、第１セラミック層(２)の裏面を表わしている。
図９に示す如く、パッケージ集合基板(10)においては、１つのパッケージとなる直方体状のパッケージ部Ｐがマトリクス状に配列されており、各パッケージ部Ｐを構成する第１セラミック層(２)には、互いに直交する２本の切断線の交叉位置を中心として切断線に沿って伸びる十字状溝(51)が開設されると共に、該十字状溝(51)の両側の交叉位置にはそれぞれ、切断線に沿って伸びるＴ字状溝(50)が開設されている。
そして、十字状溝(51)の内壁には、交叉位置を包囲する４つのＬ字状凹部にそれぞれ、銀製の第１電極層(24)と第２電極層(25)からなる外部電極(23)が形成されている。又、Ｔ字状溝(50)の内壁には、２つのＬ字状凹部にそれぞれ、銀製の第１電極層(24)と第２電極層(25)からなる外部電極(23)が形成されている。
ここで、任意の１つのパッケージ部Ｐに注目すると、該パッケージ部Ｐの積層方向とは直交する方向の両端部にそれぞれ、２方向に隣接する２つのパッケージ部と対向してＬ字状凹部が形成され、該Ｌ字状凹部に外部電極(23)が形成されていることになる。
パッケージ集合基板(10)をダイサーにより図９に破線で示す切断線に沿って切断することにより、図１０に示す本発明のパッケージ(１)が同時に４個得られる。ここで切断線は、外部電極(23)から離間した位置を伸びているので、外部電極(23)がダイサーによって切断されることはなく、外部電極(23)の表面は平坦な状態に維持される。
従って、パッケージ(１)を図１１の如くマザーボード(９)上に実装することにより、ベース部(92)及びフィレット部(93)からなる半田(91)による強固な接合構造を得ることが出来る。
又、外部電極(23)の第１電極層(24)を充分な広さ(例えば３００μm×５００μm)に形成することによって、半田リフロー工程におけるパッケージ(１)の位置ずれを防止することが出来る。
本発明に係るパッケージの透視斜視図である。 発光デバイスの縦断面図である。 図２のＡ−Ａ線に沿う縦断面図である。 パッケージの分解斜視図である。 パッケージの平面、側面及び底面を示す図である。 パッケージの製造工程における第１段階を表わす図である。 パッケージの製造工程における第２段階を表わす図である。 パッケージの製造工程における第３段階を表わす図である。 パッケージ集合基板の裏面図である。 パッケージの電極構造を示す斜視図である。 パッケージの実装状態を示す断面図である。 従来の発光デバイスの斜視図である。 従来のパッケージにおける電極構造の平面、側面及び底面を示す図である。 従来のパッケージにおける他の電極構造の平面、側面及び底面を示す図である。
符号の説明
(１) パッケージ
(11) 発光素子
(13) 実装面
(15) 側面
(２) 第１セラミック層
(３) 第２セラミック層
(４) 第３セラミック層
(23) 外部電極
(24) 第１電極層
(25) 第２電極層
(26) 第１凹部
(27) 第２凹部
(33) ビアホール部
(41) キャビティ
(10) パッケージ集合基板
(51) 十字状溝
(50) Ｔ字状溝

Claims (7)

  1. 複数のセラミック層を積層してなる積層構造を有し、積層方向とは直交して、少なくとも１つの電子部品を搭載するための部品搭載面が形成されると共に、積層方向とは平行に、マザーボード上に実装するときの接合面となる実装面が形成されている電子部品搭載用パッケージにおいて、前記複数のセラミック層の内、少なくとも１つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、実装面と該実装面に対して垂直な側面に跨る断面Ｌ字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、
    該各外部電極は、実装面から所定の深さ位置を実装面と平行に拡がる第１電極層と、側面から所定の深さ位置を側面と平行に拡がる第２電極層とから構成され、該外部電極の表面が実装面に露出していることを特徴とする電子部品搭載用パッケージ。
  2. 各凹部は外部電極の厚さよりも大きな深さを有している請求項１に記載の電子部品搭載用パッケージ。
  3. 前記外部電極は、前記１つのセラミック層の厚さに相当する幅を有している請求項１又は請求項２に記載の電子部品搭載用パッケージ。
  4. 各外部電極は、実装面から所定の深さ位置を実装面と平行に拡がる第１電極層と、側面から所定の深さ位置を側面と平行に拡がる第２電極層とから構成されている請求項１乃至請求項３の何れかに記載の電子部品搭載用パッケージ。
  5. 複数の電子部品搭載用パッケージが切り出されることとなるパッケージ集合基板であって、複数のセラミック層を積層してなる積層構造を有すると共に、１つの電子部品搭載用パッケージとなる直方体状のパッケージ部がマトリクス状に配列された集合構造を有し、各パッケージ部には、積層方向とは直交して、少なくとも１つの電子部品を搭載するための部品搭載面が形成されると共に、１つのパッケージ部を構成する複数のセラミック層の内、少なくとも１つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、２方向に隣接する２つのパッケージ部と対向して、積層方向とは直交する断面形状がＬ字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、該各外部電極は、実装面から所定の深さ位置を実装面と平行に拡がる第１電極層と、側面から所定の深さ位置を側面と平行に拡がる第２電極層とから構成され、該外部電極から離間した切断線に沿う切断によって複数のパッケージ部を切り出すことが可能であることを特徴とするパッケージ集合基板。
  6. 各凹部は外部電極の厚さよりも大きな深さを有している請求項５に記載のパッケージ集合基板。
  7. 互いに直交する２本の切断線の交叉位置を中心として集合する４つのパッケージ部を構成する複数のセラミック層の内、少なくとも１つのセラミック層には、前記交叉位置を中心として２本の切断線に沿って伸びる十字状溝が開設されており、該十字状溝によって前記４つのパッケージ部のＬ字状凹部が形成されている請求項５又は請求項６に記載のパッケージ集合基板。
JP2005075145A 2005-03-16 2005-03-16 電子部品搭載用パッケージ及びパッケージ集合基板 Expired - Fee Related JP4698259B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005075145A JP4698259B2 (ja) 2005-03-16 2005-03-16 電子部品搭載用パッケージ及びパッケージ集合基板
CN200610006494.XA CN100543977C (zh) 2005-03-16 2006-02-06 电子部件搭载用封装及封装组合基板
US11/374,138 US7777314B2 (en) 2005-03-16 2006-03-14 Electronic component mounting package and package assembled substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005075145A JP4698259B2 (ja) 2005-03-16 2005-03-16 電子部品搭載用パッケージ及びパッケージ集合基板

Publications (2)

Publication Number Publication Date
JP2006261308A JP2006261308A (ja) 2006-09-28
JP4698259B2 true JP4698259B2 (ja) 2011-06-08

Family

ID=37002904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005075145A Expired - Fee Related JP4698259B2 (ja) 2005-03-16 2005-03-16 電子部品搭載用パッケージ及びパッケージ集合基板

Country Status (3)

Country Link
US (1) US7777314B2 (ja)
JP (1) JP4698259B2 (ja)
CN (1) CN100543977C (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025722A1 (en) * 2006-11-14 2010-02-04 Harison Toshiba Lighting Corp. Light emitting device, its manufacturing method and its mounted substrate
JP2009032746A (ja) * 2007-07-24 2009-02-12 Harison Toshiba Lighting Corp 発光装置及び発光ユニット
JP5426091B2 (ja) 2007-12-27 2014-02-26 豊田合成株式会社 発光装置
KR100969142B1 (ko) * 2008-01-25 2010-07-08 알티전자 주식회사 측면 발광 다이오드 패키지
JP2010067902A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 発光装置
DE102008049535A1 (de) * 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
US20120091572A1 (en) * 2009-06-22 2012-04-19 Mitsubishi Electric Corporation Semiconductor package and implementation structure of semiconductor package
JP2011114032A (ja) * 2009-11-24 2011-06-09 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ
TWI407546B (zh) * 2010-02-24 2013-09-01 Advanced Optoelectronic Tech 側向發光之半導體元件封裝結構
WO2012057286A1 (ja) 2010-10-27 2012-05-03 京セラ株式会社 配線基板
JP5698633B2 (ja) * 2011-09-21 2015-04-08 株式会社東芝 半導体発光装置、発光モジュール、および半導体発光装置の製造方法
KR20160040035A (ko) * 2014-10-02 2016-04-12 삼성전기주식회사 칩 부품 및 그 제조방법
CN108807652B (zh) * 2017-04-28 2023-03-21 日亚化学工业株式会社 发光装置
JP6460201B2 (ja) * 2017-04-28 2019-01-30 日亜化学工業株式会社 発光装置
JP2019050363A (ja) * 2017-08-27 2019-03-28 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ構造
CN112331638B (zh) * 2020-09-28 2023-06-06 惠州市聚飞光电有限公司 发光二极管及背光模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634275U (ja) * 1992-09-30 1994-05-06 日本電波工業株式会社 セラミック基板及びこれを用いた水晶振動子
JPH09181359A (ja) * 1995-12-27 1997-07-11 Shichizun Denshi:Kk チップ型発光ダイオード
JPH10223817A (ja) * 1997-02-05 1998-08-21 Citizen Electron Co Ltd 側面型電子部品の電極構造及びその製造方法
JP2004228100A (ja) * 2002-11-26 2004-08-12 Kyocera Corp 発光装置用部材および発光装置
JP2004281994A (ja) * 2003-01-24 2004-10-07 Kyocera Corp 発光素子収納用パッケージおよび発光装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291038A (en) * 1990-12-19 1994-03-01 Sharp Kabushiki Kaisha Reflective type photointerrupter
JP4737842B2 (ja) 2001-01-30 2011-08-03 京セラ株式会社 発光素子収納用パッケージの製造方法
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
TWI292961B (en) * 2002-09-05 2008-01-21 Nichia Corp Semiconductor device and an optical device using the semiconductor device
US7505275B2 (en) * 2005-11-04 2009-03-17 Graftech International Holdings Inc. LED with integral via

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634275U (ja) * 1992-09-30 1994-05-06 日本電波工業株式会社 セラミック基板及びこれを用いた水晶振動子
JPH09181359A (ja) * 1995-12-27 1997-07-11 Shichizun Denshi:Kk チップ型発光ダイオード
JPH10223817A (ja) * 1997-02-05 1998-08-21 Citizen Electron Co Ltd 側面型電子部品の電極構造及びその製造方法
JP2004228100A (ja) * 2002-11-26 2004-08-12 Kyocera Corp 発光装置用部材および発光装置
JP2004281994A (ja) * 2003-01-24 2004-10-07 Kyocera Corp 発光素子収納用パッケージおよび発光装置

Also Published As

Publication number Publication date
US7777314B2 (en) 2010-08-17
JP2006261308A (ja) 2006-09-28
US20060220205A1 (en) 2006-10-05
CN1835221A (zh) 2006-09-20
CN100543977C (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
JP4698259B2 (ja) 電子部品搭載用パッケージ及びパッケージ集合基板
JP6011573B2 (ja) 電子部品
WO2013008550A1 (ja) 電子部品
KR20130018146A (ko) 칩 부품 구조체 및 제조방법
JP5803998B2 (ja) 電子部品の製造方法及び基板型の端子の製造方法
JP4338666B2 (ja) 電子部品搭載用パッケージ及びパッケージ集合基板
JP6562076B2 (ja) 樹脂基板、部品搭載樹脂基板およびその製造方法
JP5831633B2 (ja) 積層型素子およびその製造方法
JP6383147B2 (ja) パッケージ
US7218002B2 (en) Electronic device and intermediate product of electronic device
JP2014225504A (ja) 樹脂多層基板の製造方法
JP5382261B2 (ja) 部品内蔵樹脂基板の製造方法
JP7027713B2 (ja) 電子部品及びその製造方法
JP6483470B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP2001332439A (ja) 積層型セラミックコンデンサ
JP2015109353A (ja) パッケージ
JP6119843B2 (ja) 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
WO2010125858A1 (ja) 樹脂多層回路基板及び樹脂多層回路基板の製造方法
JP5592311B2 (ja) セラミック多層基板
JP2009094168A (ja) 回路基板
JP7025845B2 (ja) 配線基板、電子装置および電子モジュール
JP2021057465A (ja) 発光装置の製造方法
JP4872991B2 (ja) 積層セラミック電子部品の製造方法および集合電子部品
JP2006287262A (ja) 積層セラミック電子部品
WO2014155810A1 (ja) 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

LAPS Cancellation because of no payment of annual fees