JP4698259B2 - 電子部品搭載用パッケージ及びパッケージ集合基板 - Google Patents
電子部品搭載用パッケージ及びパッケージ集合基板 Download PDFInfo
- Publication number
- JP4698259B2 JP4698259B2 JP2005075145A JP2005075145A JP4698259B2 JP 4698259 B2 JP4698259 B2 JP 4698259B2 JP 2005075145 A JP2005075145 A JP 2005075145A JP 2005075145 A JP2005075145 A JP 2005075145A JP 4698259 B2 JP4698259 B2 JP 4698259B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- electronic component
- mounting
- mounting surface
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 18
- 238000010030 laminating Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 13
- 229910052709 silver Inorganic materials 0.000 description 13
- 239000004332 silver Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000013067 intermediate product Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Description
パッケージ(8)には、発光素子(11)を収容するためのキャビティ(81)が凹設され、該キャビティ(81)の底面には、銀等の導電性材料によって第1のランド層(8a)と第2のランド層(8b)が形成され、発光素子(11)の上面に設けられた給電端子(図示省略)がワイヤー(12)を介して第1のランド層(8a)に接続されると共に、発光素子(11)の裏面に設けられたアース端子(図示省略)が第2のランド層(8b)に接続されている。
そして、前記の第1ランド層(8a)と第2ランド層(8b)がビアホール(図示省略)を介して一対の外部電極(82)(82)に接続されている。
該外部電極(86)による実装構造によれば、実装面(14)に露出する外部電極(86)の面積、即ち実装面積を十分な大きさに形成することが出来るので、これによって半田リフロー時のパッケージ(85)のずれを抑制することが可能である。
そして、前記複数のセラミック層の内、少なくとも1つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、実装面と該実装面に対して垂直な側面に跨る断面L字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、該外部電極の表面が実装面に露出している。
尚、前記外部電極は、前記1つのセラミック層の厚さに相当する幅を有している。又、各凹部は外部電極の厚さよりも大きな深さを有している。
又、各外部電極を、実装面から所定の深さ位置を実装面と平行に拡がる第1電極層と、側面から所定の深さ位置を側面と平行に拡がる第2電極層とから構成すれば、半田を用いた表面実装工程にて、第1電極層とマザーボードの表面との間に半田のベース部が形成されると同時に、第2電極層を覆って半田のフィレット部が形成されて、大きな接合強度が得られる。
各パッケージ部には、積層方向とは直交して、少なくとも1つの電子部品を搭載するための部品搭載面が形成されると共に、1つのパッケージ部を構成する複数のセラミック層の内、少なくとも1つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、2方向に隣接する2つのパッケージ部と対向して、積層方向とは直交する断面形状がL字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、各凹部は外部電極の厚さよりも大きな深さを有して、外部電極から離間した切断線に沿う切断によって複数のパッケージ部を切り出すことが可能である。
本発明に係る発光デバイスは、図2に示す如く、パッケージ(1)の表面にLEDからなる発光素子(11)を搭載して構成され、図11に示す如くマザーボード(9)上に実装する際、前記発光素子(11)の光出射方向がマザーボード(9)の表面と平行となる姿勢に設置される。
第3セラミック層(4)のキャビティ(41)から露出する第2セラミック層(3)の表面には、銀からなる第1のランド層(31)と第2のランド層(32)が形成されている。又、第2セラミック層(3)には、2つのランド層(31)(32)と対応する位置に、2本のビアホール部(33)(33)が垂直に貫通して設けられている。
ここで、第1凹部(26)は第1電極層(24)の厚さ(100μm)よりも大きな深さを有すると共に、第2凹部(27)は第2電極層(25)の厚さ(100μm)よりも大きな深さを有している。
斯くして、パッケージ(1)の第1のランド層(31)と第2のランド層(32)はそれぞれ、図2及び図3に示す如くビアホール部(33)及び電極接合層(21)を介して、外部電極(23)と繋がることになる。
従って、一対の外部電極(23)(23)に外部回路を接続することによって発光素子(11)を駆動することが出来る。
次に図6(b)に示す如く、第1グリーンシート(5)には、1つの十字状溝(51)と2つのT字状溝(50)(50)を開設する。第2グリーンシート(6)には、8つのビアホール部(33)〜(33)を形成する。又、第3グリーンシート(7)には、4つのキャビティ(41)〜(41)を開設する。
尚、図9は、パッケージ集合基板(10)の裏面を表わしている。又、図8(a)は、パッケージ集合基板(10)の切断後の構造を、第1〜第3のセラミック層(2)(3)(4)を分離した状態で表わし、図8(b)は、第1セラミック層(2)の裏面を表わしている。
そして、十字状溝(51)の内壁には、交叉位置を包囲する4つのL字状凹部にそれぞれ、銀製の第1電極層(24)と第2電極層(25)からなる外部電極(23)が形成されている。又、T字状溝(50)の内壁には、2つのL字状凹部にそれぞれ、銀製の第1電極層(24)と第2電極層(25)からなる外部電極(23)が形成されている。
従って、パッケージ(1)を図11の如くマザーボード(9)上に実装することにより、ベース部(92)及びフィレット部(93)からなる半田(91)による強固な接合構造を得ることが出来る。
又、外部電極(23)の第1電極層(24)を充分な広さ(例えば300μm×500μm)に形成することによって、半田リフロー工程におけるパッケージ(1)の位置ずれを防止することが出来る。
(11) 発光素子
(13) 実装面
(15) 側面
(2) 第1セラミック層
(3) 第2セラミック層
(4) 第3セラミック層
(23) 外部電極
(24) 第1電極層
(25) 第2電極層
(26) 第1凹部
(27) 第2凹部
(33) ビアホール部
(41) キャビティ
(10) パッケージ集合基板
(51) 十字状溝
(50) T字状溝
Claims (7)
- 複数のセラミック層を積層してなる積層構造を有し、積層方向とは直交して、少なくとも1つの電子部品を搭載するための部品搭載面が形成されると共に、積層方向とは平行に、マザーボード上に実装するときの接合面となる実装面が形成されている電子部品搭載用パッケージにおいて、前記複数のセラミック層の内、少なくとも1つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、実装面と該実装面に対して垂直な側面に跨る断面L字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、
該各外部電極は、実装面から所定の深さ位置を実装面と平行に拡がる第1電極層と、側面から所定の深さ位置を側面と平行に拡がる第2電極層とから構成され、該外部電極の表面が実装面に露出していることを特徴とする電子部品搭載用パッケージ。 - 各凹部は外部電極の厚さよりも大きな深さを有している請求項1に記載の電子部品搭載用パッケージ。
- 前記外部電極は、前記1つのセラミック層の厚さに相当する幅を有している請求項1又は請求項2に記載の電子部品搭載用パッケージ。
- 各外部電極は、実装面から所定の深さ位置を実装面と平行に拡がる第1電極層と、側面から所定の深さ位置を側面と平行に拡がる第2電極層とから構成されている請求項1乃至請求項3の何れかに記載の電子部品搭載用パッケージ。
- 複数の電子部品搭載用パッケージが切り出されることとなるパッケージ集合基板であって、複数のセラミック層を積層してなる積層構造を有すると共に、1つの電子部品搭載用パッケージとなる直方体状のパッケージ部がマトリクス状に配列された集合構造を有し、各パッケージ部には、積層方向とは直交して、少なくとも1つの電子部品を搭載するための部品搭載面が形成されると共に、1つのパッケージ部を構成する複数のセラミック層の内、少なくとも1つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、2方向に隣接する2つのパッケージ部と対向して、積層方向とは直交する断面形状がL字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、該各外部電極は、実装面から所定の深さ位置を実装面と平行に拡がる第1電極層と、側面から所定の深さ位置を側面と平行に拡がる第2電極層とから構成され、該外部電極から離間した切断線に沿う切断によって複数のパッケージ部を切り出すことが可能であることを特徴とするパッケージ集合基板。
- 各凹部は外部電極の厚さよりも大きな深さを有している請求項5に記載のパッケージ集合基板。
- 互いに直交する2本の切断線の交叉位置を中心として集合する4つのパッケージ部を構成する複数のセラミック層の内、少なくとも1つのセラミック層には、前記交叉位置を中心として2本の切断線に沿って伸びる十字状溝が開設されており、該十字状溝によって前記4つのパッケージ部のL字状凹部が形成されている請求項5又は請求項6に記載のパッケージ集合基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075145A JP4698259B2 (ja) | 2005-03-16 | 2005-03-16 | 電子部品搭載用パッケージ及びパッケージ集合基板 |
CN200610006494.XA CN100543977C (zh) | 2005-03-16 | 2006-02-06 | 电子部件搭载用封装及封装组合基板 |
US11/374,138 US7777314B2 (en) | 2005-03-16 | 2006-03-14 | Electronic component mounting package and package assembled substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075145A JP4698259B2 (ja) | 2005-03-16 | 2005-03-16 | 電子部品搭載用パッケージ及びパッケージ集合基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261308A JP2006261308A (ja) | 2006-09-28 |
JP4698259B2 true JP4698259B2 (ja) | 2011-06-08 |
Family
ID=37002904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005075145A Expired - Fee Related JP4698259B2 (ja) | 2005-03-16 | 2005-03-16 | 電子部品搭載用パッケージ及びパッケージ集合基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7777314B2 (ja) |
JP (1) | JP4698259B2 (ja) |
CN (1) | CN100543977C (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100025722A1 (en) * | 2006-11-14 | 2010-02-04 | Harison Toshiba Lighting Corp. | Light emitting device, its manufacturing method and its mounted substrate |
JP2009032746A (ja) * | 2007-07-24 | 2009-02-12 | Harison Toshiba Lighting Corp | 発光装置及び発光ユニット |
JP5426091B2 (ja) | 2007-12-27 | 2014-02-26 | 豊田合成株式会社 | 発光装置 |
KR100969142B1 (ko) * | 2008-01-25 | 2010-07-08 | 알티전자 주식회사 | 측면 발광 다이오드 패키지 |
JP2010067902A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 発光装置 |
DE102008049535A1 (de) * | 2008-09-29 | 2010-04-08 | Osram Opto Semiconductors Gmbh | LED-Modul und Herstellungsverfahren |
US20120091572A1 (en) * | 2009-06-22 | 2012-04-19 | Mitsubishi Electric Corporation | Semiconductor package and implementation structure of semiconductor package |
JP2011114032A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
TWI407546B (zh) * | 2010-02-24 | 2013-09-01 | Advanced Optoelectronic Tech | 側向發光之半導體元件封裝結構 |
WO2012057286A1 (ja) | 2010-10-27 | 2012-05-03 | 京セラ株式会社 | 配線基板 |
JP5698633B2 (ja) * | 2011-09-21 | 2015-04-08 | 株式会社東芝 | 半導体発光装置、発光モジュール、および半導体発光装置の製造方法 |
KR20160040035A (ko) * | 2014-10-02 | 2016-04-12 | 삼성전기주식회사 | 칩 부품 및 그 제조방법 |
CN108807652B (zh) * | 2017-04-28 | 2023-03-21 | 日亚化学工业株式会社 | 发光装置 |
JP6460201B2 (ja) * | 2017-04-28 | 2019-01-30 | 日亜化学工業株式会社 | 発光装置 |
JP2019050363A (ja) * | 2017-08-27 | 2019-03-28 | 億光電子工業股▲ふん▼有限公司Everlight Electronics Co.,Ltd. | 半導体パッケージ構造 |
CN112331638B (zh) * | 2020-09-28 | 2023-06-06 | 惠州市聚飞光电有限公司 | 发光二极管及背光模组 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0634275U (ja) * | 1992-09-30 | 1994-05-06 | 日本電波工業株式会社 | セラミック基板及びこれを用いた水晶振動子 |
JPH09181359A (ja) * | 1995-12-27 | 1997-07-11 | Shichizun Denshi:Kk | チップ型発光ダイオード |
JPH10223817A (ja) * | 1997-02-05 | 1998-08-21 | Citizen Electron Co Ltd | 側面型電子部品の電極構造及びその製造方法 |
JP2004228100A (ja) * | 2002-11-26 | 2004-08-12 | Kyocera Corp | 発光装置用部材および発光装置 |
JP2004281994A (ja) * | 2003-01-24 | 2004-10-07 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291038A (en) * | 1990-12-19 | 1994-03-01 | Sharp Kabushiki Kaisha | Reflective type photointerrupter |
JP4737842B2 (ja) | 2001-01-30 | 2011-08-03 | 京セラ株式会社 | 発光素子収納用パッケージの製造方法 |
JP3815239B2 (ja) * | 2001-03-13 | 2006-08-30 | 日本電気株式会社 | 半導体素子の実装構造及びプリント配線基板 |
TWI292961B (en) * | 2002-09-05 | 2008-01-21 | Nichia Corp | Semiconductor device and an optical device using the semiconductor device |
US7505275B2 (en) * | 2005-11-04 | 2009-03-17 | Graftech International Holdings Inc. | LED with integral via |
-
2005
- 2005-03-16 JP JP2005075145A patent/JP4698259B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-06 CN CN200610006494.XA patent/CN100543977C/zh not_active Expired - Fee Related
- 2006-03-14 US US11/374,138 patent/US7777314B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0634275U (ja) * | 1992-09-30 | 1994-05-06 | 日本電波工業株式会社 | セラミック基板及びこれを用いた水晶振動子 |
JPH09181359A (ja) * | 1995-12-27 | 1997-07-11 | Shichizun Denshi:Kk | チップ型発光ダイオード |
JPH10223817A (ja) * | 1997-02-05 | 1998-08-21 | Citizen Electron Co Ltd | 側面型電子部品の電極構造及びその製造方法 |
JP2004228100A (ja) * | 2002-11-26 | 2004-08-12 | Kyocera Corp | 発光装置用部材および発光装置 |
JP2004281994A (ja) * | 2003-01-24 | 2004-10-07 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置 |
Also Published As
Publication number | Publication date |
---|---|
US7777314B2 (en) | 2010-08-17 |
JP2006261308A (ja) | 2006-09-28 |
US20060220205A1 (en) | 2006-10-05 |
CN1835221A (zh) | 2006-09-20 |
CN100543977C (zh) | 2009-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4698259B2 (ja) | 電子部品搭載用パッケージ及びパッケージ集合基板 | |
JP6011573B2 (ja) | 電子部品 | |
WO2013008550A1 (ja) | 電子部品 | |
KR20130018146A (ko) | 칩 부품 구조체 및 제조방법 | |
JP5803998B2 (ja) | 電子部品の製造方法及び基板型の端子の製造方法 | |
JP4338666B2 (ja) | 電子部品搭載用パッケージ及びパッケージ集合基板 | |
JP6562076B2 (ja) | 樹脂基板、部品搭載樹脂基板およびその製造方法 | |
JP5831633B2 (ja) | 積層型素子およびその製造方法 | |
JP6383147B2 (ja) | パッケージ | |
US7218002B2 (en) | Electronic device and intermediate product of electronic device | |
JP2014225504A (ja) | 樹脂多層基板の製造方法 | |
JP5382261B2 (ja) | 部品内蔵樹脂基板の製造方法 | |
JP7027713B2 (ja) | 電子部品及びその製造方法 | |
JP6483470B2 (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
JP2001332439A (ja) | 積層型セラミックコンデンサ | |
JP2015109353A (ja) | パッケージ | |
JP6119843B2 (ja) | 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体 | |
WO2010125858A1 (ja) | 樹脂多層回路基板及び樹脂多層回路基板の製造方法 | |
JP5592311B2 (ja) | セラミック多層基板 | |
JP2009094168A (ja) | 回路基板 | |
JP7025845B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2021057465A (ja) | 発光装置の製造方法 | |
JP4872991B2 (ja) | 積層セラミック電子部品の製造方法および集合電子部品 | |
JP2006287262A (ja) | 積層セラミック電子部品 | |
WO2014155810A1 (ja) | 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110301 |
|
LAPS | Cancellation because of no payment of annual fees |