TW201448123A - 半導體非揮發性記憶體及其製造方法 - Google Patents

半導體非揮發性記憶體及其製造方法 Download PDF

Info

Publication number
TW201448123A
TW201448123A TW102147523A TW102147523A TW201448123A TW 201448123 A TW201448123 A TW 201448123A TW 102147523 A TW102147523 A TW 102147523A TW 102147523 A TW102147523 A TW 102147523A TW 201448123 A TW201448123 A TW 201448123A
Authority
TW
Taiwan
Prior art keywords
tunnel
drain region
insulating film
drain
floating gate
Prior art date
Application number
TW102147523A
Other languages
English (en)
Inventor
Tomomitsu Risaki
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201448123A publication Critical patent/TW201448123A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

為了提供可以使晶片尺寸收縮和穩定的重寫特性之半導體非揮發性記憶體，使該半導體非揮發性記憶體具備：在半導體基板(10)之表面隔著間隔而設置之源極側隧道汲極區域(12)及汲極側隧道汲極區域(11)、在源極側隧道汲極區域(12)和汲極側隧道汲極區域(11)之間，被設置成與源極側隧道汲極區域(11)重疊的第二隧道汲極區域(15)、具有位於第二隧道汲極區域(15)之上方而當作第二隧道汲極區域(15)之離子注入用遮罩而發揮功能之隧道窗(14)的動閘極(13)。

Description

半導體非揮發性記憶體及其製造方法
本發明係關於可電性重寫之半導體非揮發性記憶體。
針對以往之半導體非揮發性記憶體，使用圖5進行說明。圖5為以往之半導體非揮發性記憶體之製造工程不同的剖面圖。在此，圖中左半部表示配置有成為遮罩對準之基準之對準鍵的對準鍵區域。圖中右半部表示配置半導體非揮發性記憶體的記憶體區域。
首先，如圖5之(A)所示般，在半導體基板31之上形成氧化膜32，之後在氧化膜32之上形成氮化膜33。接著，如圖5之(B)所示般，藉由微影法及蝕刻法，氧化膜32及氮化膜33被圖案製作，成為期待之形狀。接著，如圖5(C)所示般，以被圖案製作之氮化膜33作為遮罩，使半導體基板31熱氧化，形成LOCOS(Local Oxidation of Silicon)氧化膜34。接著，如圖5之(D)所示般，除去氮化膜33。此時，在對準鍵區域中，形成利用氧化膜32和 LOCOS34之階差的對準鍵。再者，在記憶體區域，形成在半導體非揮發性記憶體中之浮動閘極之下方的活性區域。並且，氧化膜32係於LOCOS氧化膜34之後，重新被形成。
接著，如圖5之(E)所示般，於進行使用對準鍵之遮罩對準之後，在半導體基板31之表面形成半導體非揮發性記憶體之汲極區域35。接著，如圖5之(F)所示般，於進行使用對準鍵之遮罩對準之後，在氧化膜32形成半導體非揮發性記憶體之隧道窗36(例如，參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-340654號公報(圖3~圖4)
在以往之技術中，因汲極區域35及隧道窗36分別使用對準鍵而決定位置且被形成，故汲極區域35和隧道窗36之配置關係為經對準鍵的間接性關係。因此，有可能產生汲極區域35和隧道窗36之對準偏差。
在此，為了縮小半導體非揮發性記憶體之晶片尺寸，藉由將汲極區域35之平面面積形成較小，收縮晶片尺寸。如此一來，因汲極區域35對隧道窗36之突出量37變少，故由於上述對準偏離，使得隧道窗36從汲極區域 35脫離之危險性變高。當隧道窗36之一部分也偏離汲極區域35時，電荷朝浮動閘極之注入量或電荷從浮動閘極之抽放量改變，半導體非揮發性記憶體之重寫特性成為不穩定。
本發明係鑒於上述課題，提供可以使晶片尺寸之收縮(縮小)和穩定重寫特性並存的半導體非揮發性記憶體。
本發明係為了解決上述課題，提供一種半導體非揮發性記憶體，其具備：源極區域及汲極側隧道汲極區域，其係在半導體基板之表面隔著間隔而被設置；第二隧道汲極區域，其係在上述半導體基板之表面，於上述源極區域和上述汲極側隧道汲極區域之間，被設置成與上述汲極側隧道汲極區域重疊；浮動閘極絕緣膜，其係具有位於上述第二隧道汲極區域上而當作上述第二隧道汲極區域之離子注入用遮罩而發揮功能的隧道窗，被設置在上述半導體基板之上方；隧道絕緣膜，其係被設置在上述隧道窗露出的上述半導體基板之上方；浮動閘極，其係被設置在上述浮動閘極絕緣膜及上述隧道絕緣膜之上方；控制閘極絕緣膜，其係被設置在上述浮動閘極之上方；及控制閘極，其係被設置在上述控制閘極絕緣膜之上方。
若藉由本發明時，即使因對準偏離，使得隧道窗之一 部分或全部偏離汲極側隧道區域，因隧道窗當作第二隧道汲極之離子注入用遮罩而發揮功能，故也不會產生隧道窗和第二隧道汲極區域之對準偏離(稱為自對準或自行對準)，隧道窗不會從第二隧道汲極區域偏離。
即是，因即使為了收縮晶片尺寸而形成減少汲極側隧道汲極區域對隧道窗之突出量，隧道窗也不會偏離第二隧道汲極區域，故不會有半導體非揮發性記憶體之重寫特性成為不穩定之情形。
依此，半導體非揮發性記憶體可以使晶片收縮及穩定之重寫特性並存。
10‧‧‧半導體基板
11‧‧‧汲極側隧道汲極區域
12‧‧‧源極側隧道汲極區域
13‧‧‧浮動閘極絕緣膜
14‧‧‧隧道窗
15‧‧‧第二隧道汲極區域
16‧‧‧隧道絕緣膜
17‧‧‧浮動閘極
18‧‧‧控制閘極絕緣膜
19‧‧‧控制閘極
20‧‧‧汲極區域
21、22、23‧‧‧源極區域
圖1為與第1實施例有關之半導體非揮發性記憶體之製造工程不同的剖面圖。
圖2為與第1實施例有關之半導體非揮發性記憶體之製造工程不同的剖面圖。
圖3為與第1實施例有關之半導體非揮發性記憶體之製造工程不同的剖面圖。
圖4為與第1實施例有關之半導體非揮發性記憶體的剖面圖。
圖5為以往之半導體非揮發性記憶體之製造工程不同的剖面圖。
圖6為與第2實施例有關之半導體非揮發性記憶體的剖面圖。
圖7為與第3實施例有關之半導體非揮發性記憶體的剖面圖。
圖8為與第4實施例有關之半導體非揮發性記憶體的剖面圖。
圖9為與第5實施例有關之半導體非揮發性記憶體的剖面圖。
以下，針對本發明之半導體非揮發性記憶體之實施型態，參考圖面而作說明。圖1~3為與第1實施例有關之半導體非揮發性記憶體之製造工程不同的剖面圖。
首先，如圖1之(A)所示般，準備P型之半導體基板10。接著，如圖1之(B)所示般，藉由光微影法及離子注入，在半導體基板10之表面，於夾著半導體非揮發性記憶體之通道區域之位置，形成汲極側隧道汲極區域11及源極側隧道汲極區域12。然後，如圖1之(C)所示般，藉由熱氧化或CVD(Chemical Vapor Deposition)法，在半導體基板10之上方形成浮動閘極絕緣膜13。
接著，如圖2之(D)所示般，藉由光微影法及蝕刻，除去浮動閘極絕緣膜13之一部分，在浮動閘極絕緣膜13形成隧道窗14。此時，汲極側隧道汲極區域11和半導體基板10之通道區域之界線從隧道窗14露出。如此一來，如圖2之(E)所示般，藉由將隧道窗14當作遮罩之離子注入，以成為自對準之方式，在隧道窗14之下方之半導體 基板10之表面形成第二隧道汲極區域15。此時，第二隧道汲極區域15和汲極側隧道區域11重疊。第二隧道汲極區域15以形成具有比汲極側隧道汲極區域11高的雜質濃度為佳。如此一來，即使第二隧道汲極區域15和汲極側隧道汲極區域11之重疊偏離，第二隧道汲極區域15之雜質濃度成為支配性，被形成在電荷注入時之隧道絕緣膜之正下方的第二隧道汲極區域之空乏層之寬度成為均勻，可抑制經被形成在第二隧道汲極區域15上之隧道窗14的隧道絕緣膜而流通之隧道電流的偏差。其結果，可抑制記憶單元間之偏差。之後，如圖2之(F)所示般，藉由熱氧化或CVD法，在隧道窗14露出的半導體基板10上形成隧道絕緣膜16。
並且，如圖3之(G)所示般，設置覆蓋隧道絕緣膜16及浮動閘極絕緣膜13之浮動閘極17，接著在浮動閘極17之周圍設置控制閘極絕緣膜18，並且經控制閘極絕緣膜18依序設置重疊在浮動閘極17之上方的控制閘極19。然後，如圖3之(H)所示般，藉由將控制閘極19當作遮罩之離子注入，分別在夾著控制閘極19之通道區域的兩側，於半導體基板10之表面形成汲極區域20及源極區域21。
如此一來，在半導體非揮發性記憶體中，如圖3之(H)所示般，源極區域21及汲極區域20係在半導體基板10之表面，隔著間隔而被配置，源極側隧道汲極區域12及汲極側隧道汲極區域11係在半導體基板10之表面隔著間 隔而被設置。源極側隧道汲極區域12及汲極側隧道汲極區域11分別與源極區域21及汲極區域20之通道區域側接觸。源極側隧道區域12及源極區域21之雙方成為半導體非揮發性記憶體之源極區域。第二隧道汲極區域15為半導體基板10之表面，在汲極側隧道汲極區域11之通道區域側，被設置成至少一部分與汲極側隧道汲極區域11重疊。浮動閘極絕緣膜13位於第二隧道汲極區域15之上方，具有當作第二隧道汲極區域15之離子注入用遮罩而發揮功能之隧道窗14，被設置在半導體基板10之上方。 隧道絕緣膜16係被設置露出隧道窗14之半導體基板10之上方。浮動閘極17係被設置在浮動閘極絕緣膜13及隧道絕緣膜16之上方。控制閘極絕緣膜18被設置在浮動閘極17之上方。控制閘極19被設置在控制閘極絕緣膜18之上方。
在此，控制閘極19之電壓與汲極區域20之電壓之電壓差控制成例如成為大約15伏特。如此一來，在控制閘極19和電容耦合之浮動閘極17和第二隧道汲極區域15之間，流通隧道電流。藉由該隧道電流，進行隔著隧道窗14之隧道絕緣膜16，電荷被注入至浮動閘極17之寫入，以及電荷從浮動閘極17被抽放的消去。如此一來，因當浮動閘極17之電荷量變化時，浮動閘極17存在於半導體非揮發性記憶體之通道區域之上方，並決定其電位，故在表觀上通道區域的傳導變化，且半導體非揮發性記憶體的臨界電壓變化。
浮動閘極17因從其周圍被電性絕緣，故可以長時間地在其內部積蓄電荷。即是，半導體非揮發性記憶體之臨界電壓長時間被維持。因此，半導體非揮發性記憶體係可以將臨界電壓(之大小)當作資訊而非揮發性地予以記憶。
並且，在上述說明中，隧道窗14之一部分在平面上與汲極側隧道汲極區域11重疊。但是，即使如圖4所示般，隧道窗14之全部在平面上與汲極側隧道汲極區域11a重疊亦可。
在上述之記載中，汲極側隧道汲極區域11依據有助於隧道電流，賦予此名稱。另外，源極側隧道汲極區域12雖然無助於隧道電流，但依據使用與汲極側隧道汲極區域11相同之離子注入用遮罩而形成，賦予此名稱。並且，本發明並不限定於使用相同離子注入用遮罩而形成汲極側隧道汲極區域11和源極側隧道汲極區域12的半導體非揮發性記憶體。
再者，在實施例中，半導體非揮發性記憶體之源極區域係由源極側隧道汲極區域12及源極區域21之雙方構成，但是可適當省略源極區域21。此時，若直接設置用以配線連接於源極側隧道汲極區域12之接觸區域即可，容易實施。
亦可省略另一方源極側隧道汲極區域12，但是需要些許加工，以下以第2實施例予以說明。
圖6為第2實施例，表示藉由一個擴散區域，形成源極區域23之半導體非揮發記憶體。在本實施例中，源極 區域23係與汲極區域20同時形成。因此，必須以與浮動閘極17之端接觸之方式，形成源極區域23。在本實施例中，藉由重疊浮動閘極和控制閘極而進行一次蝕刻，使浮動閘極和控制閘極之垂直剖面露出源極側。如此一來，可在浮動閘極及控制閘極自對準地形成源極區域23。如此一來，具有可收縮沿著通道長度之方向之半導體非揮發性記憶體之長度，並可以減少單元面積的效果。針對其他部分，具有與圖3之(H)的構成。
圖7為第3實施例，表示控制閘極19成為以汲極側和源極側之雙方覆蓋浮動閘極17之形狀，與浮動閘極17自對準地形成有源極區域22的半導體非揮發性記憶體。 為了成為該形狀，源極區域22無法與汲極側隧道汲極區域11同時形成，必須在形成浮動閘極17之後，個別地形成源極區域22。如此一來，在第1實施例中，產生需要預估位置偏離，以使源極側隧道汲極區域12和浮動閘極電極17確實重疊，但是在本實施例中，因與浮動閘極17自對準地形成源極區域22，故不需要預估位置偏離。針對其他部分，具有與圖3之(H)的構成。
圖8為第4實施例，表示不僅源極區域23，就連汲極區域20也與浮動閘極17及控制閘極19之端接觸而自對準地形成之半導體非揮發性記憶體。在本實施例中，藉由在許可的範圍下充分地縮小成為用以形成隧道絕緣膜16之隧道窗14之淵部的汲極側之浮動閘極17之通道長方向的長度LFGD，可使汲極區域20和第二隧道汲極區域 15接近。但是，因浮動閘極之汲極側之端部屋簷狀地突出，故通常汲極區域20和第二隧道汲極區域15不直接接觸。在此，將汲極側隧道汲極區域11配置成汲極區域20和第二隧道汲極區域15確實地連接。藉由如此之構成，可達到可更收縮沿著通道長度之方向之半導體非揮發性記憶體之長度，並可以減少單元面積的效果。
另外，按藉由離子注入使形成汲極區域20或第二隧道汲極區域15之時的雜質擴散之時的條件不同，藉由汲極區域20和第二隧道汲極區域15直接接觸且具有重疊，可省略汲極側隧道汲極區域11。表示該狀態的為圖9。
圖9為第5實施例，當與圖8所示之第4實施例比較時，汲極區域20和第二隧道汲極區域15直接接觸，因具有重疊，故不具有汲極側隧道汲極區域11。就以即使不具有汲極側隧道汲極區域11，亦使汲極區域20和第二隧道汲極區域15直接接觸用的方法而言，例如在形成該些雜質區域之時的離子注入，可使用縮小注入時之仰角的傾斜離子注入。在傾斜離子注入中，因沿著半導體基板之表面的橫向之擴散長變大，故可使汲極區域20和第二隧道汲極15直接接觸。藉由成為如此之構成，可更縮小半導體非揮發記憶體之通道長方向之大小，有利於構成包含高積體之非揮發性記憶體的半導體裝置之時。關於其他部分，設為與圖8所示之第4實施例相同之構成。
10‧‧‧半導體基板
11‧‧‧汲極側隧道汲極區域
12‧‧‧源極側隧道汲極區域
13‧‧‧浮動閘極絕緣膜
14‧‧‧隧道窗
15‧‧‧第二隧道汲極區域
16‧‧‧隧道絕緣膜
17‧‧‧浮動閘極
18‧‧‧控制閘極絕緣膜
19‧‧‧控制閘極
20‧‧‧汲極區域
21‧‧‧源極區域

Claims (6)

  1. 一種半導體非揮發性記憶體，其特徵為具備：半導體基板；源極區域及汲極側隧道汲極區域，其係在上述半導體基板之表面隔著間隔而被設置；第二隧道汲極區域，其係在上述半導體基板之表面，於上述源極區域和上述汲極側隧道汲極區域之間，被設置成與上述汲極側隧道汲極區域重疊；浮動閘極絕緣膜，其係具有位於上述第二隧道汲極區域上，自行對準地決定上述第二隧道汲極區域的隧道窗，被設置在上述半導體基板之上方；隧道絕緣膜，其係被設置在上述隧道窗露出的上述半導體基板之上方；浮動閘極，其係被設置在上述浮動閘極絕緣膜及上述隧道絕緣膜之上方；控制閘極絕緣膜，其係被設置在上述浮動閘極之上方；及控制閘極，其係被設置在上述控制閘極絕緣膜之上方。
  2. 如申請專利範圍第1項所記載之半導體非揮發性記憶體，其中上述隧道窗之一部分在平面上與上述汲極側隧道汲極區域重疊。
  3. 如申請專利範圍第1項所記載之半導體非揮發性記 憶體，其中上述隧道窗之全部在平面上與上述汲極側隧道汲極區域重疊。
  4. 如申請專利範圍第1至3項中之任一項所記載之半導體非揮發性記憶體，其中上述第二隧道汲極區域之雜質濃度高於上述汲極側隧道汲極區域之雜質濃度。
  5. 一種半導體非揮發性記憶體，其特徵為具備：半導體基板；源極區域及汲極區域，其係在上述半導體基板之表面隔著間隔而被設置；第二隧道汲極區域，其係被設置在上述汲極區域和上述源極區域之間，具有直接與上述汲極區域接觸的重疊；浮動閘極絕緣膜，其係具有位於上述第二隧道汲極區域上，自行對準地決定上述第二隧道汲極區域的隧道窗，被設置在上述半導體基板之上方；隧道絕緣膜，其係被設置在上述隧道窗露出的上述半導體基板之上方；浮動閘極，其係被設置在上述浮動閘極絕緣膜及上述隧道絕緣膜之上方；控制閘極絕緣膜，其係被設置在上述浮動閘極之上方；及控制閘極，其係被設置在上述控制閘極絕緣膜之上方。 上述源極區域及上述汲極區域對上述浮動閘極皆係以自行對準之方式被設置。
  6. 一種半導體非揮發性記憶體之製造方法，其特徵為具備：準備半導體基板之工程；在所準備之上述半導體基板之表面形成汲極側隧道汲極區域的工程；在上述汲極側隧道汲極區域之表面及上述半導體基板之表面形成浮動閘極絕緣膜之工程；在上述浮動閘極絕緣膜中，於位於上述汲極側隧道汲極區域和上述半導體基板之通道區域之界線上之部分，以上述界線露出之方式，形成隧道窗之工程；以上述隧道窗作為遮罩而導入雜質，在上述隧道窗之下方之上述半導體基板之表面形成第二隧道汲極區域的工程；在上述第二隧道汲極區域之表面形成隧道絕緣膜之工程；在上述隧道絕緣膜及上述通道區域之上方的上述浮動閘極絕緣膜之上方設置浮動閘極之工程；在上述浮動閘極之周圍形成控制閘極絕緣膜之工程；隔著上述控制閘極絕緣膜，而在上述浮動閘極之上方設置控制閘極之工程；及以上述控制閘極作為遮罩而在上述控制閘極之兩側形成汲極區域及源極區域之工程。
TW102147523A 2013-01-10 2013-12-20 半導體非揮發性記憶體及其製造方法 TW201448123A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013002908 2013-01-10
JP2013245289A JP2014150241A (ja) 2013-01-10 2013-11-27 半導体不揮発性メモリおよびその製造方法

Publications (1)

Publication Number Publication Date
TW201448123A true TW201448123A (zh) 2014-12-16

Family

ID=51166835

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147523A TW201448123A (zh) 2013-01-10 2013-12-20 半導體非揮發性記憶體及其製造方法

Country Status (3)

Country Link
JP (1) JP2014150241A (zh)
TW (1) TW201448123A (zh)
WO (1) WO2014109175A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182267A (ja) * 1985-02-08 1986-08-14 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS61276375A (ja) * 1985-05-29 1986-12-06 アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド 集積回路ｅｅｐｒｏｍセルおよびその製作方法
JPS6325980A (ja) * 1986-07-17 1988-02-03 Nec Corp 不揮発性半導体記憶装置及びその製造方法
JPH0536988A (ja) * 1991-07-25 1993-02-12 Miyazaki Oki Electric Co Ltd 不揮発性半導体メモリ素子の製造方法

Also Published As

Publication number Publication date
WO2014109175A1 (ja) 2014-07-17
JP2014150241A (ja) 2014-08-21

Similar Documents

Publication Publication Date Title
US8530958B2 (en) Semiconductor device having split gate type, non-volatile memory cells and a method of manufacturing the same
JP5192636B2 (ja) スプリットゲート型フラッシュメモリ素子の製造方法
US20140054667A1 (en) Split-Gate Memory Cell With Depletion-Mode Floating Gate Channel, And Method Of Making Same
JP2015130438A (ja) 半導体装置及び半導体装置の製造方法
TWI699875B (zh) 於基材溝中具有浮閘之雙位元非揮發性記憶體單元及其形成方法
KR100588051B1 (ko) Ｅｅｐｒｏｍ 및 ｅｅｐｒｏｍ 제조 방법
KR100510541B1 (ko) 고전압 트랜지스터 및 그 제조 방법
JP2000150676A (ja) 不揮発性半導体記憶装置及びその製造方法
TW201535610A (zh) 半導體記憶裝置及其製造方法
US6420234B1 (en) Short channel length transistor and method of fabricating the same
TW201448173A (zh) 半導體非揮發性記憶體
JP2004228575A (ja) Ｅｅｐｒｏｍセル及びその製造方法
US20220101920A1 (en) Split-gate, 2-bit non-volatile memory cell with erase gate disposed over word line gate, and method of making same
TW201448123A (zh) 半導體非揮發性記憶體及其製造方法
US6703662B1 (en) Semiconductor device and manufacturing method thereof
US9882033B2 (en) Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench
JP5467761B2 (ja) Ｅｅｐｒｏｍ
KR100777525B1 (ko) 반도체 장치의 제조 방법
JP3954744B2 (ja) 不揮発性半導体記憶装置の製造方法
US9349463B2 (en) Semiconductor device and method of manufacturing the same
JPH08204031A (ja) 不揮発性半導体メモリ素子の製造方法
JP4392399B2 (ja) 半導体不揮発性メモリの製造方法
JPH03250669A (ja) Ｍｏｓ型半導体装置およびその製造方法
KR100688489B1 (ko) 비휘발성 메모리 및 그 제조방법
TW466538B (en) Non volatile semiconductor device and its manufacturing process