TW201225359A - LED package - Google Patents

LED package Download PDF

Info

Publication number
TW201225359A
TW201225359A TW100131310A TW100131310A TW201225359A TW 201225359 A TW201225359 A TW 201225359A TW 100131310 A TW100131310 A TW 100131310A TW 100131310 A TW100131310 A TW 100131310A TW 201225359 A TW201225359 A TW 201225359A
Authority
TW
Taiwan
Prior art keywords
lead frame
resin body
suspension
led package
base portion
Prior art date
Application number
TW100131310A
Other languages
English (en)
Inventor
Gen Watari
Satoshi Shimizu
Tetsuro Komatsu
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201225359A publication Critical patent/TW201225359A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

201225359 六、發明說明： 本案是以2010年11月25日提出申請的日本 20 1 0-26268 8爲基礎，且請求該案的優先權利: 全部內容在本文中倂入作爲參照。 【發明所屬之技術領域】 本文中所述之實施例是關於一種發光二極 封裝。 【先前技術】 以往，在裝載LED晶片的LED封裝中，控 性，以提高來自LED封裝之光的擷取效果作爲 由白色樹脂所成的碗狀之外圍器，而於外圍器 載LED晶片，又於外圍器之內部封入透明樹j LED晶片。又，外圍器，大多是藉由聚醯亞胺 性樹脂所形成。 然而，近年來，隨著LED封裝的適用範圍 於LED封裝，成爲被要求更高耐久性。一方面 晶片之高輸出化，則由LED晶片所放射的光及 使密封LED晶片的樹脂部分之劣化容易進展 LED封裝之適用範圍的擴大，而更被要求減低J 【發明內容】 本發明的實施形態，是提供一種耐久性高 專利申請案 ，該案的 體(LED ) 制光度分布 目的，設置 之底面上裝 丨旨，並埋入 系的熱可塑 之擴大，對 ，隨著led 熱會增加， 。又，隨著 δ本。 ，低成本的 -5- 201225359 LED封裝。 依照實施形態’一種LED封裝，是具備：第丨及第2導 線架、及LED晶片、以及樹脂體。上述第1及第2導線架， 是被配置於相同平面上’並互相地離隔。上述led晶片， 是被設置於上述第1及第2導線架的上方，使一方的端子連 接於上述第1導線架，並使另一方的端子連接於上述第2導 線架。上述樹脂體’是覆蓋上述LED晶片，並覆蓋上述第 1及第2導線架的各該上表面、下表面的一部分及端面的一 部分’且露出上述下表面的剩餘部及上述端面的剩餘部。 上述第1導線架及上述第2導線架中之至少一方，是具有： 基座部、及懸掛銷。上述基座部，其端面是藉由上述樹脂 體所覆蓋。上述懸掛銷，是由上述基座部所延伸，使其下 表面藉由上述樹脂體所覆蓋，並使其前端部由上述樹脂體 露出。在上述懸掛銷之表面設有凹凸。上述樹脂體之外形 爲上述LED封裝之外形。 依照本發明的實施形態，可提供一種耐久性高，低成 本的LED封裝。 【實施方式】 以下，參照圖式，針對實施形態來說明。又’各圖式 中，在相同要素給予相同符號。 第1圖是本實施形態之LED封裝1的模式立體圖。 第2 ( a )圖是LED封裝1的模式斷面圖’第2 ( b )圖 是第2 ( a )圖的仰視圖。
S 201225359 第3(a)圖是僅表示第2(a)圖的導線架11、12，及 透明樹脂體1 7的模式斷面圖。 LED封裝1’是具備：第1導線架（以下，也簡稱爲導 線架）Η，及第2導線架（以下，也簡稱爲導線架）1 2。 導線架1 1及1 2的形狀是平板狀。導線架1 1及I 2，是被配置 於相同平面上’並朝向其平面方向互相地離隔。導線架1 1 及1 2，是由相同導電性材料所構成，例如，於銅板之上表 面及下表面具有鍍銀層所形成的構造。又，在導線架11及 12的端面上並未形成鍍銀層，使銅板被露出。 以下，在本發明的發明說明書中，爲了說明的方便上 ，導入XYZ正交座標系。對於導線架1 1及12之上表面平行 之方向中，將由導線架11朝向導線架12的方向作爲+X方 向。對於導線架11及12之上表面呈垂直之方向中，上方， 亦即，將由導線架觀看裝載有LED晶片14的方向作爲+Z方 向。對於+X方向及+Z方向之雙方呈正交之方向中，將一 方作爲+Y方向。又，將+X方向、+Y方向及+Z方向的相反 方向，分別作爲-X方向、-Y方向及-Z方向。又，例如，總 稱「+X方向」及「-X方向」，也簡稱爲「X方向」。 導線架11，是由Z方向觀看具有矩形之1個基座部Ua 。由該基座部11a延伸有4支懸掛銷lib、11c、lid、lie。 懸掛銷lib，是由朝向基座部11a之+Y方向的端緣之X 方向中央部朝向+ Υ方向延伸。懸掛銷11c，是由朝向基座 部11a之-Y方向的端緣之X方向中央部朝向-Y方向延伸。X 方向的懸掛銷1 1 b及1 1 c的位置是互相地相同。懸掛銷Π d 201225359 及lie，是由朝向基座部lla之-X方向的端緣的兩端部朝 向-X方向延伸。如此地，懸掛銷11b至lie’是由基座部 1 1 a之互相不相同的3邊分別延伸》 導線架1 2，是與導線架1 1相比較，X方向的長度較短 ，而Y方向的長度是相同。導線架12，是由Z方向觀看具 有矩形之1個基座部12a。由該基座部12a延伸有4支懸掛銷 12b、 12c、 12d、 12e〇 懸掛銷12b，是由面向基座部12a之+Y方向的端緣之-X方向側的端部朝向+ Υ方向延伸。懸掛銷12C，是由面向 基座部12a之-Y方向的端緣之-X方向側的端部朝向-Y方向 延伸。懸掛銷12d及12e，是由朝向基座部12a之+X方向的 端緣的兩端部朝向+X方向延伸。如此地，懸掛銷1 2b至 12e，是由基座部12a之互相不相同的3邊分別延伸。 導線架1 1之懸掛銷1 Id及1 le的寬度，是與導線架12之 懸掛銷12d及12e的寬度相同也可以，或是不相同也可以。 但是，若將懸掛銷1 Id及1 le的寬度，與懸掛銷12d及12e的 寬度做成不相同，則使陽極與陰極之辨別成爲容易。 在導線架11之下表面Ilf的基座部lla的X方向中央部 ，形成有凸部llg。所以，導線架11的厚度是採用2水準的 數値，基座部lla的X方向中央部，亦即，形成有凸部lig 的部分是相對地厚，而基座部lla之X方向兩端部及懸掛銷 1 1 b至1 1 e ’是相對地薄。但是，設於懸掛銷1 1 d、1 1 e的下 述的凸部51a，是與基座部1 la的凸部1 lg相同厚度（突出 長度）。在第2(a)岡及第2(b)園中，將未形成有基座
-8- 201225359 部11 a的凸部11 g的部分，表示作爲薄板部lit。 在導線架12之下表面12f的基座部12a的X方向中央部 ，形成有凸部12g。藉此，導線架12的厚度是也採用2水準 的數値，因基座部12a的X方向中央部，是形成有凸部128 ，因此相對地厚，而基座部12a之X方向兩端部及懸掛銷 1 2 b至1 2 e，是相對地薄。但是，設於懸掛銷1 2 d、1 2 e的下 述的凸部52a，是與基座部12a的凸部12g相同厚度（突出 長度）。在第2(a)圖及第2(b)圖中，將未形成有基座 部12a的凸部12g的部分，表示作爲薄板部12t。 在第2(b)圖中，導線架11及12的相對地薄的部分， 是給予陰影線之虛線所表示。 在基座部Ua及12a的X方向兩端部的下表面，分別形 成有沿著基座部Ua及12 a的端緣朝向Y方向延伸的缺口。 凸部1 lg及12g，是被形成於由導線架1 1及12的相互地 對向的端緣離隔的區域。包括導線架11及12的相互地對向 之端緣的區域，是成爲薄板部lit及12t。 導線架11的上表面llh及導線架12的上表面12h，是在 相同平面上。導線架11之凸部llg的下表面及導線架12之 凸部12g的下表面，是在相同平面上。Z方向的各懸掛銷之 上表面的位置，是與導線架11及12之上表面位置一致。因 此，各懸掛銷是配置於相同的XY平面上。 在導線架1 1的懸掛銷1 Id的下表面設有凹凸。例如， 有1個凸部5 1 a，與鄰接於其凸部5 1 a的X方向的兩側面的2 個凹部51b，設於懸掛銷lid的下表面。凸部51a，是突出 -9- 201225359 於LED晶片14的裝載面之相反側，而與基座部lla之凸部 llg具有相同突出長度。亦即，凸部51a之下表面與凸部 llg之下表面是在相同平面上。如第2(b)圖所示地，凸 部5 1 a是朝向Y方向延伸。 在懸掛銷lie的下表面也設有同樣之凸部5U及凹部 51b。又，在懸掛銷lib、11c的下表面也設有同樣之凹凸 也可以。 在導線架12的懸掛銷I2d的下表面也設有凹凸。例如 ’有1個凸部52a，與鄰接於其凸部52a的X方向的兩側面的 2個凹部52b’設於懸掛銷i2d的下表面。凸部52a，是突出 於導線架12的下方’而與基座部i2a之凸部i2g具有相同突 出長度。亦即’凸部52a之下表面與凸部12§之下表面是在 相同平面上。如第2(b)圖所示地，凸部52a是朝向Y方向 延伸。 在懸掛銷12e的下表面也設有同樣之的凸部52 a及凹部 52b。又，在懸掛銷12b、12c的下表面也設有同樣之凹凸 也可以。 導線架11的上表面nh*，在相當於基座部lla的區域 之一部分’被包覆著晶片黏結材料13。晶片黏結材料13是 導電性或是絕緣性也可以。作爲導電性的晶片黏結材料13 ，例如，可使用銀订、焊料或是共晶焊料等。作爲絕緣性 的晶片黏結材料1 3 ’例如’可使用透明樹脂；p:。 在晶片黏結材料13上，裝載著LED晶片]4。LEd晶片 14，是利用晶片黏結材料13，被固裝於婷線架n。“ο晶
I -10- 201225359 片14，是例如，在藍寶石基板上具有包括氮化鎵（GaN ) 等所構成的發光層的半導體層所積層的構造。LED晶片14 的形狀，是例如爲長方體，而在其上表面設有端子1 4 a及 14b。LED晶片14，.是藉由有電壓被供應於端子14a與端子 1 4b之間，而有電流被注入於發光層，例如射出藍色之光 〇 在LED晶片Μ的端子14a被接合有線15的一端。線15 是由端子14 a朝向+Z方向（正上方方向）被抽出，並朝向-X方向與-Z方向之間的方向彎曲，而線15之另一端是被接 合於導線架11之上表面llh。藉此，端子14a是經由線15連 接於導線架1 1。 —方面，在端子14b被接合有線16的一端。線16是由 端子14b朝向+Z方向被抽出，並朝向+χ方向與-Z方向之間 的方向彎曲’且線16之另一端是被接合於導線架12之上表 面1 2h。藉此，端子1 4b是經由線1 6連接於導線架1 2。線1 5 及1 6，是藉由金屬（例如，金或是鋁）所形成。 LED封裝1，是又具有透明樹脂體17。透明樹脂體17 ，是對於由LED晶片1 4所射出的光有透明的樹脂，例如聚 矽氧樹脂。又，在「透明」也包括半透明。透明樹脂體17 之外形，是例如長方體。 導線架11及12、晶片黏結材料13、LED晶片14、線15 及16’是被埋入於透明樹脂體17。在被設置於懸掛銷lid 、lie之下表面側的凹部51b，塡充有透明樹脂體17。在被 設於懸掛銷12d、12e之下表面側的凹部52b，也塡充有透 -11 - 201225359 明樹脂體17。亦即，透明樹脂體17之外形成爲LED封裝1 之外形。 導線架1 1之一部分及導線架1 2—部分，是在透明樹脂 體1 7之下表面及側面會露出。亦即，透明樹脂體1 7，是覆 蓋LED晶片14，並覆蓋導線架11及12之各該上表面、下表 面的一部分及端面的一部分，且露出下部之剩餘部及端面 之剩餘部。又，在本發明說明書中，所謂「覆蓋」，是包 括覆蓋者接觸於被覆蓋者的情形與未接觸的情形之雙方的 槪念。 導線架1 1之基座部Π a之凸部11 g的下表面，及懸掛銷 lid、lie之凸部51 a的下表面，是露出於透明樹脂體17的 下表面。各懸掛銷lib至lie的突出方向之前端面，是露出 於透明樹脂體1 7的側面。以俯視觀看，透明樹脂體1 7之形 狀是矩形，複數支的懸掛銷lib至lie之前端面，是露出於 透明樹脂體1 7之互相地不相同的3個側面。 導線架11之上表面llh的全體、薄板部lit的下表面、 薄板部lit之+X方向的端面、薄板部lit之Y方向的端面、 基座部11a之Y方向的端面、凸部llg之Y方向的端面、凸 部llg之X方向的端面、凸部51a之Y方向的端面、凸部51a 之X方向的端面（凹部51b之內壁面）、懸掛銷lib、11c之 X方向的端面、及懸掛銷lid、】le之Y方向的端面，是藉 由透明樹脂體17所覆蓋。 導線架12之基座部12a之凸部12g的下表面，及懸掛銷 1 2 d、1 2 e之凸部5 2 a的下表面，是露出於透明樹脂體1 7的
-12- 201225359 下表面。各懸掛銷12b至12e的突出方向之前端面，是在透 明樹脂體17的側面會露出。複數支的懸掛銷12b至12e之前 端面，是露出於透明樹脂體1 7之互相地不相同的3個側面 〇 導線架12之上表面12h的全體、薄板部12t的下表面、 薄板部12t之-X方向的端面、基座部12a之Y方向的端面、 凸部12g之Y方向的端面、凸部12g之X方向的端面、凸部 52a之Y方向的端面、凸部52a之X方向的端面（凹部5 2b之 內壁面）、懸掛銷12b、12c之X方向的端面、及懸掛銷12d 、12e之Y方向的端面，是藉由透明樹脂體17所覆蓋。 在LED封裝1中，透明樹脂體17之下表面所露出的凸 部llg及12g之下表面，是成爲外部電極腳位。 在透明樹脂體17之內部，被分散有多數的螢光體18。 各螢光體18是粒狀，吸收由LED晶片14所射出的光，可發 光更長波長的光》透明樹脂體17，是對於螢光體18所發生 的光也具有透射性。 例如，螢光體18，是吸收由LED晶片14所射出的藍色 光之一部分，並發光黃色光。藉此，考自LED封裝1，是 有LED晶片14射出，並有未被吸收於螢光體18的藍色光， 與由螢光體18所發光的黃色光被射出，而射出光是作爲全 體成爲白色。 作爲螢光體18，例如，可使用發光黃綠色、黃色或是 橙色的矽酸鹽系之螢光體。矽酸鹽系之螢光體，是以如下 之一般式可表示。 -13- 201225359 (2-x-y)SrO . x(Ba„，Cav)0 · (l-a-b-c-d)Si02 · aP2〇5bAl2〇3cB2〇3clGe02 : yEu2+ 但是，〇<x' 0.005<y<〇.5、x + ygl.6、OSa、b、c、 d < 0.5 ' 0<u、0 < v ' u + v=l 〇 又’作爲黃色螢光體，也可使用Y AG系的螢光體。 YAG系的螢光體，是以如下之一般式可表示。 (RE|.xSmx) 3 ( Aly,Ga].y) 5Ο12 Ce 但是，〇Sx<l、OSyS 1、RE是由Y及Gd所選擇的至 少一種元素。 又，作爲螢光體18，也可混合使用氧氮化矽鋁（賽隆 :Sialon )系的紅色螢光體及綠色螢光體。亦即，螢光體 18，是可作爲吸收由LED晶片14所射出的藍色光而發光綠 色光的綠色螢光體，及吸收藍色光而發光紅色光的紅色螢 光體。 氧氮化矽鋁（賽隆：Sialon )系的紅色螢光體，是例 如以下述一般式可表示。 (Mi.xRx) aiAlSibi〇ciNdi 但是，Μ是除了 Si及A1以外之至少1種金屬元素，特 別是，爲Ca及Sr之至少一方較佳。R是發光中心元素，特 201225359 別是，Eu 較佳。X、al、b 1、cl、dl ’ 是 0<xS 1、 0.6<al<0.95、2<bl<3.9、0.25<cl<0.45、4<dl<5.7。 將此種氧氮化矽鋁（賽隆：SiA10N )系的紅色螢光 體的具體例表示於以下。 S r 2 S i 7 A17 〇 N 13 : E u2 + 氧氮化矽鋁（賽隆：SiAlON )系的綠色螢光體，是 例如以下述一般式可表不。 (Ml-xRx) a2AlSib2〇c2Nd2 但是，Μ是除了 Si及A1以外之至少1種金屬元素，特 別是，爲Ca及Sr之至少一方較佳。R是發光中心元素，特 別是，Eu 較佳。X、a2 ' b2、c2、d2，是 0<x $ 1、 0.9 3 <a2 <1 - 3 ' 4.0<b2<5.8、0.6<c2<l、6<d2<ll ° 將此種氧氮化矽鋁（賽隆：SiAlON )系的綠色螢光 體的具體例表示於以下。 S r3 S i 13 A13 〇2N21 : Eu2 以下，針對本實施形態的LED封裝之製造方法來說明 〇 第5圖是例示本實施形態之LED封裝的製造方法的流 -15- 201225359 程圖。 第6 (a)圖至第8(b)圖是例示本實施形態之LED封 裝的製造方法的工序斷面圖。 第9 ( a )圖是例示本實施形態之導線架片的俯視圖’ 第9 ( b )圖是例示其導線架片之元件區域的局部擴大俯視 圖。 首先，如第6(a)圖所示地，準備由導電性材料所成 的導電片21。該導電片21，是例如，在薄長方形狀之銅板 21a的上下表面施加有鍍銀層21b者。 之後，在該導電片21之一方的單面（在圖式爲上表面 )上形成罩幕2 2a，而在另一方的單面（在圖式爲下表面 )上形成罩幕22b。在罩幕22a及22b，選擇性地形成有開 口部22c。罩幕22a及22b，是例如藉由印刷法就可形成。 然後，藉由將包覆著罩幕22a及22b的導電片21浸漬於 蝕刻液，進行濕蝕刻導電片2 1。藉此，導電片2 1中，位於 開口部22c內的部分被蝕刻，而被選擇性地除去。 這時候，例如藉由調整浸漬時間來控制蝕刻量，來自 導電片2 1之上表面側及下表面側的蝕刻在分別單獨地貫通 導電片2 1之前，俾停止蝕刻。藉此，由上下表面側施以半 蝕刻。但是，由上表面側及下表面側之雙方被蝕刻的部分 ，是作成貫通導電片21。之後，除去罩幕22 a及2 2b。 藉此，如第6(b)圖所示地，由導電片21有銅板21a 及鍍銀層2 1 b選擇性地被除去，而形成有導線架片2 3。又 ’爲了圖式之方便，在第6(b)圖以後之圖式中，並未區
-16- 201225359 別銅板21a及鏟銀層21b，而作爲導線架片23—體地圖示。 又，藉由上述選擇性地蝕刻，也形成有懸掛銷之下表面側 的上述的凹凸。在第6(b)圖至第6(d)圖，例如，表示 被設於導線架1 1的懸掛銷1 1 d、1 1 e的凸部5 1 a。 如第9 ( a )圖所示地，在導線架片23中，例如設定有 3個塊體B，而在各塊體B例如設定有1000個左右的元件區 域P。如第9 ( b )圖所示地，元件區域P是被排列成矩陣狀 ，而元件區域P間，是成爲格子狀的切割區域D。在各元 件區域P中，形成有包括互相地離隔的導線架1 1及1 2的基 本圖案。在切割區域D中，形成導電片21的導電性材料， 爲連接互相鄰接的元件區域P間的方式被殘留。 亦即，在元件區域P內，雖導線架11與導線架12是互 相地離隔，惟屬於某一元件區域P的導線架11，是由該元 件區域P觀看，被連結於屬於位在-X方向之鄰近的元件區 域P的導線架12，而在兩導線架之間，形成有朝向+X方向 的凸狀開口部23a。 又，屬於在Y方向相鄰接的元件區域P的導線架11彼 此間，是經由橋路23b被連結。同樣地，屬於在Y方向相 鄰接的元件區域P的導線架12彼此間，是經由橋路23c被連 結。藉此，由導線架11及12的基座部11a及12a，朝向3方 向有4支導電構件延伸。還有，藉由將來自導線架片23之 下表面側的蝕刻作成半蝕刻，在導線架1 1及1 2的下表面分 別形成有凸部llg、51a、12g、52a[參照第3 (a)圖]。 然後，如第6(c)圖所示地，在導線架片23的下表面 -17- 201225359 ’例如由貼上聚醯亞胺所成的增強帶24。又，在屬於導線 架片23的各元件區域P的導線架丨丨上，包覆著晶片黏結材 料1 3。例如’將膏狀之晶片黏結材料丨3，由吐出器吐出至 導線架11上，或是藉由機械式的手段轉印至導線架Η上。 之後，在晶片黏結材料13裝配LED晶片14。然後，進 ί了用以燒結晶片黏結材料13的熱處理（mount cure)。藉 此，在導線架片2 3之各元件區域p中，經由晶片黏結材料 13有LED晶片14被裝載於導線架1 1上。 然後，如第6 ( d )圖所示地，例如藉由超音波接合， 將線15的一端接合於LED晶片14的端子14a，並將另一端 接合於導線架11的上表面。又，將線16的一端接合於LED 晶片14的端子14b，並將另一端接合於導線架12的上表面 12h。藉此，端子14a經由線15連接於導線架11，而端子 14b經由線16連接於導線架12 ^ 之後，如第7(a)圖所示地，準備下金屬模101。下 金屬模101是與下述的上金屬模102—起構成一組金屬模者 ，而在下金屬模1〇1之上表面，形成有長方體形狀的凹部 101a。一方面，在聚矽氧樹脂等的透明樹脂混合螢光體 18[參照第（2a)圖]’並藉由攪拌’來調製液狀或是半液 狀的含有螢光體的樹脂材料26。又’利用配合器1〇3’於 下金屬模1〇1的凹部l〇la內’供應含有螢光體的樹脂材料 26 〇 然後，如第7 ( b )圖所示地，將裝載上述的LED晶片 1 4的導線架2 3，使L E D晶片1 4朝向下方的方式’裝設於上 201225359 金屬模102的下表面。又，將上金屬模102朝向下金屬模 101推壓，並鎖緊金屬模。藉此，使導線架片23推向含有 螢光體的樹脂材料26。這時候，含有螢光體的樹脂材料26 是覆蓋LED晶片14、線15及16，又也侵入至藉由導線架23 的蝕刻被除去的部分內。作成如此，被模製有含有螢光體 的樹脂材料2 6。 然後，如第7(c)圖所示地，於含有螢光體的樹脂材 料26，在推壓導線架23的上表面之狀態下進行熱處理（ mold cure)，並硬化含有螢光體的樹脂材料26。 之後，如第8 ( a )圖所示地，由下金屬模1 0 1拉開上 金屬模102。藉此，於導線架片23上，覆蓋導線架片23的 上表面全體及下表面的一部分，形成有埋入LED晶片14等 的透明樹脂板29。在透明樹脂板29，被分散有螢光體18[ 參照第2 ( a )圖]。然後，由導線架片23剝離增強帶24。 藉此，在透明樹脂板29的表面，露出有導線架11的凸部 llg、51a，導線架12的凸部12g、52a[參照第2 (〇圖， 第3 (a)圖]的各該下表面。 然後，如第8 ( b )圖所示地，利用刀片1 04，由導線 架片23側進行切割由導線架片23及透明樹脂板29所成的結 合體。亦即，由-Z方向側朝向+Z方向進行切割。藉此，被 配置於導線架片23及透明樹脂板29的切割區域D的部分被 除去。 結果，被配置於導線架片23及透明樹脂板29的元件區 域P的部分被個片化，使表示於第1圖、第2(a)圖及第2 -19- 201225359 (b)圖的LED封裝1被製造。又，導線架片23及透明樹脂 板29所構成的結合體，是由透明樹脂板29側切割也可以。 在切割後的各LED封裝1中，導線架1 1及12由導線架 片23被分離。又’透明樹脂板29被分斷，而成爲透明樹脂 體17。於是，朝向切割區域d的Y方向延伸的部分，利用 通過導線架片2 3的開口部2 3 a，於導線架1 1及1 2分別形成 有懸掛銷1 1 d、1] e、1 2 d、1 2 e。又，利用橋路2 3 b被分斷 ’於導線架1 1形成有懸掛銷1 1 b及1 1 c，並利用橋路2 3 c被 分斷’於導線架12形成有懸掛銷12b及12c。懸掛銷lib至 lie及12b至12e的前端面’是在透明樹脂體17之側面露出 〇 然後，如第5圖所示地，針對L E D封裝1，進行各種測 試。這時候，也可將懸掛銷lib至lie及12b至12e的前端面 使用作爲測試用的端子。 在本實施形態的LED封裝1中，未設有白色樹脂所構 成的外圍器之故，因而外圍器吸收由LED晶片14所發生的 光及熱而不會劣化。特別是，外圍器藉由聚醯亞胺系的熱 可塑性樹脂所形成時’容易進行劣化，惟在本實施形態中 ，並沒有劣化之虞。所以，本實施形態的LED封裝1，是 耐久性較高。因此’本實施形態的LED封裝1是壽命久， 信賴性高，且可適用於廣泛用途。 又，在本實施形態的LED封裝1中，藉由聚矽氧樹脂 形成透明樹脂體1 7所形成。聚矽氧樹脂是對於光及熱的耐 久性高之故，因而藉此’也可提昇L E D封裝1的耐久性。
S -20- 201225359 還有，在本實施形態的LED封裝1中，未設有覆蓋透 明樹脂體17之側面的外圍器之故’因而朝向寬廣角度有光 被射出。所以’本實施形態的LED封裝1，是必須以寬廣 角度射出光的用途上有利，例如，使用作爲液晶顯示裝置 的背面光、照明之際有利。 又，在本實施形態的LED封裝1中，利用透明樹脂體 17覆蓋導線架11及12的下表面的一部分與端面的大部分， 保持導線架11及12的周邊部。所以，將導線架11及12的凸 部1 lg及12g的下表面由透明樹脂體17露出而一面實現外部 電極腳位，一面可提高導線架Π及12的保持性。 亦即，藉由在基座部1 la及12a的X方向中央部形成凸 部llg及12g，而在基座部11a及12a的下表面的X方向的兩 端部實現缺口。又，藉由透明樹脂體17繞道到該缺口內， 就可以牢固地保持導線架11及12。藉此，在切割之際，使 導線架1 1及1 2不容易由透明樹脂體1 7剝離，而可以提昇 LED封裝1的良品率。 還有，在本實施形態的LED封裝1中，在導線架1 1及 12的上表面及下表面形成有鎪銀層。鎪銀層是光之反射率 高之故，因而本實施形態的LED封裝1是光之取出效率高 〇 還有，在本實施形態中，由1片的導線架片2 1就可以 一併製造多數（例如數千個左右）的LED封裝1。藉此， 可減低LED封裝每1個的製造成本。又，未設有外圍器之 故，因而零件數及工序數少，成本低。 -21 - 201225359 還有，在本實施形態中，藉由濕蝕刻形成導線架片23 。所以，在欲製造新設計的LED封裝之際，僅準備罩幕之 原版就可以，而與依金屬模所成的壓機等的方法來形成導 線架片2 3的情形相比較，可將初期成本抑制成較低。 還有，在本實施形態的LED封裝1中，由導線架1 1及 12的基座部1 la及12a，分別延伸著懸掛銷。藉此，防止基 座部本體露出在透明樹脂體1 7之側面，並可減低導線架1 1 及1 2的露出面積。結果，可防止導線架1 1及1 2由透明樹脂 體1 7被剝離之情形。又，也可以抑制導線架1 1及1 2的腐蝕 〇 由製造方法之方面來觀看此效果，則如第9(b)圖所 示地，在導線架片23中，介於切割區域D的方式，利用設 置開口部23a、橋路23b及23c，減少介於切割區域D的金屬 部分。藉此，切割成爲容易，而可抑制切割刀片的磨損。 又，在本實施形態中，由各該導線架U及1 2，朝向3 方向延伸著4支懸掛銷。藉此，在表示於第6(c)圖的 LED晶片14的安裝工序中，導線架11藉由鄰接的元件區域 P的導線架11及12由3方向確實地被支承之故，因而安裝性 良好高。同樣地，在表示於第6(d)圖的打線接合工序中 ，也使得線之接合位置由3方向確實地被支承之故，因而 例如在超音波接合之際所施加的超音波很少跑掉，而可將 線良好地接合於導線架及LED晶片。 還有，在本實施形態中，在表示於第8 ( b )圖的切割 工序中，由導線架片2 3側進行切割。藉此，使形成導線架 -22- 201225359 1 1及12的切斷端部的金屬材料，朝向+Z方向延伸 體1 7的側面上。所以，使該金屬材料朝向-Z方向 樹脂體17的側面上而由LED封裝1之下表面突出 發生毛邊。因此，在安裝LED封裝1之際，不會 毛邊成爲安裝不良的情形。 在本實施形態中，如上所述地，在導線架1 1 將露出於透明樹脂體1 7之側面的部分被限制於懸 端面，來減低導線架11、12的露出面積，並抑制 、12與透明樹脂體17之剝離。因此，導線架11、 樹脂體1 7之剝離被顧慮，乃爲懸掛銷之部分。 如此地，在本實施形態中，如第1圖、第2 < 第2 ( b )圖、第3 ( a )圖所示地，例如，在懸S lid之下表面設置凸部51a與凹部51b，而在懸_ 12d之下表面設置凸部52a與凹部52b。在懸掛銷 ，就可以提高懸掛銷與透明樹脂體1 7之密接力， 導線架1 1、1 2與透明樹脂體1 7之剝離。 提高導線架1 1、12與透明樹脂體17之密接力 有空氣進入至導線架11、12與透明樹脂體17之間 並抑制發光特性、壽命等之劣化。 又，即使外側的凹部51b、52b內的透明樹脂 部51a、52a還進行剝離，也使凸部51a、52a成爲 而可防止進行對於內側之剝離。亦即，凸部5 1 a ' 作爲分斷透明樹脂體1 7之側面側的部分，與比其 部分的隔間壁，使透明樹脂體1 7以由外側連結至 透明樹脂 延伸透明 ，就不會 有起因於 、1 2 中， 掛銷之前 導線架1 1 12與透明 :a )圖、 !銷 1 le、 銷 12e、 設置凹凸 並可抑制 ，是抑制 的間隙， 體17比凸 防護壁， • 52&功能 更內側的 內側的狀 -23- 201225359 態下，可防止由導線架1 1、〗2被剝離。 懸掛銷之凹凸，是如上所述地，進行濕蝕刻導線架片 23所形成之故，因而與壓機加工不相同，機械性負載不會 施加於導線架。藉此，可抑制導線架的破損、形狀劣化、 尺寸變動。 以下，參照第3 ( b )圖至第4 ( c )圖，針對設於懸掛 銷之凹凸的其他具體例來說明。第3(b)圖至第4(c)圖 ，是對應於與第3(a)圖相同的斷面。 ^ 表示於第3(b)圖至第4(c)圖的各具體例中，於懸 掛銷設置凹凸，也可以提高懸掛銷與透明樹脂體17之密接 力，並可抑制導線架1 1 ' 1 2與透明樹脂體1 7之剝離。結果 ’抑制有空氣進入至導線架1 1、1 2與透明樹脂體1 7之間的 間隙，並抑制發光特性、壽命等之劣化。 在第3(b)圖的具體例中，與第3(a)圖的具體例同 樣地’於懸掛銷1 le、1 Id之下表面設有凸部53a與凹部53b ’而在懸掛銷12e、12d之下表面設置凸部54a與凹部54b。 但是，凸部53a、54a’是突出長度比設置於基座部iia、 12a之下表面的凸部llg、12g還要短。亦即，凸部53a之下 表面及凸部54a之下表面是藉由透明樹脂體17所覆蓋。 所以’表示於上述的第7(c)圖的工序中，將導線架 片23推壓於含有螢光體的樹脂材料26時，內側或是最內側 之凹部比凸部更容易塡充樹脂。結果，避免透明樹脂體】7 的未塡充部位，而可提高信賴性。 在第3 ( c )圖的具體例中，懸掛銷1 1 e、1 1 d之上表面
-24- 201225359 設置凹部55，而於懸掛銷I2e、1 2d之上表面設置凹部56。 凹部55、56，是例如朝向第1圖的Y方向延伸。 懸掛銷lie、lid之上表面，是位於與基座部11a之上 表面相同平面上，而凹部55是對於懸掛銷lie、lid之上表 面呈凹陷。亦即，在懸掛銷lie、lid的凹部55之周圍的上 表面，是位於與基座部11a之上表面相同平面上。 同樣地，懸掛銷1 2 e、1 2 d之上表面，是位於與基座部 12a之上表面相同平面上，而凹部56是對於懸掛銷12e、 12d之上表面呈凹陷。亦即，在懸掛銷I2e、12d的凹部56 之周圍的上表面，是位於與基座部12a之上表面相同平面 上。 於懸掛銷之上表面設置凹部5 5、5 6，特別是就可防止 懸掛銷之上表面側的透明樹脂體1 7之剝離。導線架1 1、1 2 之下表面是安裝面，而導線架11、12之上表面側，功能作 爲進行對於外部之光放出的發光部。因此，於懸掛銷之上 表面設置凹部55、56，防止在導線架11、12之上表面側的 透明樹脂體1 7之剝離，爲抑制發光特性之劣化或是變動上 有效。 又，於懸掛銷lie、lid、12e、12d之上表面，設置由 其上表面所突出的凸部也可以。但是，在位於與基座部 1 1 a、1 2a之上表面相同平面上的懸掛銷之上表面設置凸部 的構造，是與凹部55、56的構造相比較’表示於第6 ( a) 圖及第6 ( b )圖的濕蝕刻的被蝕刻部分變多。因此’由製 造效率或是成本之方面來看，於懸掛銷之上表面設置凹部 -25- 201225359 的一方有較佳之情形。 又，如第4 ( a )圖所示地，於懸掛銷之上表面及下表 面設置凹凸，就可提高懸掛銷與透明樹脂體1 7之密接力。 在第4(a)圖中，在懸掛銷lie、lid之下表面設有凸 部57a與凹部57b。在懸掛銷lie、lid之上表面設有凹部58 。懸掛銷lie、lid之凹部58周圍之上表面，是與基座部 1 la之上表面位於相同平面上。 在凹部58之下方設有凸部57a，而在凹部57b之上方未 設有凹部。藉此，以防止降低懸掛銷lie、lid之一部分變 薄所導致的強度。 在懸掛銷12e、12d之下表面設有凸部61a與凹部61b。 在懸掛銷12e、12d的上面，設有凹部62。在懸掛銷12e、 1 2d之凹部62的周圍之上表面，是與基座部12a之上表面位 於相同平面上。 在凹部62之下方設有凸部61a，而在凹部61b之上方未 設有凹部。藉此，以防止降低懸掛銷12e、12d之一部分變 薄所導致的強度。 又，第4(b)圖，是表示在懸掛銷lie、lid之下表面 設有凹部63，而在懸掛銷12e、12d之下表面設有凹部64的 具體例。 在懸掛銷l]e' lid、12e、12d之下表面未設有凸部。 因此，在表示於第7(c)圖的工序中，當於螢光含有樹脂 材料2 6推壓導線架片2 3時，則於凹部6 3、6 4容易塡充樹脂
-26- 201225359 又，第4(c)圖，是表示組合第3(c)圖的具體例與 第4(b)圖的具體例的構造。 亦即，於懸掛銷lie、Ud之上表面設有凹部55，而於 下表面設有凹部63。偏移凹部55與凹部63之平面方向的位 置，以防止降低懸掛銷lie' lid之一部分變薄所導致的強 度。 在懸掛銷12e、12d之上表面設置凹部56，而在下表面 設置凹部64。偏移凹部56與凹部64之平面方向的位置，以 防止降低懸掛銷1 2e、1 2d之一部分變薄所導致的強度。 又，於懸掛銷設置凹凸，也包括將懸掛銷之表面做成 粗糙以設置微細凹凸的情形。在這時候，利用所謂拉樁效 果，也可提高懸掛銷與透明樹脂體17之密接力。 在上述的實施形態中，雖在懸掛銷1 Id、1 le、12d、 12e設置凹凸，惟在其他之懸掛銷lib、11c、12b、12c設 置凹凸也可以。例如，在第1 2圖，表示在懸掛銷1 1 b、1 1 c 之下表面設置凸部51c，而於懸掛銷12b、12c之下表面設 置凸部52c的具體例。當然，於各懸掛銷lib、11c、12b、 12c，設置例示於上述的第3(b)圖至第4(c)圖的凹凸 也可以。 又’例如平面觀看位於對角位置的懸掛銷僅設置凹凸 也可以。或是，在朝向相反方向互相地延伸之關係的懸掛 銷僅設置凹凸也可以。或是’在任何一支懸掛銷僅設置凹 凸也可以。 不管怎樣至少在1支懸掛銷設置凹凸，其部分是就很 -27- 201225359 難成爲透明樹脂體被剝離的起點。結果，可提供高信賴性 的LED封裝。設置凹凸的懸掛銷之支數愈多，愈可提高信 賴性。 以下，第10圖是例示其他實施形態的LED封裝2的立 體圖。 在本實施形態的LED封裝2中，與上述的實施形態的 LED封裝1[參照第1圖、第2(a)圖及第2(b)圖]相比較 ，導線架11在X方向被分割成2片的導線架31及32之方面 不相同。 導線架32是被配置於導線架31與導線架12之間。又， 在導線架3 1，形成有相當於導線架1 1之懸掛銷1 1 d及1 1 e的 懸掛銷31d及31e，又，形成有由基座部31a朝向+Y方向及-Y方向分別延伸的懸掛銷31b及31c。懸掛銷31b及31c的X 方向的位置，是互相地相同。又，在導線架3 1被接合著線 15 〇 —方面，在導線架3 2，形成有相當於導線架1 1之懸掛 銷1 lb及1 lc的懸掛銷32b及32c，經由晶片黏結材料13裝載 有LED晶片14。又，相當於導線架11的凸部llg的凸部， 是作爲凸部31g及32g被分割成導線架31及32所形成。 在本實施形態中，導線架3 1及1 2，是利用電位由外部 被施加，而功能作爲外部電極。一方面，在導線架32並不 需要施加電位，而可使用作爲吸熱設備專用的導線架。藉 此’在1個模組裝載複數個LED封裝2時，則可將導線架32 ’接連於共通的散熱器。又，對於導線架3 2，施加接地電
-28- 201225359 位也可以，或是作成浮游狀態也可以。 又，將LED封裝2安裝於主印刷電路板之際，藉由 接球分別接合導線架31、32及12，可抑制所謂曼哈頓現 。曼哈頓現象是指在經由複數個焊接球等，於基板安裝 件等時，起因於在流平爐的焊接球之融解的時間差異及 料的表面張力，使元件會豎立的現象，成爲安裝不良原 的現象。依照本實施形態，將導線架之佈置在X方向作 對稱，而藉由在X方向密密地配置焊接球，使曼哈頓現 不容易發生。 又，在本實施形態中，導線架3 1，是藉由懸掛銷3 至31e由3方向被支承之故，因而線15的接合性良好。同 地，導線架12，是藉由懸掛銷12b至12e由3方向被支承 故，因而線16的接合性良好。 此種LED封裝2，是在表示於上述的第6 (a)圖的 序中，藉由變更導線架片23的各元件區域P的基本圖案 就可以與上述的實施形態同樣的方法進行製造》 亦即，僅變更罩幕22a及22b的圖案，就可以製造出 式各樣的佈置的LED封裝。在本實施形態的上述以外之 成，製造方法及作用效果，是與上述的實施形態同樣。 在本實施形態中，於懸掛銷也設有凹凸。藉此，可 高懸掛銷與透明樹脂體17之密接力，並可抑制導線架片 、12與透明樹脂體17之剝離。 在第1 〇圖，與第1圖同樣地，雖例示於懸掛銷3 1 d 31e之下表面設置凸部51a與凹部51b，而懸掛銷12d、1 焊 象 元 焊 因 成 象 lb 樣 之 工 各 構 提 3 1 2 e -29- 201225359 之下表面設置凸部52a與凹部52b的構造，惟並不被限制於 此’設置例示於第3(b)圖至第4(c)圖的凹凸也可以。 又，於導線架32的懸掛銷32b、32c設置凹凸也可以。 以下，第1 1圖’是例示另一實施形態的LED封裝3的 立體圖。 本實施形態的LED封裝3，是於導線架1 1、1 2的上表 面形成有溝之方面上，與表示於第1圖的LED封裝1不相同 。又，雖在第11圖中未予圖示，惟於懸掛銷設置上述的凹 凸也可以。 在本實施形態中，各懸掛銷lib至lie、12b至12e的上 表面，與基座部1 la、12a的上表面是位於相同平面上，而 在各懸掛銷的上表面與基座部的上表面之間設有溝。 具體而言，於懸掛銷lib的上表面與基座部11a的上表 面之間形成有溝7 1 b。於懸掛銷1 1 c的上表面與基座部1 1 a 的上表面之間形成有溝7 1 c。於懸掛銷1 1 d的上表面與基座 部11a的上表面之間形成有溝71d。於懸掛銷lie的上表面 與基座部11a的上表面之間形成有溝71e。 同樣地，於懸掛銷12b的上表面與基座部12a的上表面 之間形成有溝72b。於懸掛銷12c的上表面與基座部12a的 上表面之間形成有溝72c。於懸掛銷12d的上表面與基座部 12a的上表面之間形成有溝72d。於懸掛銷I2e的上表面與 基座部12a的上表面之間形成有溝72e。 在各溝71b至71e、72b至72e’使透明樹脂體17進入而 硬化，並被塡充。藉此’提高導線架1 1、1 2與透明樹脂體 -30- 201225359 1 7之密接力，並可抑制導線架1 1、1 2與透明樹脂體丨7之剝 離。 又，溝是即使僅設置於至少1支的懸掛銷，與基座部 之間，也可提昇導線架與透明樹脂體之密接力。 又，若組合設置溝的本實施形態，與於懸掛銷設置凹 凸的上述的實施形態，則可更提高導線架與透明樹脂體之 密接力，可更提昇高信賴性。 又，於設有功能作爲進行對外部之光放出的發光部之 要素的導線架11、12的上表面設置溝71b至71e、72b至72e ，防止導線架1 1、1 2的上表面側的透明樹脂體1 7之剝離， 可抑制發光特性之劣化或是變動上更有效。 溝7 lb至71 e、72b至72e，是利用蝕刻可簡單地形成。 蝕刻是與壓機加工不相同，不會有機械性負載施加於導線 架1 1、1 2。藉此，可抑制導線架1 1、1 2之破損、形狀劣化 、尺寸變動。 在上述的各實施形態中，LED晶片是未被限制在上表 面設置2個端子的構造，而在下表面設置一方的端子，並 將其一方的端子以倒裝焊接被接合於一方的導線架也可以 。或是，於下表面設置2個端子，並將此些2個端子以倒裝 焊接被接合於各該第1導線架與第2導線架也可以。又，裝 載於1個LED封裝的LED晶片，是複數也可以。 又，LED晶片，是並不被限定於射出藍色光的晶片。 又，螢光體，是並不被限定於吸收藍色光而發光黃色光的 螢光體。LED晶片，是射出藍色以外之色的可視光者也可 201225359 以，而射出紫外線或是紅外線者也可以。螢光體，是發光 藍色光、綠色光或是紅色光的螢光體也可以。 又，LED封裝全體所射出之光的顏色，也並不被限定 於白色。針對如上述的紅色螢光體、綠色螢光體及藍色螢 光體，藉由調節此些之重量比R: G: B，可實現任意之色 調。例如，由白色電燈炮顏色直到白色螢光燈顏色爲止的 白色發光，是R: G: B重量比，爲作成1: 1: 1至7: 1: 1 及1:〗：1至1: 3: 1及1: 1: 1至1: 1: 3的任一種就可實 現。又，在LED封裝，未設有螢光體也可以。這時候，由 LED晶片所射出的光，爲由LED封裝被射出。 雖然特定實施例已被說明，此等實施例僅藉由實例予 以說明，並非用來限制本發明的範圍》更確切的是，本文 中所述之嶄新實施例可以不同的其它形式予以實施。更者 ’本文中所述實施例的形式之省略、取代及變化可被完成 而不會背離本發明的精神。附加的請求項及其等效物乃涵 蓋屬於本發明的範圍與精神內之該種形式或修改。 【圖式簡單說明】 第1圖是表示贲施形態之LED封裝的模式立體圖。 第2 (a)圖是表示相同LED封裝的模式斷面圖，第2 (b )圖是表示相同LED封裝的導線架的模式俯視圖。 第3 (a)圖至第4(c)圖是表示實施形態之LED封裝 的導線架之具體例的模式斷面圖。 第5圖是表示實施形態之LED封裝的製造方法的流程 201225359 圖。 第6 (a)圖至第8(b)圖是表示實施形態之LED封裝 的製造方法的模式俯視圖。 第9(a)圖及第9(b)圖是表示實施形態之導線架的 模式俯視圖。 第10圖是表示其他實施形態之LED封裝的模式立體圖 〇 第1 1圖是表示又一實施形態之LED封裝的模式立體圖 〇 第12圖是表示實施形態之LED封裝的導線架之其他具 體例的模式俯視圖。 【主要元件符號說明】 1 : LED封裝 1 1、12 :導線架 1 la、12a :基座部 lib、11c、lid、lie、12b、12c、12d、12e:懸掛銷 Ilf、12f :下表面 llg' 12g、 51a、 52a ' 53a、 54a ：凸部 llh 、 12h :上表面 1 11、1 2t :薄板部 1 3 :晶片黏結材料 14 : LED晶片 14a、14b :端子 -33- 201225359 1 5、1 6 :線 1 7 :透明樹脂體 1 8 :螢光體 21 :導電片 2 1 a :銅板 2 1 b :鍍銀層 22a、22b:罩幕 22c 、 23a :開口部 2 3 :導線架片 23b 、 23c ：橋路 24 :增強帶 26:螢光體含有樹脂材料 29 :透明樹脂板 51b、 52b、 55、 56、 62:凹部 71b ' 71c、 71d、 71e、 72b、 72c、 72d、 72e ：溝 1 0 1 :下金屬層模 102 :上金屬層模 1 0 3 :配合器 D :切割領域 B :塊體 P :元件領域
-34-

Claims (1)

  1. 201225359 七、申請專利範圍： 1.—種LED封裝，其特徵爲： 具備：第1及第2導線架；及LED晶片；以及樹脂體， 該第1及第2導線架，是被配置於相同平面上，並互相 地離隔， 該LED晶片’是被設置於上述第1及第2導線架的上方 ’使一方的端子連接於上述第1導線架，並使另一方的端 子連接於上述第2導線架， 該樹脂體’是覆蓋上述LED晶片，並覆蓋上述第1及 第2導線架的各該上表面、下表面的一部分及端面的—部 分’且露出上述下表面的剩餘部及上述端面的剩餘部， 上述第1導線架及上述第2導線架中之至少一方，是具 有：基座部；及懸掛銷， 該基座部’其端面是藉由上述樹脂體所覆蓋， 該懸掛銷’是由上述基座部所延伸，使其下表面藉由 上述樹脂體所覆蓋’並使其前端部由上述樹脂體露出，且 在表面設有凹凸， 並以上述樹脂體之外形爲其外形。 2 .如申請專利範圍第1項所述的L E D封裝，其中， 在由上述第1導線架的下表面及上述第2導線架的下表 面之中之一方的另一方所離隔的區域形成有凸部，上述凸 部之下表面是在上述樹脂體之下表面呈露出，而上述凸部 之側面是藉由上述樹脂體所覆蓋。 3.如申請專利範圍第1項所述的LED封裝，其中， -35- 201225359 3支懸掛銷爲由上述基座部朝向互相不相同的方向延 伸，而在至少1支之上述懸掛銷設有上述凹凸。 4 ·如申請專利範圍第1項所述的L E D封裝，其中， 複數支的上述懸掛銷之上述前端面爲露出於上述樹脂 體之互相不相同的3個側面，在至少1支之上述懸掛銷設有 上述凹凸。 5. 如申請專利範圍第1項所述的LED封裝，其中， 上述基座部’在上述樹脂體之側面並未露出。 6. 如申請專利範圍第1項所述的LED封裝，其中， 在設置於上述懸掛銷之上述凹凸的凹部，塡充有上述 樹脂體。 7 ·如申請專利範圍第1項所述的l E D封裝，其中， 在上述懸掛銷之上述下表面設有上述凹凸。 8. 如申請專利範圍第2項所述的LED封裝，其中， 在上述懸掛銷之上述下表面設有上述凹凸，位於上述 凹凸的凸部，其突出長度是比上述第丨導線架的下表面及 上述第2導線架的下表面中之一方的上述凸部還要短。 9. 如申請專利範圍第8項所述的L E D封裝，其中， ί立在上述凹凸之上述凸部的下表面是被上述樹脂體所 覆蓋。 10. 如申請專利範圍第1項所述的LED封裝，其中， 於上述懸掛銷之上述上表面設有窪下的凹部。 1 1 .如申請專利範圍第1項所述的L E D封裝，其中， 上述懸掛銷之上表面與下表面分別設有凹部，
    -36- 201225359 設於上述懸掛銷之上表面的凹部，與設於上述懸掛銷 之下表面的凹部的平面方向的位置，爲錯開著。 12. —種LED封裝，其特徵爲： 具備：第1及第2導線架；及LED晶片；以及樹脂體， 該第1及第2導線架，是被配置於相同平面上，並互相 地離隔， 該LED晶片’是被設置於上述第丨及第2導線架的上方 ’使一方的端子連接於上述第1導線架，並使另一方的端 子連接於上述第2導線架， 該樹脂體，是覆蓋上述LED晶片，並覆蓋上述第1及 第2導線架的各該上表面、下表面的一部分及端面的一部 分，且露出上述下表面的剩餘部及上述端面的剩餘部， 上述第1導線架及上述第2導線架中之至少一方，是具 有：基座部；及懸掛銷， 該基座部，其端面是藉由上述樹脂體所覆蓋， 該懸掛銷，是由上述基座部所延伸，使其下表面藉由 上述樹脂體所覆蓋，並使其前端部由上述樹脂體露出， 上述懸掛銷之上表面與上述基座部之上表面是被配置 於相同平面上，而在上述懸掛銷之上述上表面與上述基座 部之上述上表面之間設有溝， 並以上述樹脂體之外形爲其外形。 13. 如申請專利範圍第12項所述的LED封裝，其中， 在由上述第1導線架的下表面及上述第2導線架的下表 面之中之一方的另一方所離隔的區域形成有凸部，上述凸 -37- 201225359 部之下表面是在上述樹脂體之下表面呈露出，而上述凸部 之側面是藉由上述樹脂體所覆蓋。 14. 如申請專利範圍第12項所述的LED封裝，其中， 3支懸掛銷爲由上述基座部朝向互相不相同的方向延 伸’而在至少1支之上述懸掛銷之上述上表面，與上述基 座部之上述上表面之間設有上述溝。 15. 如申請專利範圍第12項所述的LED封裝，其中， 複數支的上述懸掛銷之上述前端面爲露出於上述樹脂 體之互相不相同的3個側面’在至少1支之上述懸掛銷之上 述上表面，與上述基座部之上述上表面之間設有上述溝。 16. 如申請專利範圍第12項所述的LED封裝，其中， 上述基座部’在上述樹脂體之側面並未露出。 17. 如申請專利範圍第12項所述的LED封裝，其中， 在上述溝塡充有上述樹脂體。
    -38-
TW100131310A 2010-11-25 2011-08-31 LED package TW201225359A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010262688A JP2012114286A (ja) 2010-11-25 2010-11-25 Ｌｅｄパッケージ

Publications (1)

Publication Number Publication Date
TW201225359A true TW201225359A (en) 2012-06-16

Family

ID=46092458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131310A TW201225359A (en) 2010-11-25 2011-08-31 LED package

Country Status (4)

Country Link
US (1) US20120132949A1 (zh)
JP (1) JP2012114286A (zh)
CN (1) CN102479908A (zh)
TW (1) TW201225359A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511339B (zh) * 2013-02-06 2015-12-01 Lite On Electronics Guangzhou 發光二極體封裝件及其導線架

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383611B2 (ja) * 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
CN103367344B (zh) * 2012-04-11 2016-04-27 光宝电子(广州)有限公司 连板料片、发光二极管封装品及发光二极管灯条
DE102012104882B4 (de) 2012-06-05 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
JP6019988B2 (ja) * 2012-09-19 2016-11-02 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6155584B2 (ja) * 2012-09-19 2017-07-05 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6115058B2 (ja) * 2012-09-19 2017-04-19 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6123200B2 (ja) * 2012-09-19 2017-05-10 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
TW201417343A (zh) * 2012-10-22 2014-05-01 Lextar Electronics Corp 發光二極體封裝結構及大照明角度的發光二極體燈具
US10439107B2 (en) 2013-02-05 2019-10-08 Cree, Inc. Chip with integrated phosphor
US9318674B2 (en) * 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
JP6167556B2 (ja) * 2013-02-21 2017-07-26 大日本印刷株式会社 リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6291713B2 (ja) * 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
TWI553264B (zh) 2014-05-23 2016-10-11 億光電子工業股份有限公司 承載支架及其製造方法以及從該承載支架所製得之發光裝置及其製造方法
US10177292B2 (en) 2014-05-23 2019-01-08 Everlight Electronics Co., Ltd. Carrier, carrier leadframe, and light emitting device
US9711700B2 (en) * 2014-12-26 2017-07-18 Nichia Corporation Light emitting device and method for producing the same
JP6573356B2 (ja) * 2015-01-22 2019-09-11 大口マテリアル株式会社 リードフレーム
JP6909976B2 (ja) * 2017-09-07 2021-07-28 日亜化学工業株式会社 発光装置
JP7095937B2 (ja) * 2018-03-09 2022-07-05 ミネベアミツミ株式会社 蛍光体シートの製造方法
WO2020047753A1 (zh) * 2018-09-04 2020-03-12 厦门市三安光电科技有限公司 一种紫外发光二极管封装结构及其制作方法
JP7174240B2 (ja) 2018-11-30 2022-11-17 日亜化学工業株式会社 発光装置の製造方法
JP6947988B2 (ja) 2019-01-28 2021-10-13 日亜化学工業株式会社 発光装置の製造方法
JP7339518B2 (ja) * 2019-09-18 2023-09-06 日亜化学工業株式会社 発光モジュールの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038459U (zh) * 1989-06-12 1991-01-28
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
KR100764449B1 (ko) * 2006-10-24 2007-10-05 삼성전기주식회사 발광소자 패키지
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
WO2008153043A1 (ja) * 2007-06-14 2008-12-18 Rohm Co., Ltd. 半導体発光装置
JP5206204B2 (ja) * 2008-07-31 2013-06-12 日亜化学工業株式会社 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511339B (zh) * 2013-02-06 2015-12-01 Lite On Electronics Guangzhou 發光二極體封裝件及其導線架

Also Published As

Publication number Publication date
JP2012114286A (ja) 2012-06-14
US20120132949A1 (en) 2012-05-31
CN102479908A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
TW201225359A (en) LED package
JP5753446B2 (ja) 半導体発光装置の製造方法
TWI661580B (zh) 發光裝置
TWI445218B (zh) Light emitting diode package and manufacturing method thereof
US8686464B2 (en) LED module
CN104282674B (zh) 发光装置
US20110186868A1 (en) Led package
JP5374876B2 (ja) 発光装置
US9362258B2 (en) Optoelectronic component having chips and conversion elements
JP2011253882A (ja) 発光装置及びその製造方法
JP2012142426A (ja) Ｌｅｄパッケージ及びその製造方法
JP2004363537A (ja) 半導体装置およびその製造方法、並びにその半導体装置を用いた光学装置
TW201126766A (en) LED package and method for manufacturing the same
JP2012114284A (ja) Ｌｅｄモジュール及び照明装置
JP2012113919A (ja) 照明装置
JP2013143496A (ja) Ｌｅｄパッケージ及びその製造方法
US20120153335A1 (en) Semiconductor light-emitting device and method of manufacturing the same
JP2013171969A (ja) Ｌｅｄパッケージ
JP2001298216A (ja) 表面実装型の半導体発光装置
US20230005895A1 (en) Light emitting device, and light emitting module
JP7227474B2 (ja) 樹脂パッケージ及び発光装置
JP2019096783A (ja) 半導体装置の製造方法
JP2011181603A (ja) Ｌｅｄパッケージ
CN107534076A (zh) Led封装体、发光装置以及led封装体的制造方法
WO2013027413A1 (ja) 保護素子及びこれを用いた発光装置