TW201030620A - Electronic device and electronic device system - Google Patents
Electronic device and electronic device system Download PDFInfo
- Publication number
- TW201030620A TW201030620A TW098142098A TW98142098A TW201030620A TW 201030620 A TW201030620 A TW 201030620A TW 098142098 A TW098142098 A TW 098142098A TW 98142098 A TW98142098 A TW 98142098A TW 201030620 A TW201030620 A TW 201030620A
- Authority
- TW
- Taiwan
- Prior art keywords
- boot
- command
- boot code
- controller
- read
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1417—Boot up procedures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
Description
201030620 六、發明說明: 【發明所屬之技術領域】 【先前技術】 本發明係關於一種使用(舉例而言)一快閃記憶體之電子 裝置,及一種該電子裝置嵌入於其中之電子襞置系統。
記憶體系統,舉例而言使用非揮發性半導體記憶體(諸 如快閃s己憶體)之記憶卡已用作音樂資料及視訊資料之呓 錄媒體。作為在該記憶體系統中使用的該快閃記憶體,舉 例而言,已知有一 NAND快閃記憶體。另外,作為該記憶 體系統,舉例而言,已知有一 SDtm卡(見,例如曰本未審 查專利公開案第2〇〇6-92019號)。 該記憶體系統係連接至一主機裝置,且資料係在該記憶 體系統與該主機裝置之間傳輸/接收。一 SD介面係已知為 介於該記憶體系統與該主機裝置之間之一介面。該SD介面 係具有支援諸如一 SDtm卡之一 SD裝置之該主機裝置之介 面。 在一 SD介面匯流排中,定義複數個信號線,舉例而 言,一時脈線、一命令線及一資料線。此等線係作為一單 一匯流排。 近年來’已製造使用一快閃記憶體作為一非揮發性記憶 體裝置而不具有一硬碟驅動器之主機裝置。此一主機裝置 需要自該快閃記憶體讀取用於使該系統開機所需要之一程 式碼(開機碼)。特定言之,該開機碼係經儲存於由一快閃 記憶體組成之該SD裝置内,且該開機碼係經由該主機控制 145192.doc 201030620 器傳送至該系統記憶體並執行。 在該主機裝置電源開啟之後,首先讀取開機碼。特定士 之,當該系統電源開啟後,由CPU啟動儲存於一系統 中之一開機載入器。該主機控制器係經組態以根據該開機 載入器讀取儲存於該SD裝置内之該開機碼並傳送該開機螞 至該系統記憶體。因此,該系統需要該系統R〇M用於儲存 該開機載入器,且此引起該系統之製造成本增加。因此^ 已有不需要系統ROM之一電子裝置系統之一要求。 【發明内容】 根據本發明之一第一態樣,提供一種電子裝置系統, 包括:一處理器,其經組態以當打開電源時發出指示續 開機資訊之一指令;及一第一控制器’其包含用於輪出: 命令至一電子裝置之一命令終端及用於傳輪資料至該電子 裝置/自s亥電子裝置接收資料之複數個資料終端,今第 控制器係經組態以:根據來自該處理器之該指人 7出用於 讀取該開機資訊之一命令,自該命令終端輸送該命令至該 電子裝置,根據發出該命令之一週期而發出一信號,^ 應來自該等資料終端之一者之該信號至該電子震置 ^ 種電子裝置,其包 根據本發明之一第二態樣 ,%且,丹 括··一記憶體,其儲存開機資訊;一命今 P 7終端,其經組態 以接收-命令;複數個資料終端’其等經組態以傳輸/接 收資料;及-控制器,其經組態以在由於1機資訊讀取 請求而接收用於讀取該開機資訊之一命八 及一仏號之後, 自該記憶體讀取該開機資訊,當電源打開時輸送誃命人 145192.doc 201030620 至該複 出該開 該v、冬端,根據發出該命令之一週期輸送該信號 數個資料終端之-者’該控制器自該等資料終端輪 機資訊。 【實施方式】 現將參考隨附圖式描述本發明之一實施例。 圖1示意性地顯示根據本發明之一實施例之—裝置之結 構,及其中嵌入有此裝置之一主機裝置之結構。 …
該主機裝置1包含’舉例而言’可作為一處理器之一中 央處理單元(CPU)2、—主機控制器3及一系統記憶心。 該CPU 2執行該主機裝置丨之總體控制,並根據儲存於一 唯讀記憶體(ROM)(未顯示)内之一程式等等而操作。該系 統記憶體4係用於儲存用於操作該cpu 2所需要之一可執行 程式及各種資料。 該主機控制器3包含,舉例而言,一主機介面(ι/ρ)3 1、 一動態圯憶體存取(DMA)32、一緩衝器33及一 SD介面34。 該主機I/F 31係連接至該CPU 2及系統記憶體4,且亦係連 接至該DMA控制器32及緩衝器33。該緩衝器33係連接至該 SD I/F 34。 該主機控制器3係經組態以可與(舉例而言)由例如一快 閃記憶體組成之一 SD裝置5通信。特定言之,該主機I/F 31係經組態以可與該Cpu 2及系統記憶體4通信,且該SD I/F 34係經組態以可與該sd裝置5通信。 另外’該主機I/F 3 1傳送自該系統記憶體4輸送之資料至 該緩衝器33 ’並傳送經由該Sd I/F 34自該SD裝置5讀出且 145192.doc 201030620 保存在該緩衝器33内之資料至該系統記憶體4。 該SD I/F 34傳送經由該緩衝器3自該系統記憶體4輸送之 資料至該SD裝置5,且接收自該SD裝置5讀取之資料並輸 送該所接收資料至該緩衝器33。 舉例而言,根據該CPU 2之指令,該DMA控制器32控制 該主機I/F 31、SD I/F 34及緩衝器33,並控制自該系統記 憶體4傳送資料至該SD裝置5及自該SD裝置5傳送資料至該 系統記憶體4。 該SD I/F 34係(舉例而言)經由一 1位元時脈線、一命令 線及一 4位元資料線連接至該SD裝置5。在信號接收時,該 SD I/F 34在該時脈線上之一時脈信號SDCLK之上升緣上接 收在該命令線上之一命令SDCMD及在該資料線之資料 SDDAT。在信號傳輸時,該SD I/F 34在該時脈線上之該時 脈信號SDCLK之該上升緣或下降緣上輸出一命令 SDCMD、一回應及資料SDDAT至該命令線及資料線。該 資料線可傳送四位元並列的資料或傳送一位元串列的資 料。 特定言之,該SD I/F 34包含一命令(CMD)產生器35及一 資料(DAT)產生器36。該CMD產生器35(舉例而言)根據該 CPU 2之一指令產生用於控制該SD裝置5之各種命令,並 輸送該等命令至該SD裝置5。該DAT產生器36根據該CPU 2 之一指令產生一信號,並輸出該信號至該資料線SDDAT [3:0]。 該SD裝置5包括,舉例而言,一 NAND快閃記憶體50、 145192.doc 201030620 用於控制操作該快閃記憶體50之一控制器6〇及連接至該SD I/F 34之該時脈線、命令線及4位元資料線之一時脈終端、 一命令終端及資料終端。 圖2顯示該SD裴置5之記憶體映射之一實例。該nand快 閃3己憶體50包括一使用者區域5 1、一開機碼區域52、一保 護區域5 3及一系統區域5 4。
該使用者區域51係可由該主機裝置i及該主機裝置丨之該 使用者自由存取之一區域。該使用者區域51儲存諸如各種 資料之任意資料及用於操作該主機裝置所需要之一程式。 在該使用者區域5 1内之該資料係由(舉例而言)一檔案配置 表(FAT)管理。 該保護區域53儲存,舉例而言,僅可由該特定主機裝置 1存取之資料。該主機裝置1之該使用者僅可在其中滿足一 預定條件之情況下存取該保護區域53。 該系統區域54係不可由該主機裝置i及該使用者直接存 取之一區域。該系統區域54係由在該SD裝置中之—控制器 (未顯示)管理之該區域。舉例而言,該系統區域54儲存該 控制器之控制資訊、及安全資訊。 該開機碼區域52儲存,舉例而言,一開機碼丨及一開機 碼2。該開機碼1及開機碼2之每—者係用於執行程序之若 干序列的至少一部分之一組程式碼,在該主機裝置丨電= 開啟之後且在該系統(OS)開始之前執行需要該等程序。詨 開機瑪1及開機碼2完全相同。舉例而言,在其中在令 瑪1中已發生一缺陷之情況下’使用該開機碼2。 幵 145192.doc 201030620 在該開機碼區域52内之該資料並非由該檔案系統管理。 在該開機碼區域52中,舉例而言,開機碼係以自—較低位 址之一頁面朝向一較高位址之一頁面之順序而儲存。在電 源開啟之後’該控制器60根據自該主機控制器3輪送之— 快速開機請求(待後文描述)以自一較低位址朝向—較高位 址之順序依次讀取在該開機碼區域52内之該開機碼1,並 傳送該開機碼1至該主機控制器3。 (快速開機操作) 接下來’描述根據本實施例之該快速開機操作。 若該主機裝置1電源開啟,則該CPU 2啟動該主機控制器 3。此外,在電源開啟之後,該cpu 2輸送一指令至該主機 控制器3。此指令係用於開始預設於該cpu 2内之一快速開 機操作之一啟動指令,且此啟動指令係由(舉例而言)可指 示一快速開機之一指令程式碼及資料儲存位址組成。該啟 動指令係經由該主機控制器3之該主機I/F 3丨及DMA控制器 32輸送至該SD I/F 34。根據該啟動指令,該SD I/F 34之該 CMD產生器35輸出指示一資料讀取操作之一命令CMD〇, 且該DAT產生器36輸出一特定信號。 圖3顯示根據該啟動指令產生之該CMD〇及該特定信號。 特定言之’在該時脈信號SDCLK之該下降緣上,該CMD 產生器35產生一命令CMD〇並輸送該命令cMd〇至該命令 線。在該命令CMD0之前及之後增加一起始位元「s」及一 結束位元「E」。該D AT產生器36產生根據該命令CMD0之 一週期而設定在一低位準下之一特定信號,並輸送此信號 145192.doc -8 - 201030620 至一資料線SDDAT0。特定言之’該資料線SDDAT〇之該特 定信號係根據該命令CMD0之該輸出而設定在一低位準 下’且係在與該命令CMD〇之該結束位元的相同時間恢復 至高位準。此變成至該SD裝置5之該快速開機請求。 回應於該快速開機請求,該SD裝置5之該控制器6〇,舉 例而言,自該快閃記憶體50之該開機碼區域52讀取該開機 碼1,並在一秒内輸出該開機碼丨至該資料線SddAT 〇_3。 該經讀取開機碼1係以與(例如)5 12位元組+CRC(循環冗餘 檢查碼)之每一資料相關聯之一 4位元模式傳送至該主機控 制器3。 β亥主機控制器3之該DMA控制器3 2經由該主機ι/p· 3 1傳送 已經由該SD I/F 34傳送至該緩衝器33之該開機碼1至該系 統記憶體4。換言之,該DMA控制器32根據自該CPU 2輸 送之該啟動指令而傳送在該緩衝器3 3内之該開機碼1至該 系統圮憶體4。該CPU 2執行已經傳送至該系統記憶體4之 該開機碼1,並啟動該主機裝置。 圖4係繪示一種由該控制器6〇存取該開機碼區域52之方 法之一流程圖。 如上文已描述,該開機瑪區域52儲存該等相同開機碼1 及2。回應於該快速開機請求’該控制器6〇首先讀取該開 機瑪1 (ST1)。接著測定讀取該開機碼1是否成功(ST2)。若 讀取該開機碼1為成功,則該程序正常結束。 在另一方面’若讀取該開機碼1失敗,則讀取該開機碼 2(ST3)。接著測定讀取該開機碼2是否成功(|§Τ4)。若讀取 145192.doc 201030620 該開機碼2為成功,則複製該正常開機碼2至該開機碼1之 記憶體區域。因此,使用該開機碼2覆寫該開機碼1。因 而,首先存取該正常開機碼。 圖5顯示本實施例之應用之一實例。圖5顯示例如為一行 動電話之一行動終端裝置10。該行動終端裝置1〇在其主體 内併入根據該上述實施例包含該CPU 2、系統記憶體4及主 機控制器3之該主機裝置1。另外,根據該實施例之該電子 裝置5係經嵌入該行動終端裝置1〇。此外,包含— NAN]>^ 閃記憶體之一電子裝置11係可附接至該行動終端裝置i 〇。 該行動終端裝置係不限於該行動電話,且可為一個人電 腦、一攜帶式音樂記錄/重播裝置等等。 根據該上述實施例’當打開電源時,該主機控制器3根 據來自該CPU 2之一指令產生一命令及一特定信號。該SD 裳置5在該命令及特定信號基礎上讀取該開機碼。隨後, 該開機碼係由該主機控制器3之該DMA控制器32傳送至該 系統§己憶體4。因此,不像先前技術,不需要用於儲存一 開機載入器之一糸統ROM。因此,可減少該主機製置1之 製造成本。 此外’該SD裝置5儲存該等相同開機碼1及2。若在該開 機碼1中發生一缺陷,則可讀取該開機碼2 ^因此,可確實 執行該開機操作,並可增加該主機裝置1之壽命。 此外,若在該開機碼1中發生一缺陷,則複製該開機碼2 至該開機碼1之該記憶體區域。因此,由於首先存取該正 常開機碼,可增加該開機操作之速度。 145192.doc -10- 201030620 熟習此項技術者將容易瞭解額外優點及修改。因此,本 發明在其較廣態樣中係不限於本文顯示及描述的特定細節 及典型實施例。相應地,可作出各種修改而不背離如附屬 請求項及其等均等物所定義的一般發明性理念之精神或範 圍。 產業應用 本發明係用於(舉例而言)其中安裝有一快閃記憶體之一 行動終端機。
【圖式簡單說明】 圖1不意性地顯示根據本發明之一實施例之一主機裝置 及一電子裝置之結構; 圖2示意性地顯示該電子裝置之一記憶體映射; 圖3係顯示根據該實施例之—快速開機操作之一實例之 時序圖; 圖4係繪示-開機碼區域之—存取操作之—流程圖;及 圖5顯示該實施例之應用之—實例。 【主要元件符號說明】 1 主機裝置 2 CPU 3 主機控制器 4 系統記憶體 5 SD裝置 10 行動終端裝置 11 電子裝置 145192.doc -11- 201030620 31 主機I/F 32 DMA控制器 33 緩衝器 34 SD I/F 35 CMD產生器 36 DAT產生器 50 開機資訊 51 使用者區域 52 開機碼區域 53 保護區域 54 系統區域 60 控制器 145192.doc - 12
Claims (1)
- 201030620 七、申請專利範圍·· 1 · 一種電子裝置系統,其包括: 一處理器,其經纽態qι 機資訊之一指令,·及胃打開電源時發出指示讀取開 一第一控制器,其包含用 刊兮令至一雷+奘罟 之一命令終端及用於傳輸資料 衮置 置接收資料之複數個資料二:電第,自該電子裝 ^ ^ 、麵°亥第—控制器係經組態 乂.根據來自該處理器之該指令 π々入 7發出用於讀取該開機資 4 —命令’自該命令終端輸送該命 根據發出該命令之一週期而發出 <電子裝置 埜次、M 發出 l唬,及供應來自該 貝厂终端之一者之該信號至該電子裝置。 2. 如凊求項!之系統’其中該開機資訊包含一第一開機碼 及一第二開機碼。 3. 如請求項2之系統,其中該第二開機碼係相同於該第一 開機碼。 4·如。月求項3之***,其中該第一開機碼相較於該第二開 機碼係經儲存於一較低位址處。 如月求項2之系統,其中該電子裝置包含一第二控制 該第一控制器係經組態以根據該命令及該信號讀取 該第一開機碼。 6. 如5月求項5之系統,其中該第二控制器係經组態以在讀 取5亥第—開機碼失敗之情況下讀取該第二開機碼。 7. 如4求項6之系統,其中該第二控制器係經組態以在讀 取5亥第二開機碼之情況下使用該第二開機碼覆寫該第一 145192.doc 201030620 8. 9. 10. 11. 開機碼。 如請求項1之系統,其中該第一控制器包含一直接記憶 體存取(DMA)控制器,該DMA控制器經組態以傳送已自 該電子裝置讀取之該開機資訊至一系統記憶體。 如請求項1之系統,其中該開機資訊係使用該複數個資 料終端而接收。 一種電子裝置,其包括: 一記憶體,其儲存開機資訊; 一命令終端,其經組態以接收一命令; 複數個資料終端,其等經組態以傳輸/接收資料;及 一控制器,其經組態以在由於_開機資訊讀取請求而 接收用於讀取該開機資訊之一命令及一信號之後,自+亥 記憶體讀取該開機資訊,當電源打開時輸送該命令至: 命令終端’根據發出該命令之一週期輸送該信號": 數個資料終端之-者,該控制器自該等 出 開機資訊。 、噼翰出礒 其中該開機資訊包含-第-開機石馬 12. 13. 14. 如请求項丨〇之裝置 及一第二開機碼。 如请求項〖i之裝置 開機碼。 如凊求項12之裝置,其中該第-開機 機褐係經儲存於一較低等級位址處。較於該第二開 如4求項13之裝置,其中該控制器係 令及該卢%eme# 丄紕態以根據該命 Ms號讀取該第一開機碼。 P 其中該第二開機石馬係相同於該第 魯 145192.doc •1· 201030620 . 15·如請求項14夕壯 • * 裝置,其中該控制器係經組態以在讀取該 . 第^機瑪失敗之情況下讀取該第二開機碼。 求項15之裴置,其中該控制器係經組態以在讀取該 ' 第一開機碼之情況下使用該第二開機碼覆寫該第一開機 碼。 « 17·如吻求項10之裝置’其中該開機資訊係使用該複數個資 料終端而輪出。 ❼ I8. 一種仃動終端機,其包括如請求項1之電子裝置系統。 19.種行動終端機,其包括如請求項丨〇之電子裝置。 145192.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316063A JP2010140266A (ja) | 2008-12-11 | 2008-12-11 | 電子デバイスシステムと電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201030620A true TW201030620A (en) | 2010-08-16 |
Family
ID=42242882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098142098A TW201030620A (en) | 2008-12-11 | 2009-12-09 | Electronic device and electronic device system |
Country Status (7)
Country | Link |
---|---|
US (1) | US20110246760A1 (zh) |
EP (1) | EP2366145A4 (zh) |
JP (1) | JP2010140266A (zh) |
KR (1) | KR20110094047A (zh) |
CN (1) | CN102246143A (zh) |
TW (1) | TW201030620A (zh) |
WO (1) | WO2010067901A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011070747A1 (ja) * | 2009-12-07 | 2011-06-16 | パナソニック株式会社 | 不揮発性記憶装置、ホスト装置、記憶システム、データ通信方法およびプログラム |
US8589730B2 (en) | 2010-08-31 | 2013-11-19 | Apple Inc. | Handling errors during device bootup from a non-volatile memory |
JP5681576B2 (ja) | 2011-06-29 | 2015-03-11 | ルネサスエレクトロニクス株式会社 | ホストコントローラ装置、情報処理装置及びイベント情報出力方法 |
US8706955B2 (en) | 2011-07-01 | 2014-04-22 | Apple Inc. | Booting a memory device from a host |
US9557802B2 (en) * | 2013-08-01 | 2017-01-31 | Mediatek Inc. | Method of controlling SDIO device and related SDIO system and SDIO device |
US10275624B2 (en) * | 2013-10-29 | 2019-04-30 | Hand Held Products, Inc. | Hybrid system and method for reading indicia |
KR102225313B1 (ko) * | 2014-08-20 | 2021-03-10 | 에스케이하이닉스 주식회사 | 데이터 저장 장치의 동작 방법 |
US10585674B2 (en) * | 2016-08-22 | 2020-03-10 | Hewlett-Packard Development Company, L.P. | Connected devices information |
CN108287671B (zh) * | 2018-04-10 | 2024-06-14 | 江苏扬贺扬微电子科技有限公司 | 一种具有boot功能的SD卡及其制卡方法 |
JP2021524110A (ja) * | 2018-05-15 | 2021-09-09 | ログモレ オユLogmore Oy | 電子デバイスおよびデータ伝送システム |
JP7243923B2 (ja) * | 2020-11-24 | 2023-03-22 | パナソニックIpマネジメント株式会社 | ホスト装置、スレーブ装置およびデータ転送システム |
WO2022176358A1 (ja) * | 2021-02-16 | 2022-08-25 | パナソニックIpマネジメント株式会社 | ホスト装置、スレーブ装置およびデータ転送システム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08171483A (ja) * | 1994-12-19 | 1996-07-02 | Fanuc Ltd | データ処理装置 |
US7234052B2 (en) * | 2002-03-08 | 2007-06-19 | Samsung Electronics Co., Ltd | System boot using NAND flash memory and method thereof |
JP2004220258A (ja) * | 2003-01-14 | 2004-08-05 | Its Sogo Kenkyusho:Kk | 電子ナンバープレートと車両搭載機器とからなるデータ送受信システム |
US7409539B2 (en) * | 2004-08-06 | 2008-08-05 | International Business Machines Corporation | System design and code update strategy to implement a self-healing, self-verifying system |
EP3422583B1 (en) * | 2004-08-30 | 2020-07-08 | Google LLC | Systems and methods for providing nonvolatile memory management in wireless phones |
JP4406339B2 (ja) * | 2004-09-21 | 2010-01-27 | 株式会社東芝 | コントローラ、メモリカード及びその制御方法 |
JP2006146485A (ja) * | 2004-11-18 | 2006-06-08 | Toshiba Corp | 携帯端末 |
KR100708128B1 (ko) * | 2005-04-30 | 2007-04-17 | 삼성전자주식회사 | 낸드 플래시 메모리 제어 장치 및 방법 |
JP2007086920A (ja) * | 2005-09-20 | 2007-04-05 | Nec Saitama Ltd | 携帯型電子機器 |
US7490177B2 (en) * | 2006-01-23 | 2009-02-10 | Infineon Technologies Ag | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture |
US7849302B2 (en) * | 2006-04-10 | 2010-12-07 | Apple Inc. | Direct boot arrangement using a NAND flash memory |
KR100880379B1 (ko) * | 2006-05-25 | 2009-01-23 | 삼성전자주식회사 | 외부로부터 제공받는 부트 코드로 부팅되는 정보기기시스템 |
TWI327290B (en) * | 2006-10-03 | 2010-07-11 | Magic Pixel Inc | Electronic system with nand flash memory storing boot code and a highly reliable boot up method |
KR100816763B1 (ko) * | 2007-02-13 | 2008-03-25 | 삼성전자주식회사 | 플래시 메모리 모듈을 주기억장치로 사용하는 전자 시스템및 그것의 부팅 방법 |
-
2008
- 2008-12-11 JP JP2008316063A patent/JP2010140266A/ja not_active Withdrawn
-
2009
- 2009-12-09 TW TW098142098A patent/TW201030620A/zh unknown
- 2009-12-11 KR KR1020117013206A patent/KR20110094047A/ko not_active Application Discontinuation
- 2009-12-11 WO PCT/JP2009/071071 patent/WO2010067901A1/en active Application Filing
- 2009-12-11 CN CN200980149597.3A patent/CN102246143A/zh active Pending
- 2009-12-11 EP EP09832001A patent/EP2366145A4/en not_active Withdrawn
-
2011
- 2011-06-10 US US13/158,107 patent/US20110246760A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN102246143A (zh) | 2011-11-16 |
EP2366145A4 (en) | 2012-11-28 |
WO2010067901A1 (en) | 2010-06-17 |
US20110246760A1 (en) | 2011-10-06 |
KR20110094047A (ko) | 2011-08-19 |
EP2366145A1 (en) | 2011-09-21 |
JP2010140266A (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201030620A (en) | Electronic device and electronic device system | |
TWI715926B (zh) | 在一儲存備份記憶體封裝中之韌體更新 | |
TWI437494B (zh) | 記憶卡、包含該記憶卡的記憶體系統以及其操作方法 | |
US6754765B1 (en) | Flash memory controller with updateable microcode | |
JP6336498B2 (ja) | マルチプロセッサシステムにおけるプロセッサ間プロトコル | |
US7908466B2 (en) | Method and apparatus for booting a microprocessor system using boot code stored on a serial flash memory array having a random-access interface | |
CN110059032B (zh) | 存储器接口及具有存储器接口的存储器控制器 | |
CN104731725B (zh) | 数据储存设备和包括数据储存设备的数据处理*** | |
US20110107012A1 (en) | Non-volatile semiconductor memory comprising power fail circuitry for flushing write data in response to a power fail signal | |
EP2396728A2 (en) | System and method of host request mapping | |
JP2007213571A (ja) | 新奇的なメモリアーキテクチャ内の直接メモリアクセスを用いてシステムを起動する方法 | |
JPWO2008117520A1 (ja) | メモリコントローラ、不揮発性メモリシステムおよびホスト装置 | |
JP2012069100A (ja) | 不揮発性メモリを有するシステムの電力バジェットの動的な割り当て | |
JP2005508547A (ja) | メモリカード上のファームウェアを更新するインシステムプログラムのインプリメンテーション | |
JP2008181497A (ja) | ページデータを保存するための方法と装置 | |
TWI660306B (zh) | 資料儲存裝置的操作方法 | |
TW201207621A (en) | Method for dispatching and transmitting data stream, memory controller and memory storage apparatus | |
TW201939283A (zh) | 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元 | |
CN106126457B (zh) | 数据存储装置及其配置和操作的方法 | |
US8291125B2 (en) | Speculative read-ahead for improving system throughput | |
JPWO2013076913A1 (ja) | 仮想計算機システム、仮想計算機システム制御方法、及び仮想計算機システム制御プログラム | |
JP5970867B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2007299249A (ja) | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 | |
JP2008065725A (ja) | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 | |
KR20080063607A (ko) | 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법 |