JP2007086920A - 携帯型電子機器 - Google Patents
携帯型電子機器 Download PDFInfo
- Publication number
- JP2007086920A JP2007086920A JP2005272605A JP2005272605A JP2007086920A JP 2007086920 A JP2007086920 A JP 2007086920A JP 2005272605 A JP2005272605 A JP 2005272605A JP 2005272605 A JP2005272605 A JP 2005272605A JP 2007086920 A JP2007086920 A JP 2007086920A
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage means
- stored
- external storage
- portable electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【課題】 携帯型電子機器内にブートプログラムが存在しない場合や正常に動作しない場合でも、前記携帯型電子機器の起動を可能にすること。
【解決手段】 CPU105は、キーマトリクス102内の所定のキーが操作された状態で外部給電インタフェース101から電源供給が行われたときに、メモリコントローラ108を介して、SDカードインタフェース111に接続されたSDカード112に記憶したブートプログラムをRAM110に読み込み、RAM110に記憶したブートプログラムを実行する。
【選択図】 図1
【解決手段】 CPU105は、キーマトリクス102内の所定のキーが操作された状態で外部給電インタフェース101から電源供給が行われたときに、メモリコントローラ108を介して、SDカードインタフェース111に接続されたSDカード112に記憶したブートプログラムをRAM110に読み込み、RAM110に記憶したブートプログラムを実行する。
【選択図】 図1
Description
本発明は、携帯電話、PHS(Personal Handyphone System)、PDA(携帯情報端末:Personal Digital Assistant)等の携帯型電子機器に関する。
従来から、携帯電話、PHS、PDA等、使用者が携帯して使用する種々の形態の携帯型電子機器が開発されている(特許文献1〜3参照)。
例えば、従来の携帯電話は読み出し専用メモリ(ROM:Read Only Memory)が搭載されていることが一般的であり、ROMにはブートプログラム(IPL(Initial Program Loader))が書き込まれている。携帯電話の電源が投入されると、中央処理装置(CPU)は、初めにROMに書き込まれているIPLを読み込んで実行することによって、携帯電話を構成するハードウェアの初期化及び初期設定を行い、これにより、携帯電話を起動させることができる。
例えば、従来の携帯電話は読み出し専用メモリ(ROM:Read Only Memory)が搭載されていることが一般的であり、ROMにはブートプログラム(IPL(Initial Program Loader))が書き込まれている。携帯電話の電源が投入されると、中央処理装置(CPU)は、初めにROMに書き込まれているIPLを読み込んで実行することによって、携帯電話を構成するハードウェアの初期化及び初期設定を行い、これにより、携帯電話を起動させることができる。
図6は一般的な携帯電話のメモリ空間のイメージ図である。
図6において、CPUはアドレスの0番地からフェッチ(実行)を開始する。そのためにROMを0番地に配置しIPLを0番地から書き込んでおく必要がある。
しかしながら、開発初期段階ではIPLの動作が不安定等で、正常に携帯電話が起動しないことがある。
通常、一般的な携帯電話のIPLはROMに書き込まれており、CPUがROMからIPLプログラムを読み込むことにより携帯電話が動作を開始するが、IPLが原因で起動しない場合、IPLを書き直す必要がある。
図6において、CPUはアドレスの0番地からフェッチ(実行)を開始する。そのためにROMを0番地に配置しIPLを0番地から書き込んでおく必要がある。
しかしながら、開発初期段階ではIPLの動作が不安定等で、正常に携帯電話が起動しないことがある。
通常、一般的な携帯電話のIPLはROMに書き込まれており、CPUがROMからIPLプログラムを読み込むことにより携帯電話が動作を開始するが、IPLが原因で起動しない場合、IPLを書き直す必要がある。
しかし万が一IPLに不具合があったり、ROMに不具合があると、IPLを再び書き込み直すには、ROMを装着済みの基板から剥がし、ROMライターなどでIPLを再度書き込むか、新しいROMと交換する必要がある。したがって、携帯電話を分解しなければならず、IPLの修復に手間がかかるという問題がある。
また不具合のあった携帯電話を一度分解してしまうと、不具合を解析する際にIPLが問題なのか、その他の部分が問題なのかの切り分けが困難になる。
また不具合のあった携帯電話を一度分解してしまうと、不具合を解析する際にIPLが問題なのか、その他の部分が問題なのかの切り分けが困難になる。
前記特許文献1に記載された発明では、外部メモリからROM内のプログラムを書き換えるようにしている。しかしながら、この発明は、正常動作するIPLがあることが必須になっており、IPL自体に不具合があった場合には携帯電話を起動させることはできないという問題がある。
また、前記特許文献1、2に記載されたは、システム内にブートプログラムが存在することを前提とする発明であり、ブートプログラムが、正常に動作しない場合やシステム内に存在しない場合には、起動できないという問題がある。
前記問題は、携帯電話にかぎられず、PHS等も含めて携帯型電子機器に共通する問題である。
また、前記特許文献1、2に記載されたは、システム内にブートプログラムが存在することを前提とする発明であり、ブートプログラムが、正常に動作しない場合やシステム内に存在しない場合には、起動できないという問題がある。
前記問題は、携帯電話にかぎられず、PHS等も含めて携帯型電子機器に共通する問題である。
本発明は、携帯型電子機器内にブートプログラムが存在しない場合や正常に動作しない場合でも、前記携帯型電子機器の起動を可能にすることを課題としている。
本発明によれば、操作を行う操作手段と、外部記憶手段を接続可能な接続手段と、プログラムを記憶する内部記憶手段と、前記接続手段に接続した外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に記憶する記憶制御手段と、前記内部記憶手段に記憶したプログラムを実行する実行する実行手段とを有し、前記記憶制御手段は、前記操作手段の所定操作を含む所定条件が満たされたとき、前記接続手段に接続した前記外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に記憶し、前記実行手段は、前記外部記憶手段から読み込んで前記内部記憶手段に記憶した前記プログラムを実行することを特徴とする携帯型電子機器が提供される。
記憶制御手段は、操作手段の所定操作を含む所定条件が満たされたとき、接続手段に接続した外部記憶手段に記憶したプログラムを読み込んで内部記憶手段に記憶し、実行手段は、前記外部記憶手段から読み込んで前記内部記憶手段に記憶した前記プログラムを実行する。
記憶制御手段は、操作手段の所定操作を含む所定条件が満たされたとき、接続手段に接続した外部記憶手段に記憶したプログラムを読み込んで内部記憶手段に記憶し、実行手段は、前記外部記憶手段から読み込んで前記内部記憶手段に記憶した前記プログラムを実行する。
ここで、前記記憶制御手段が前記外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に書き込みが完了するまで、前記外部記憶手段から前記内部記憶手段に読み込んで記憶した前記プログラムの前記実行手段による実行動作を停止させる停止制御手段を備えて成るように構成してもよい。
また、前記所定条件は、前記操作手段の所定操作が行われると共に電源が供給されることであるように構成してもよい。
また、前記プログラムはブートプログラムであるように構成してもよい。
また、前記内部記憶手段にはブートプログラムが記憶されて成り、前記記憶制御手段は、前記外部記憶手段に記憶したブートプログラムを読み込んで、前記内部記憶手段のブートプログラムを修復するように構成してもよい。
また、前記所定条件は、前記操作手段の所定操作が行われると共に電源が供給されることであるように構成してもよい。
また、前記プログラムはブートプログラムであるように構成してもよい。
また、前記内部記憶手段にはブートプログラムが記憶されて成り、前記記憶制御手段は、前記外部記憶手段に記憶したブートプログラムを読み込んで、前記内部記憶手段のブートプログラムを修復するように構成してもよい。
また、前記外部記憶手段は、SDカードメモリ又はメモリスティックであるように構成してもよい。
また、前記実行手段は、前記外部記憶手段から前記内部記憶手段に読み込んで記憶したプログラムを実行することにより、前記内部記憶手段に記憶されているデータを読み出すように構成してもよい。
また、前記実行手段は、前記プログラムを実行した後、前記外部記憶手段に記憶したプログラムで未だ前記内部記憶手段に読み込んで記憶しいていないプログラムを読み込んで前記内部記憶手段に記憶するように構成してもよい。
また、前記実行手段は、前記外部記憶手段から前記内部記憶手段に読み込んで記憶したプログラムを実行することにより、前記内部記憶手段に記憶されているデータを読み出すように構成してもよい。
また、前記実行手段は、前記プログラムを実行した後、前記外部記憶手段に記憶したプログラムで未だ前記内部記憶手段に読み込んで記憶しいていないプログラムを読み込んで前記内部記憶手段に記憶するように構成してもよい。
本発明によれば、携帯型電子機器内にブートプログラムが存在しない場合や正常に動作しない場合でも、前記携帯型電子機器の起動が可能になる。即ち、内部記憶手段に記憶したブートプログラムや前記内部記憶手段自体に不具合があった場合でも、ブートプログラムを記憶した外部記憶手段を携帯型電子機器に接続して所定の操作を行うだけでブートプログラムを起動することが可能になるため、ブートプログラムや前記ブートプログラムを記憶した内部記憶手段の状態に依存せずに、携帯型電子機器を容易に起動させることが可能になる。
また、一般的な携帯型電子機器が備えている構成要素を利用することによって実現しているため、本発明を実現するためにのみ使用する構成要素は必要ではないため、既存の構成要素のみで実現することが可能になる。
また、外部記憶手段と読み書きが可能であれば、SDカードやメモリスティック等のメディアに依存しないため、外部記憶手段として使用できる機器は、特に制約がない。
また、外部記憶手段と読み書きが可能であれば、SDカードやメモリスティック等のメディアに依存しないため、外部記憶手段として使用できる機器は、特に制約がない。
また、外部記憶手段に書き込むブートプログラムに、内部記憶手段内のブートプログラムを修復させる機能を持たせることにより、携帯型電子機器を分解することなくブートプログラムを修復することが可能なため、内部記憶手段内のブートプログラムを容易に修復することが可能である。
また、ブートプログラムの異常で携帯型電子機器が起動できなくなった場合でも、携帯型電子機器内の記憶手段に保存されているユーザデータの読み出しを可能にすることができる。
また、ブートプログラムの異常で携帯型電子機器が起動できなくなった場合でも、携帯型電子機器内の記憶手段に保存されているユーザデータの読み出しを可能にすることができる。
また、内部記憶手段内のメインプログラムを書き換えることなく、評価用のソフトや不具合解析用のソフトを外部記憶手段から起動させることが可能である。
また、販売店に不具合品が戻ってきた場合、不具合解析用のソフトを外部記憶手段から起動させることにより、内部記憶手段内のメインプログラムを書き換える手間が省け、重要データ(例えば、ユーザデータ、Logなど)の消失も防ぐことができる。
また、販売店に不具合品が戻ってきた場合、不具合解析用のソフトを外部記憶手段から起動させることにより、内部記憶手段内のメインプログラムを書き換える手間が省け、重要データ(例えば、ユーザデータ、Logなど)の消失も防ぐことができる。
図1は、本発明の実施の形態に係る携帯型電子機器のブロック図であり、携帯型電子機器として携帯電話の例を示している。また、図1において、外部記憶手段としてSDメモリカードを用いた例で説明する。
図1の携帯電話100は一般的な携帯電話用構成部品によって構成されている。図1において、携帯電話100は、外部から携帯電話に給電するためのインタフェースである外部給電インタフェース(I/F)101、複数の操作キーを有するキーマトリクス102、キー制御部103、電源制御部104、中央処理装置(CPU)105、SD(Secure Digital)カードコントローラ106、リセットコントローラ107、メモリコントローラ108、読み出し専用メモリ(ROM)109、ランダムアクセスメモリ(RAM)110、SDカードインタフェース(I/F)111を備えている。SDカードI/F111には、外部記憶手段としてのSDカード112が装着されている。
図1の携帯電話100は一般的な携帯電話用構成部品によって構成されている。図1において、携帯電話100は、外部から携帯電話に給電するためのインタフェースである外部給電インタフェース(I/F)101、複数の操作キーを有するキーマトリクス102、キー制御部103、電源制御部104、中央処理装置(CPU)105、SD(Secure Digital)カードコントローラ106、リセットコントローラ107、メモリコントローラ108、読み出し専用メモリ(ROM)109、ランダムアクセスメモリ(RAM)110、SDカードインタフェース(I/F)111を備えている。SDカードI/F111には、外部記憶手段としてのSDカード112が装着されている。
ここで、外部給電インタフェース101は外部から携帯電話101に電源供給するために用いる電源接続手段を構成し、キーマトリクス102は操作を行う操作手段を構成し、CPU105、SDコントローラ106及びメモリコントローラ108は記憶制御手段を構成し、SDカードI/F111は接続手段を構成し、ROM109及びRAM110は内部記憶手段を構成し、SDカード112は外部記憶手段を構成し、CPU105は実行手段を構成し、リセットコントローラ107は停止制御手段を構成している。
一般的な携帯電話に用いられている部品のうち、外部給電インタフェース(I/F)101、キー制御部102、SDカードコントローラ106、リセットコントローラ107及びメモリコントローラ108については、以下のような改造を施す。その他の構成要素は、通常の携帯電話に搭載されているものをそのまま流用する。
すなわち、外部記憶手段(本実施の形態ではSDカードメモリ112)のコントローラ(本実施の形態ではSDカードコントローラ106)に、キーマトリクス102に含まれる所定キーを所定操作(例えば、押下)しながら電源供給するなどの条件を満たした際、外部記憶手段からRAM(Random Access Memory)110へプログラムを転送させ、CPU105がRAM110からフェッチさせるようにする。
すなわち、外部記憶手段(本実施の形態ではSDカードメモリ112)のコントローラ(本実施の形態ではSDカードコントローラ106)に、キーマトリクス102に含まれる所定キーを所定操作(例えば、押下)しながら電源供給するなどの条件を満たした際、外部記憶手段からRAM(Random Access Memory)110へプログラムを転送させ、CPU105がRAM110からフェッチさせるようにする。
前記機能を実現させるために、下記5点のようにハードウェアを変更する。
先ず1点目として、外部記憶装置制御用のコントローラ106に、特定キーを押下などの所定の操作条件を満たした際、ROM109からではなく外部記憶装置(本実施の形態ではSDカード)112からRAM110へプログラムを転送させる機能(マクロ)を付加させる。前記マクロの内容としては、始めに外部記憶装置112内の先頭セクタからセクタ単位でデータを読み出して、メモリコントローラ108経由でRAM110の先頭番地に書き込む。書き込みが終了したら、次のセクタのデータを読み出して、RAM110内の1セクタ分シフトした番地から続けて書き込む。
先ず1点目として、外部記憶装置制御用のコントローラ106に、特定キーを押下などの所定の操作条件を満たした際、ROM109からではなく外部記憶装置(本実施の形態ではSDカード)112からRAM110へプログラムを転送させる機能(マクロ)を付加させる。前記マクロの内容としては、始めに外部記憶装置112内の先頭セクタからセクタ単位でデータを読み出して、メモリコントローラ108経由でRAM110の先頭番地に書き込む。書き込みが終了したら、次のセクタのデータを読み出して、RAM110内の1セクタ分シフトした番地から続けて書き込む。
以上の処理を一定回数繰り返すマクロとする。回数については、ブートプログラム(IPL)のデータサイズを考慮したものにし、外部端子の論理によってサイズを複数パターン変更できるようにしておく。また上記マクロ以外に、メモリコントローラ108に対してRAM110を0番地に再配置する要求信号、及びメモリコントローラ108に対して、データを読み出している最中はCPU105のリセット維持を要求する信号を出力する機能を持たせる。
2点目として、メモリコントローラ108に、外部記憶装置コントローラ106からの要求信号によって、通常ROM109が配置されている0番地にRAM110を再配置させる機能を持たせる。こうすることによって、CPU105はRAM110からフェッチできるようになる。ただし、搭載されているメモリ110によってメモリコントローラ108の設定値を変更する必要がある。そのため、予め設定値のデフォルト値を外部端子の論理によって複数パターン変更できるように用意をしておき、搭載されているメモリ110によってデフォルト値を変更できるようにしておくと、他機種への流用が可能になる。
また、3点目として、リセットコントローラ107に、外部記憶装置112がRAM110に対してプログラムを転送している間、CPU105のリセット状態を維持させる機能を持たせる。携帯電話100の電源が投入されてから、外部記憶装置112がRAM110にプログラムを転送している間は、CPU105のフェッチを開始させないようにリセットを維持させ、プログラムの転送が終わったらCPU105のリセットを解除させフェッチを開始させるようにする。
また、4点目として、キーマトリクス102中の所定キーの押下などの所定操作状態を、CPU105を介さずに認識できるようにキー制御部103を変更する。通常、キーマトリクス102中の所定キーが押下されると、キー制御部103からCPU105に対してキー検出割込み信号が出力されるが、キーマトリクス102中の所定キーを押下している時には、キー検出割込み信号以外に特定キー押下信号をキー制御部から出力するようにする。
また、5点目として、一般のユーザが、外部記憶装置112からむやみに起動させることを防ぐため、通常ユーザーが使用する充電器では使用しない特定の端子101から電源が印加された際に、外部記憶装置112から携帯電話100を起動させることができるようにする。
このようにして、外部記憶装置112にIPLを書き込んでおき、携帯電話100の特定キーを押下しながら電源供給を開始した際に、外部記憶装置112からIPLを読み込んで携帯電話100内のRAM110に書き込む。その後、CPU105がRAM110からフェッチを開始することにより、携帯電話100を起動させることが可能になる。
このようにして、外部記憶装置112にIPLを書き込んでおき、携帯電話100の特定キーを押下しながら電源供給を開始した際に、外部記憶装置112からIPLを読み込んで携帯電話100内のRAM110に書き込む。その後、CPU105がRAM110からフェッチを開始することにより、携帯電話100を起動させることが可能になる。
図7及び図8は、図1に示した携帯電話100の動作を説明するための信号の流れを示す図である。
図7は、本実施の形態に係る携帯電話100が通常の起動を行った際の信号の流れの図である。
a1:CPU105がフェッチを開始すると、メモリコントローラ108はアドレス0番地に配置されているROM109内のプログラムを読み込む。
a2:メモリコントローラ108はCPU105にROM109内のプログラムを転送する。
図7は、本実施の形態に係る携帯電話100が通常の起動を行った際の信号の流れの図である。
a1:CPU105がフェッチを開始すると、メモリコントローラ108はアドレス0番地に配置されているROM109内のプログラムを読み込む。
a2:メモリコントローラ108はCPU105にROM109内のプログラムを転送する。
図8は本実施の形態に係る携帯電話100が、外部記憶装置としてのSDカード112のIPLを読み込んで起動させる際の信号の流れを示す図である。
b1:CPU108にフェッチを開始させないように、SDカードコントローラ106はリセットコントローラ107経由でCPU105をリセット状態に維持させる。
b2:所定端子からの電源供給及び所定のキー操作がされたことをSDカードコントローラ106に通知する。
b3:SDカードコントローラ106は、メモリコントローラ108にRAM110を0番地に再配置するように要求する。
b1:CPU108にフェッチを開始させないように、SDカードコントローラ106はリセットコントローラ107経由でCPU105をリセット状態に維持させる。
b2:所定端子からの電源供給及び所定のキー操作がされたことをSDカードコントローラ106に通知する。
b3:SDカードコントローラ106は、メモリコントローラ108にRAM110を0番地に再配置するように要求する。
b4:SDカードコントローラ106は、SDカード112内のデータをメモリコントローラ108に転送する。
b5:メモリコントローラ106は、RAM110の0番地から順にデータを展開する。
b6:CPU105のリセットを解除し、フェッチを開始させる。
b7:CPU105がフェッチを開始すると、メモリコントローラ106はアドレス0番地に配置されているRAM110内のプログラムを読み込む。
b8:メモリコントローラ106は、CPU105にRAM110内のプログラムを転送する。
b5:メモリコントローラ106は、RAM110の0番地から順にデータを展開する。
b6:CPU105のリセットを解除し、フェッチを開始させる。
b7:CPU105がフェッチを開始すると、メモリコントローラ106はアドレス0番地に配置されているRAM110内のプログラムを読み込む。
b8:メモリコントローラ106は、CPU105にRAM110内のプログラムを転送する。
図2は、本発明の実施の形態に係る携帯電話100へ、外部から電源供給開始してからRAM110へデータを書き込むまでの間の流れ図である。
先ず、携帯電話100への電源供給からSDカード112からの起動モードへ遷移するまでを、図2の処理ステップ201〜208で説明する。
外部給電I/F101から電源供給があると、携帯電話100の電源がONされ、全体にリセットが解除される。ただし、CPU105だけはリセットが解除されないように、SDカードコントローラ106は電源供給直後からリセットコントローラ107へ正論理信号を出力しておく(ステップ201)。
先ず、携帯電話100への電源供給からSDカード112からの起動モードへ遷移するまでを、図2の処理ステップ201〜208で説明する。
外部給電I/F101から電源供給があると、携帯電話100の電源がONされ、全体にリセットが解除される。ただし、CPU105だけはリセットが解除されないように、SDカードコントローラ106は電源供給直後からリセットコントローラ107へ正論理信号を出力しておく(ステップ201)。
リセットコントローラ107は、SDカードコントローラ106から正論理信号が出力されていることを認識すると、CPU105に対してのみリセット保持を行う(ステップ202〜204)。
SDカードコントローラ106は、通常起動か、SDカード112からの起動かを判断をするため、所定時間(例えば、約100msec)ウエイト(Wait)する(ステップ205)。
SDカードコントローラ106は、通常起動か、SDカード112からの起動かを判断をするため、所定時間(例えば、約100msec)ウエイト(Wait)する(ステップ205)。
次に、通常起動かSDカード112からの起動かを判断する手順を説明する。
電源供給時に、通常使用しない所定端子(本実施の形態では外部給電I/F101)から電源を供給することにより、電源制御部104から信号が出力される。
また、キーマトリクス102から所定キーの所定操作(例えば、押下操作)されていることをキー制御部103が認識することで、キー制御部103から信号が出力される。
これら2つの信号をAND回路113に通し、両方とも出力されたときだけSDカードコントローラ106に起動要求信号が入力されるようにする(ステップ206)。
電源供給時に、通常使用しない所定端子(本実施の形態では外部給電I/F101)から電源を供給することにより、電源制御部104から信号が出力される。
また、キーマトリクス102から所定キーの所定操作(例えば、押下操作)されていることをキー制御部103が認識することで、キー制御部103から信号が出力される。
これら2つの信号をAND回路113に通し、両方とも出力されたときだけSDカードコントローラ106に起動要求信号が入力されるようにする(ステップ206)。
SDカードコントローラ106は前記起動要求信号を受け取ると、SDカード起動モード要求があったと判断する。判断後、SDカード起動モードに移行したら、SDカードコントローラ106はメモリコントローラ108にRAM110をアドレス0番地に配置要求するための配置要求信号を出力する(ステップ207)。
メモリコントローラ108はSDカードコントローラ106から前記配置要求信号を受け取ると、RAM110の先頭番地をアドレス0番地に配置するように設定する(ステップ208)。その後、SDカード112からのデータ読み出しを開始する。
メモリコントローラ108はSDカードコントローラ106から前記配置要求信号を受け取ると、RAM110の先頭番地をアドレス0番地に配置するように設定する(ステップ208)。その後、SDカード112からのデータ読み出しを開始する。
また、ウエイト中にSDカード起動モードに移行しなかった場合、SDカードコントローラ106は、リセットコントローラ107に対して負論理信号を送信する。リセットコントローラ107は、SDカードコントローラ106から負論理信号が出力されていることを認識すると、CPU105に対してリセット解除を行う。CPU105は通常通り、ROM109からフェッチを行う。
次に、SDカード112からデータを読み出し、RAM10に書き込むまでの手順を、図2の処理ステップ209〜213で説明する。
SDカードコントローラ106は、SDカードI/F111に対して論理セクタ1つ分のデータを要求すると(ステップ209)、SDカードI/F111はSDカードからデータを読み出してSDカードコントローラ106に送信し(ステップ210)、これにより、SDカードI/F111を介してSDカード112からデータを読み出す。
SDカードコントローラ106は、SDカードI/F111に対して論理セクタ1つ分のデータを要求すると(ステップ209)、SDカードI/F111はSDカードからデータを読み出してSDカードコントローラ106に送信し(ステップ210)、これにより、SDカードI/F111を介してSDカード112からデータを読み出す。
SDカードコントローラ106は、メモリコントローラ108に対して、読み出したデータをRAM109のアドレス0番地から書き込むように書き込み要求を行う(ステップ211)。メモリコントローラ108はRAM109に対して、RAM109の先頭番地から書き込む。
以上の手順を、決められた所定の論理セクタ数分繰り返す(ステップ213)。
以上の手順を、決められた所定の論理セクタ数分繰り返す(ステップ213)。
図3は、本発明の実施の形態に係る携帯電話100において、データ転送終了から携帯電話100が起動するまでの流れ図である。データ転送終了からCPU105がRAM110にフェッチするまでの手順を、図3の301〜307で説明する。
データ転送が終了すると、SDカードコントローラ106は、リセットコントローラ107に対して負論理信号を送信することにより、リセット解除を要求する(ステップ301)。リセットコントローラ107は、SDカードコントローラ106から負論理信号が出力されていることを認識すると、CPU105に対してリセット解除を行う(ステップ302)。
データ転送が終了すると、SDカードコントローラ106は、リセットコントローラ107に対して負論理信号を送信することにより、リセット解除を要求する(ステップ301)。リセットコントローラ107は、SDカードコントローラ106から負論理信号が出力されていることを認識すると、CPU105に対してリセット解除を行う(ステップ302)。
CPU105は、リセット解除された後、メモリコントローラ108に対して、アドレス0番地へアクセスを要求する(ステップ304)。メモリコントローラ108は、RAM110に対してRAM110の先頭番地にアクセスを開始して(ステップ305)、プログラムコードを読み出し(ステップ306)、読み出したプログラムコードをCPU105に送信する(ステップ307)。CPU105は、前記読み出したプログラムを実行する。
以上の手順により、外部記憶装置112から携帯電話100を起動させる。
以上の手順により、外部記憶装置112から携帯電話100を起動させる。
次に、SDカード112内からデータを読み出す手順を説明する。図5はSDカード112からデータを読み出す手順を示す図である。SDカードコントローラ106は、SDカード112のセクタの先頭である第1論理セクタ502から第2論理セクタ503、第3論理セクタ504、・・・と順番に、論理セクタ単位でデータを読み出す。
一定の論理セクタ数を読み出したら、データの読み出しは終了する。例えば一定の論理セクタ数をnとすると、第n論理セクタ505を読み終えたら、次の第(n+1)論理セクタ506以降の論理セクタは読み出さないようにする。
一定の論理セクタ数を読み出したら、データの読み出しは終了する。例えば一定の論理セクタ数をnとすると、第n論理セクタ505を読み終えたら、次の第(n+1)論理セクタ506以降の論理セクタは読み出さないようにする。
以上述べたように本実施の形態によれば、操作を行う操作手段と、外部記憶手段を接続可能な接続手段と、プログラムを記憶する内部記憶手段と、前記接続手段に接続した外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に記憶する記憶制御手段と、前記内部記憶手段に記憶したプログラムを実行する実行する実行手段とを備え、前記記憶制御手段は、前記操作手段の所定操作を含む所定条件が満たされたとき、前記接続手段に接続した前記外部記憶手段に記憶したプログラム(特に、ブートプログラム)を読み込んで前記内部記憶手段に記憶し、前記実行手段は、前記外部記憶手段から読み込んで前記内部記憶手段に記憶した前記プログラムを実行することを特徴としている。
また、前記記憶制御手段が前記外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に書き込みが完了するまで、前記外部記憶手段から前記内部記憶手段に読み込んで記憶した前記プログラムの前記実行手段による実行動作を停止させる停止制御手段を備えて成ること等を特徴としている。
また、前記記憶制御手段が前記外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に書き込みが完了するまで、前記外部記憶手段から前記内部記憶手段に読み込んで記憶した前記プログラムの前記実行手段による実行動作を停止させる停止制御手段を備えて成ること等を特徴としている。
したがって、携帯電話110内のIPLが正常に動作しない場合でも、外部記憶装置112に新しいIPLを書き込んでおき、外部記憶装置112から携帯電話110を起動させることができるたあめ、IPLやROMの状態に依存せず携帯電話を容易に起動させることが可能である。即ち、ROM内部のIPLやROM自体に不具合があった場合でも、新規に作成されたIPLを外部記憶装置に書き込み、外部記憶装置を携帯電話に接続して特定の操作をするだけでIPLを起動することが可能なため、携帯電話100を容易に起動させることが可能になる。
また、本実施の形態に係る携帯電話100を実現するためには、図1のような構成が必要である。しかし、最近の携帯電話ではこれらの部品はすべて実装されており、本実施の形態に係る携帯電話100を実現するために新規の部品を搭載する必要がないため、ほぼ既存の部品のみを用いて本実施の形態に係る携帯電話100を構成することができる。例えば、最近の携帯電話ではSDカード112などの外部記憶装置用I/Fを持ち、外部記憶装置のデータを読み書きできるものが一般的であるため、新たに外部記憶装置のI/Fを用意する必要も無い。
また、外部記憶装置と読み書きが可能であればよく、SDカードやメモリスティック(MemoryStick)などの記憶媒体の種類に依存しないため、外部記憶装置として多種多様な記憶装置を使用することが可能である。
また、外部記憶装置に書き込むIPLに、ROM内のIPLを修復させる機能を持たせることにより、携帯電話を分解することなくIPLを修復することが可能なため、ROM内のIPLを容易に修復することが可能である。
また、外部記憶装置に書き込むIPLに、ROM内のIPLを修復させる機能を持たせることにより、携帯電話を分解することなくIPLを修復することが可能なため、ROM内のIPLを容易に修復することが可能である。
また、近年の携帯電話の機能は単なる音声通信機能だけでは無く、カメラ、メール、WEB閲覧、スケジュール管理といった付加的な機能が多くなってきており、それに伴い、従来、携帯電話内部のメモリに保存するデータとしては電話番号程度であったが、現在では住所録やスケジュールといった重要な個人データを携帯電話内部のメモリに保存し管理する場面が多くなってきている。個人データ等の重要なデータが、IPLの異常で読み出せなくなってしまう事はユーザーにとって非常に不都合である。本実施の形態では、外部記憶装置112から起動する事で、IPLの異常により携帯電話が起動不可となった場合でも、携帯電話内部のメモリに記憶されているユーザデータの読み出しが可能となり、不具合発生時にユーザに与える不便さを軽減することが可能である。
また、ROM内のメインプログラムを書き換えることなく、評価用のソフトや不具合解析用のソフトを外部記憶装置112から起動させることが可能である。例えば、製造工程などで試験時間の短縮のために起動の早い試験ソフトが必要な場面では、外部記憶装置112にそのようなソフトを入れておき、外部記憶装置112から起動させることが可能である。また、販売店で不具合品が戻ってきた場合、不具合解析用のソフトを外部記憶装置112から起動させることにより、ROM内のメインプログラムを書き換える手間が省け、重要データ(ユーザデータ・Logなど)の消失も防ぐことが可能である。
図4は、本発明の他の実施の形態の動作を説明するための流れ図である。本他の実施の形態においては、起動後再データ読み込み時の処理を図4に示すように行うが、構成やその他の処理は前記実施の形態と同じである。
前記実施の形態では、データを転送する論理セクタ数はハードウェア設計の時点で決まってしまうため、IPLとしてSDカードに格納できるプログラムサイズはその論理セクタ数に依存してしまう。
ただし、前記実施の形態において説明したようにして携帯電話を起動した後、ソフトウェアによってSDカードから再びプログラムを読み込むようにすれば、SDカードの容量いっぱいにプログラムを格納することができる。本他の実施の形態は、かかる点に着目して成されたものである。
前記実施の形態では、データを転送する論理セクタ数はハードウェア設計の時点で決まってしまうため、IPLとしてSDカードに格納できるプログラムサイズはその論理セクタ数に依存してしまう。
ただし、前記実施の形態において説明したようにして携帯電話を起動した後、ソフトウェアによってSDカードから再びプログラムを読み込むようにすれば、SDカードの容量いっぱいにプログラムを格納することができる。本他の実施の形態は、かかる点に着目して成されたものである。
以下、図4を用いて、携帯電話が起動した後に、再度データを読み込む時の手順を説明する。尚、各構成要素の符号は、前記実施の形態と共通するものについては同一の符号を使用して説明する。
携帯電話100が起動後、CPU105はSDコントローラ106に論理セクタ1つ分のデータ読み込みを要求する(ステップ401)。
携帯電話100が起動後、CPU105はSDコントローラ106に論理セクタ1つ分のデータ読み込みを要求する(ステップ401)。
SDカードコントローラ106は、SDカードI/F111を介してSDカード112から論理セクタ1つ分のデータを要求し(ステップ402)、SDカードI/F111を介してSDカード112からのデータを読み込んだあと(ステップ403)、CPU105に転送する(ステップ404)。
CPU105は受け取ったデータをRAM110の決められたアドレスに書き込むようにメモリコントローラ108に書き込み指示を行い(ステップ405)、メモリコントローラ108は前記書き込み指示に応答して前記データをRAM110の前記決められたアドレスに書き込む(ステップ406)。
CPU105は受け取ったデータをRAM110の決められたアドレスに書き込むようにメモリコントローラ108に書き込み指示を行い(ステップ405)、メモリコントローラ108は前記書き込み指示に応答して前記データをRAM110の前記決められたアドレスに書き込む(ステップ406)。
これらの動作を必要な分だけ繰り返し、CPU105がフェッチを開始する前までにSDカード112から読み込みきれなかった論理セクタを読み込むことにより、事実上SDカード112の容量限界までプログラムを読み込むことができる。このようにすれば、IPLだけでなく、通常ソフトやハードウェア試験用のプログラムなどをSDカード112に格納しておき、評価者が随時SDカード112から携帯電話を起動させて試験を行ったりすることが可能になる。
携帯電話、PHS、PDA、電子辞書、携帯型パーソナルコンピュータ等の携帯型電子機器に適用することが可能である。
100・・・携帯型電子機器としての携帯電話
101・・・電源接続手段を構成する外部給電インタフェース
102・・・操作手段を構成するキーマトリクス
103・・・キー制御部
104・・・電源制御部
105・・・実行手段及び記憶制御手段を構成するCPU
106・・・記憶制御手段を構成するSDカードコントローラ
107・・・停止制御手段を構成するリセットコントローラ
108・・・記憶制御手段を構成するメモリコントローラ
109・・・内部記憶手段を構成するROM
110・・・内部記憶手段を構成するRAM
111・・・接続手段を構成するSDカードインタフェース
112・・・外部記憶手段を構成するSDカード
101・・・電源接続手段を構成する外部給電インタフェース
102・・・操作手段を構成するキーマトリクス
103・・・キー制御部
104・・・電源制御部
105・・・実行手段及び記憶制御手段を構成するCPU
106・・・記憶制御手段を構成するSDカードコントローラ
107・・・停止制御手段を構成するリセットコントローラ
108・・・記憶制御手段を構成するメモリコントローラ
109・・・内部記憶手段を構成するROM
110・・・内部記憶手段を構成するRAM
111・・・接続手段を構成するSDカードインタフェース
112・・・外部記憶手段を構成するSDカード
Claims (8)
- 操作を行う操作手段と、外部記憶手段を接続可能な接続手段と、プログラムを記憶する内部記憶手段と、前記接続手段に接続した外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に記憶する記憶制御手段と、前記内部記憶手段に記憶したプログラムを実行する実行する実行手段とを有し、
前記記憶制御手段は、前記操作手段の所定操作を含む所定条件が満たされたとき、前記接続手段に接続した前記外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に記憶し、
前記実行手段は、前記外部記憶手段から読み込んで前記内部記憶手段に記憶した前記プログラムを実行することを特徴とする携帯型電子機器。 - 前記記憶制御手段が前記外部記憶手段に記憶したプログラムを読み込んで前記内部記憶手段に書き込みが完了するまで、前記外部記憶手段から前記内部記憶手段に読み込んで記憶した前記プログラムの前記実行手段による実行動作を停止させる停止制御手段を備えて成ることを特徴とする請求項1記載の携帯型電子機器。
- 前記所定条件は、前記操作手段の所定操作が行われると共に電源が供給されることであることを特徴とする請求項1又は2記載の携帯型電子機器。
- 前記プログラムはブートプログラムであることを特徴とする請求項1乃至3のいずれか一に記載の携帯型電子機器。
- 前記内部記憶手段にはブートプログラムが記憶されて成り、
前記記憶制御手段は、前記外部記憶手段に記憶したブートプログラムを読み込んで、前記内部記憶手段のブートプログラムを修復することを特徴とする請求項4記載の携帯型電子機器。 - 前記外部記憶手段は、SDカードメモリ又はメモリスティックであることを特徴とする請求項1乃至5のいずれか一に記載の携帯型電子機器。
- 前記実行手段は、前記外部記憶手段から前記内部記憶手段に読み込んで記憶したプログラムを実行することにより、前記内部記憶手段に記憶されているデータを読み出すことを特徴とする請求項1乃至8のいずれか一に記載の携帯型電子機器。
- 前記実行手段は、前記プログラムを実行した後、前記外部記憶手段に記憶したプログラムで未だ前記内部記憶手段に読み込んで記憶しいていないプログラムを読み込んで前記内部記憶手段に記憶することを特徴とする請求項1乃至7のいずれか一に記載の携帯型電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272605A JP2007086920A (ja) | 2005-09-20 | 2005-09-20 | 携帯型電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272605A JP2007086920A (ja) | 2005-09-20 | 2005-09-20 | 携帯型電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007086920A true JP2007086920A (ja) | 2007-04-05 |
Family
ID=37973870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005272605A Withdrawn JP2007086920A (ja) | 2005-09-20 | 2005-09-20 | 携帯型電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007086920A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009524139A (ja) * | 2006-01-17 | 2009-06-25 | ノキア コーポレイション | Mmc/sdデバイスからホストデバイスをブートする方法,mmc/sdデバイスからブート可能なホストデバイス及びホストデバイスをブートできるmmc/sdデバイス |
WO2010067901A1 (en) * | 2008-12-11 | 2010-06-17 | Kabushiki Kaisha Toshiba | Electronic device and electronic device system |
EP4383108A1 (en) | 2022-12-07 | 2024-06-12 | Seiko Epson Corporation | Control apparatus and robot system |
-
2005
- 2005-09-20 JP JP2005272605A patent/JP2007086920A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009524139A (ja) * | 2006-01-17 | 2009-06-25 | ノキア コーポレイション | Mmc/sdデバイスからホストデバイスをブートする方法,mmc/sdデバイスからブート可能なホストデバイス及びホストデバイスをブートできるmmc/sdデバイス |
WO2010067901A1 (en) * | 2008-12-11 | 2010-06-17 | Kabushiki Kaisha Toshiba | Electronic device and electronic device system |
EP4383108A1 (en) | 2022-12-07 | 2024-06-12 | Seiko Epson Corporation | Control apparatus and robot system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7340566B2 (en) | System and method for initializing a memory device from block oriented NAND flash | |
TWI335536B (en) | Information handling system (ihs) method and for updating a non-volatile memory (nvm) included in an information handling system | |
KR101343704B1 (ko) | 공유된 비휘발성 메모리 아키텍쳐 | |
TWI386852B (zh) | 基本輸出入系統之切換系統及其切換方法 | |
JP4995737B2 (ja) | 移動デバイスの起動手順を初期化するための方法及びデバイス | |
KR20030011067A (ko) | 일체로 내장된 플래시 메모리 및 s램 메모리를 갖는이동통신장치 | |
KR20070077463A (ko) | 컴퓨터 시스템 초기화 방법과 초기화 코드 로딩 방법 및dram 디바이스와 이를 포함하는 내장형 시스템 | |
JP2008065434A (ja) | プログラム起動制御装置 | |
US7149844B2 (en) | Non-volatile memory device | |
KR100849296B1 (ko) | 주제어부와 보조제어부를 구비하는 시스템에서의보조제어부의 초기화 장치 및 방법 | |
US20030182546A1 (en) | Information device, storage medium, and system activation method | |
US20080122659A1 (en) | Embedded controller and computer system using the same | |
GB2463809A (en) | Peripheral device operation method, peripheral device and host | |
KR20060027619A (ko) | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 | |
KR20100088210A (ko) | 휴대용 단말기에서 내장 대용량 메모리를 이용한 컨텐츠 다운로드 방법 및 장치 | |
US20050038955A1 (en) | Flash ROM content updating method and system | |
JP4966422B1 (ja) | 情報処理装置及びデータ保護方法 | |
US20060294356A1 (en) | Apparatus and method of an executable-in-place flash device | |
US20060069848A1 (en) | Flash emulation using hard disk | |
JP2007086920A (ja) | 携帯型電子機器 | |
JP5622429B2 (ja) | マイクロコンピュータ | |
TW521212B (en) | Updating program code method for embedded type micro control unit | |
WO2022199622A1 (zh) | 一种电子设备的启动程序的运行方法和电子设备 | |
JP2009245292A (ja) | 試験対象装置、試験システム、テスト方法及びプログラム | |
TWI480801B (zh) | 安裝即時啓動作業系統方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091215 |