KR20110094047A - 전자 디바이스 및 전자 디바이스 시스템 - Google Patents

전자 디바이스 및 전자 디바이스 시스템 Download PDF

Info

Publication number
KR20110094047A
KR20110094047A KR1020117013206A KR20117013206A KR20110094047A KR 20110094047 A KR20110094047 A KR 20110094047A KR 1020117013206 A KR1020117013206 A KR 1020117013206A KR 20117013206 A KR20117013206 A KR 20117013206A KR 20110094047 A KR20110094047 A KR 20110094047A
Authority
KR
South Korea
Prior art keywords
boot code
boot
electronic device
controller
command
Prior art date
Application number
KR1020117013206A
Other languages
English (en)
Inventor
세이지 우에따
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20110094047A publication Critical patent/KR20110094047A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)

Abstract

전원 투입시, 프로세서가 부트 정보의 판독을 지시하는 명령을 발행한다. 제1 컨트롤러는, 전자 디바이스에 커맨드를 출력하기 위한 커맨드 단자 및 상기 전자 디바이스에 대하여 데이터를 송수신하기 위한 복수의 데이터 단자를 포함하며, 상기 제1 컨트롤러는 상기 프로세서로부터의 명령에 따라 상기 부트 정보를 판독하기 위한 커맨드를 발행하고, 상기 커맨드 단자로부터 상기 전자 디바이스에 상기 커맨드를 전달하며, 상기 커맨드의 발행 기간에 대응하여 신호를 발행하고, 상기 신호를 상기 데이터 단자들 중의 하나로부터 상기 전자 디바이스로 공급한다.

Description

전자 디바이스 및 전자 디바이스 시스템{ELECTRONIC DEVICE AND ELECTRONIC DEVICE SYSTEM}
본 발명은 예를 들어 플래시 메모리를 이용한 전자 디바이스와, 전자 디바이스를 내장한 전자 디바이스 시스템에 관한 것이다.
플래시 메모리 등의 불휘발성 반도체 메모리를 이용한 메모리 카드 등의 메모리 시스템이, 음악 데이터 및 영상 데이터의 기록 미디어로서 사용되고 있다. 메모리 시스템에 사용되는 플래시 메모리로는, 예를 들면 NAND 플래시 메모리가 알려져 있다. 또한, 메모리 시스템으로서, 예를 들면 SDTM 카드가 알려져 있다(예를 들어, 일본특허공개 제2006-92019호 공보 참조).
메모리 시스템은 호스트 장치에 접속되며, 이들 메모리 시스템과 호스트 장치 사이에서 데이터가 송수신된다. 메모리 시스템과 호스트 장치와의 사이의 인터페이스로서 SD 인터페이스가 알려져 있다. SD 인터페이스는, SDTM 카드와 같은 SD 디바이스를 서포트하는 호스트 장치와의 사이의 인터페이스이다.
SD 인터페이스 버스에서는, 복수의 신호선, 예를 들면 클럭 라인, 커맨드 라인 및 데이터 라인이 정의된다. 이들 라인은 하나의 버스로서 취급된다.
최근 들어, 하드 디스크 드라이브를 갖지 않고서, 플래시 메모리를 불휘발성 기억 디바이스로서 이용하는 호스트 장치가 제조되고 있다. 이러한 호스트 장치는, 시스템을 부트 업하는데 필요한 프로그램 코드(부트 코드)를 플래시 메모리로부터 판독할 필요가 있다. 구체적으로, 부트 코드는, 플래시 메모리로 구성된 SD 디바이스에 저장되며, 호스트 컨트롤러를 통해 시스템 메모리에 전송되어 실행된다.
부트 코드는, 호스트 장치의 전원 투입 후에 최초에 판독된다. 구체적으로는, 시스템의 전원이 투입되면, CPU에 의해, 시스템 ROM에 저장된 부트 로더가 기동된다. 호스트 컨트롤러는, 부트 로더에 따라 SD 디바이스에 기억되어 있는 부트 코드를 판독하고, 그 부트 코드를 시스템 메모리에 전송하도록 구성되어 있다. 이 때문에, 시스템은, 부트 로더를 저장하기 위한 시스템 ROM을 필요로 하여, 시스템에 대한 제조 비용이 높아지게 된다. 따라서, 시스템 ROM을 필요로 하지 않는 전자 디바이스 시스템에 대한 요구가 존재한다.
본 발명의 제1 양태에 따르면, 전원 투입시, 부트 정보의 판독을 지시하는 명령을 발행하도록 구성되는 프로세서와; 전자 디바이스에 커맨드를 출력하기 위한 커맨드 단자 및 상기 전자 디바이스와 데이터를 송수신하기 위한 복수의 데이터 단자를 포함하며, 상기 프로세서로부터의 명령에 따라 상기 부트 정보를 판독하기 위한 커맨드를 발행하고 상기 커맨드를 상기 커맨드 단자로부터 상기 전자 디바이스에 전달하며, 또한 상기 커맨드의 발행 기간에 대응하여 신호를 발행하고 상기 신호를 상기 데이터 단자들 중 하나로부터 상기 전자 디바이스에 공급하도록 구성되는 제1 컨트롤러를 포함하는 전자 디바이스 시스템이 제공된다.
본 발명의 제2 양태에 따르면, 부트 정보를 저장하는 메모리와; 커맨드를 수신하도록 구성된 커맨드 단자와; 데이터를 송수신하도록 구성된 복수의 데이터 단자와; 전원 투입시, 상기 커맨드 단자에 전달되는, 상기 부트 정보를 판독하기 위한 커맨드와, 상기 복수의 데이터 단자 중 하나에 상기 커맨드의 발행 기간에 대응하여 전달되는 신호를 부트 정보 판독 요구로서 수신하면, 상기 메모리로부터 상기 부트 정보를 판독하여, 상기 데이터 단자로부터 상기 부트 정보를 출력시키도록 구성되는 컨트롤러를 포함하는 전자 디바이스가 제공된다.
도 1은 본 발명의 일 실시형태에 따른 호스트 장치와 전자 디바이스의 구조를 개략적으로 나타내는 도면.
도 2는 전자 디바이스의 메모리 맵을 개략적으로 도시한 도면.
도 3은 상기 실시형태에 따른 퀵 부트 동작의 예를 도시하는 타이밍 차트.
도 4는 부트 코드 영역의 액세스 동작을 나타내는 플로우 차트.
도 5는 본 실시형태가 적용되는 어플리케이션의 일례를 도시한 도면.
이하, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다.
도 1은, 본 발명의 제1 실시형태에 따른 디바이스의 구성과, 이 디바이스를 내장한 호스트 장치의 구성을 개략적으로 나타내고 있다.
호스트 장치(1)는, 예를 들면 프로세서로서의 CPU(2), 호스트 컨트롤러(3) 및 시스템 메모리(4)를 포함하고 있다.
CPU(2)는, 호스트 장치(1)의 전체적인 제어를 행하며, ROM(read only memory)(도시하지 않음)에 저장되어 있는 프로그램 등에 따라 동작한다. 시스템 메모리(4)는, CPU(2)의 동작에 필요한 실행가능한 프로그램 및 각종 데이터를 저장하기 위해서 이용된다.
호스트 컨트롤러(3)는, 예를 들면 호스트 인터페이스(I/F)(31), DMA(Dynamic Memory Access) 컨트롤러(32), 버퍼(33) 및 SD 인터페이스(34)를 포함하고 있다. 호스트 I/F(31)는, CPU(2) 및 시스템 메모리(4)에 접속되며, 또한 DMA 컨트롤러(32) 및 버퍼(33)에 접속되어 있다. 버퍼(33)는 SD I/F(34)에 접속되어 있다.
호스트 컨트롤러(3)는, 예를 들면 플래시 메모리로 구성된 SD 디바이스(5) 등과 통신가능하게 구성되어 있다. 구체적으로, 호스트 I/F(31)는, CPU(2) 및 시스템 메모리(4)와 통신가능하게 구성되고, SD I/F(34)는 SD 디바이스(5)와 통신가능하게 구성되어 있다.
또한, 호스트 I/F(31)는, 시스템 메모리(4)로부터 전달된 데이터를 버퍼(33)에 전송하고, SD 디바이스(5)로부터 판독되어 SD I/F(34)를 통해 버퍼(33)에 보유된 데이터를 시스템 메모리(4)에 전송한다.
SD I/F(34)는, 시스템 메모리(4)로부터 버퍼(33)를 통해 전달된 데이터를 SD 디바이스(5)에 전송하고, SD 디바이스(5)로부터 판독된 데이터를 수신하여 그 수신된 데이터를 버퍼(33)에 전달한다.
DMA 컨트롤러(32)는, 예를 들면 CPU(2)의 명령에 따라 호스트 I/F(31), SD I/F(34) 및 버퍼(33)를 제어하여, 시스템 메모리(4)로부터 SD 디바이스(5)로의 데이터 전송, 및 SD 디바이스(5)로부터 시스템 메모리(4)로의 데이터 전송을 제어한다.
SD I/F(34)는, 예를 들면 1 비트의 클럭 라인, 커맨드 라인 및 4 비트의 데이터 라인을 통해 SD 디바이스(5)와 접속된다. SD I/F(34)는, 신호의 수신시, 클럭 라인 상의 클럭 신호 SDCLK의 상승 에지에 대해, 커맨드 라인 상의 커맨드 SDCMD 및 데이터 라인 상의 데이터 SDDAT를 받아들인다. 또한, SD I/F(34)는, 신호의 송신시, 클럭 라인 상의 클럭 신호 SDCLK의 상승 에지 또는 하강 에지에 대해, 커맨드 라인 및 데이터 라인으로 커맨드 SDCMD, 응답 및 데이터 SDDAT를 출력한다. 또한, 데이터 라인은, 데이터를 4 비트로 병렬 전송하거나, 1 비트로 직렬 전송할 수 있다.
구체적으로는, SD I/F(34)는, 커맨드(CMD) 제너레이터(35) 및 데이터(DAT) 제너레이터(36)를 포함하고 있다. CMD 제너레이터(35)는, 예를 들면 CPU(2)의 명령에 따라 SD 디바이스(5)를 제어하는 각종 커맨드를 발생시키고, 그 커맨드를 SD 디바이스(5)에 전달한다. DAT 제너레이터(36)는, CPU(2)의 명령에 따라 신호를 발생시키고, 이 신호를 데이터 라인 SDDAT[3:0]에 출력한다.
SD 디바이스(5)는, 예를 들면 NAND 플래시 메모리(50)와, 이 플래시 메모리(50)의 동작을 제어하는 컨트롤러(60)와, 상기 SD I/F(34)의 클럭 라인, 커맨드 라인 및 4 비트의 데이터 라인에 접속되는 클럭 단자, 커맨드 단자 및 데이터 단자를 포함하고 있다.
도 2는, SD 디바이스(5)의 메모리 맵의 일례를 나타내고 있다. NAND 플래시 메모리(50)는 유저 영역(51), 부트 코드 영역(52), 보호 영역(53) 및 시스템 영역(54)을 포함하고 있다.
유저 영역(51)은, 호스트 장치(1) 및 호스트 장치(1)의 유저가 자유롭게 액세스하여 사용하는 것이 가능한 영역이다. 유저 영역(51)에는, 각종 데이터나 호스트 장치의 동작에 필요한 프로그램 등의 임의의 데이터가 저장된다. 유저 영역(51) 내의 데이터는, 예를 들면 FAT(file allocation table)에 의해서 관리된다.
보호 영역(53)은, 예를 들면 특정한 호스트 장치(1)만이 액세스 가능한 데이터를 저장하고 있다. 호스트 장치(1)의 유저는, 소정의 조건을 만족시킨 경우에 한해서, 보호 영역(53)에 액세스할 수 있다.
시스템 영역(54)은, 호스트 장치(1) 및 유저가 직접 액세스할 수 없는 영역이다. 시스템 영역(54)은 SD 디바이스 내의 컨트롤러(도시하지 않음)가 관리하는 영역이다. 예를 들면, 시스템 영역(54)은, 컨트롤러의 제어 정보 및 보안 정보를 저장하고 있다.
부트 코드 영역(52)은, 예를 들면 부트 코드 1 및 부트 코드 2를 기억하고 있다. 부트 코드 1 및 부트 코드 2는, 호스트 장치(1)에의 전원 투입 후, 시스템(OS)을 기동하기 전에 실행하는 것이 필요한 일련의 처리의 적어도 일부를 행하기 위한 코드의 집합이다. 부트 코드 1 및 부트 코드 2는 동일하다. 예를 들면 부트 코드 1에 결함이 생긴 경우, 부트 코드 2가 사용된다.
부트 코드 영역(52)의 데이터는, 파일 시스템에 의해 관리되지 않는다. 부트 코드 영역(52)에는, 예를 들면 하위 어드레스의 페이지로부터 상위 어드레스의 페이지를 향하는 순으로, 부트 코드가 기억되어 있다. 컨트롤러(60)는, 전원 투입 후, 호스트 컨트롤러(3)로부터 전달되는 (후술하는) 퀵 부트 요구에 따라 부트 코드 영역(52) 내의 부트 코드 1을 하위의 어드레스에서 상위의 어드레스를 향하는 순으로 순차적으로 판독하여, 그 부트 코드 1을 호스트 컨트롤러(3)에 전송한다.
(퀵 부트 동작)
다음으로, 본 실시형태에 따른 퀵 부트 동작에 대해 설명한다.
호스트 장치(1)의 전원이 투입되면, CPU(2)는 호스트 컨트롤러(3)를 기동한다. 또한, CPU(2)는, 전원이 투입되면, 호스트 컨트롤러(3)에 명령을 전달한다. 이 명령은, CPU(2) 내에 미리 설정된 퀵 부트 동작의 개시를 위한 기동 명령이며, 이 기동 명령은, 예를 들면 퀵 부트를 나타내는 명령 코드와, 데이터 저장 어드레스로 구성되어 있다. 이 기동 명령은, 호스트 컨트롤러(3)의 호스트 I/F(31) 및 DMA 컨트롤러(32)를 통해 SD I/F(34)에 전달된다. SD I/F(34)의 CMD 제너레이터(35)는, 기동 명령에 따라 데이터의 판독 동작을 지시하는 커맨드 CMD0을 출력하고, DAT 제너레이터(36)는 특정한 신호를 출력한다.
도 3은, 기동 명령에 따라 발생된 CMD0와 특정한 신호를 나타내고 있다. 구체적으로, CMD 제너레이터(35)는, 클럭 신호 SDCLK의 하강 에지에 대해, 커맨드 CMD0를 생성하고, 이 커맨드 CMD0를 커맨드 라인에 전달한다. 이 커맨드 CMD0의 전후에는, 스타트 비트“S” 및 엔드 비트“E”가 부가되어 있다. 또한, DAT 제너레이터(36)는, 커맨드 CMD0의 기간에 대응하여 로우 레벨로 설정된 특정한 신호를 발생시키고, 이 신호를 데이터 라인 SDDAT0에 전달한다. 구체적으로는, 데이터 라인 SDDAT0의 특정한 신호는, 커맨드 CMD0의 출력에 따라 로우 레벨로 설정되며, 커맨드 CMD0의 엔드 비트와 동시에 하이 레벨로 복귀된다. 이것이 SD 디바이스(5)에의 퀵 부트 요구가 된다.
SD 디바이스(5)의 컨트롤러(60)는, 퀵 부트 요구에 응답하여, 플래시 메모리(50)의 부트 코드 영역(52)으로부터 예를 들면 부트 코드 1을 판독하고, 이 부트 코드 1을 1초 이내에 데이터 라인 SDDAT 0-3에 출력한다. 이 판독된 부트 코드 1은, 예를 들면 512 바이트+CRC(cyclic redundancy check code)의 데이터마다 연관되어, 4 비트 모드로 호스트 컨트롤러(3)에 전송된다.
호스트 컨트롤러(3)의 DMA 컨트롤러(32)는, SD I/F(34)를 통해 버퍼(33)에 전송된 부트 코드 1을 호스트 I/F(31)를 통해 시스템 메모리(4)에 전송한다. 환언하면, DMA 컨트롤러(32)는, CPU(2)로부터 전달된 기동 명령에 따라 버퍼(33) 내의 부트 코드 1을 시스템 메모리(4)에 전송한다. CPU(2)는, 시스템 메모리(4)에 전송된 부트 코드 1을 실행하여, 호스트 장치를 기동한다.
도 4는, 컨트롤러(60)에 의한 부트 코드 영역(52)의 액세스 방법을 나타내는 흐름도이다.
상술한 바와 같이, 부트 코드 영역(52)에는, 동일한 부트 코드 1, 2가 기억되어 있다. 퀵 부트 요구에 응답하여, 컨트롤러(60)에 의해, 우선, 부트 코드 1이 판독된다(ST1). 그리고나서, 부트 코드 1의 판독이 성공하였는지의 여부를 판별한다(ST2). 부트 코드 1의 판독이 성공하였다면, 처리는 정상 종료된다.
한편, 부트 코드 1의 판독이 실패한 경우, 부트 코드 2가 판독된다(ST3). 그리고나서, 부트 코드 2의 판독이 성공하였는지의 여부를 판별한다(ST4). 부트 코드 2의 판독이 성공하였다면, 정상적인 부트 코드 2가 부트 코드 1의 기억 영역에 카피된다. 그 결과, 부트 코드 1이 부트 코드 2에 의해 덮어쓰기된다. 이와 같이 하여, 정상적인 부트 코드가 최초에 액세스된다.
도 5는, 본 실시형태가 적용되는 어플리케이션의 일례를 나타내고 있다. 도 5는 예를 들면 휴대 전화 등의 휴대 단말 장치(10)를 도시하고 있다. 휴대 단말 장치(10)는, 그 본체 내에 상기 실시형태에 따른 CPU(2), 시스템 메모리(4) 및 호스트 컨트롤러(3)를 포함하는 호스트 장치(1)를 포함하고 있다. 또한, 본 실시형태에 따른 전자 디바이스(5)가 휴대 단말 장치(10)에 내장되어 있다. 또한, 이 휴대 단말 장치(10)에는, NAND 플래시 메모리를 포함하는 전자 디바이스(11)가 장착가능하게 되어 있다.
상기 휴대 단말 장치는, 휴대 전화에 한정되지 않으며, 퍼스널 컴퓨터, 휴대형 음악 녹음/재생 장치 등이 될 수도 있다.
상기 실시형태에 따르면, 전원 투입시, 호스트 컨트롤러(3)는, CPU(2)로부터의 명령에 따라 커맨드 및 특정한 신호를 발생시킨다. SD 디바이스(5)는, 이 커맨드 및 특정한 신호에 기초하여 부트 코드를 판독한다. 이 후, 호스트 컨트롤러(3)의 DMA 컨트롤러(32)에 의해, 부트 코드를 시스템 메모리(4)에 전송한다. 따라서, 종래 기술과는 다르게, 부트 로더를 저장하는 시스템 ROM이 불필요하게 된다. 따라서, 호스트 장치(1)의 제조 비용을 낮출 수 있다.
또한, SD 디바이스(5)는, 동일한 부트 코드 1, 2를 저장하고 있다. 부트 코드 1에 결함이 생긴 경우, 부트 코드 2를 판독가능하다. 그러므로, 확실하게 부트 동작을 실행하는 것이 가능하여, 호스트 장치(1)의 수명을 연장시킬 수 있다.
이외에도, 부트 코드 1에 결함이 생긴 경우, 부트 코드 1의 기억 영역에 부트 코드 2가 카피된다. 따라서, 최초에 정상적인 부트 코드가 액세스되기 때문에, 부트 동작을 고속화할 수 있다.
당업자라면, 추가의 이점 및 변형예에 상도할 수 있다. 그러므로, 본 발명은 그 넓은 측면에서 본 명세서에 기재 및 도시된 대표적인 실시형태와 구체적 상세에 한정되지 않는다. 이에 따라, 첨부된 특허청구범위 및 그 등가물에 의해 규정되는 일반적 발명 개념의 사상 및 범위로부터 일탈하지 않고서 각종의 변경을 가할 수 있다.
<산업상 이용가능성>
본 발명은, 예를 들어 플래시 메모리가 장착된 휴대 단말 장치에 이용될 수 있다.

Claims (19)

  1. 전자 디바이스 시스템으로서,
    전자 디바이스에 커맨드를 출력하기 위한 커맨드 단자 및 데이터를 송수신하기 위한 복수의 데이터 단자를 포함하는 제1 컨트롤러와,
    상기 커맨드 단자 및 상기 데이터 단자들을 통해 상기 제1 컨트롤러에 결합되며, 부트 정보를 저장하는 전자 디바이스를 포함하며,
    전원 투입시, 상기 제1 컨트롤러는 신호를 발생시키고 상기 신호를 상기 데이터 단자들 중 하나로부터 상기 전자 디바이스에 공급하고, 상기 신호에 따라 상기 전자 디바이스로부터 판독되는 상기 부트 정보를 수신하는,
    전자 디바이스 시스템.
  2. 제1항에 있어서,
    상기 부트 정보는 제1 부트 코드 및 제2 부트 코드를 포함하는, 전자 디바이스 시스템.
  3. 제2항에 있어서,
    상기 제2 부트 코드는 상기 제1 부트 코드와 동일한, 전자 디바이스 시스템.
  4. 제3항에 있어서,
    상기 제1 부트 코드는 상기 제2 부트 코드보다 하위 어드레스에 저장되는, 전자 디바이스 시스템.
  5. 제2항에 있어서,
    상기 전자 디바이스는 제2 컨트롤러를 포함하고, 상기 제2 컨트롤러는 상기 신호에 따라 상기 제1 부트 코드를 판독하도록 구성된, 전자 디바이스 시스템.
  6. 제5항에 있어서,
    상기 제2 컨트롤러는, 상기 제1 부트 코드의 판독이 실패한 경우에, 상기 제2 부트 코드를 판독하도록 구성된, 전자 디바이스 시스템.
  7. 제6항에 있어서,
    상기 제2 컨트롤러는, 상기 제2 부트 코드가 판독된 경우에, 상기 제1 부트 코드를 상기 제2 부트 코드로 덮어쓰기하도록 구성된, 전자 디바이스 시스템.
  8. 제1항에 있어서,
    상기 제1 컨트롤러는, 상기 전자 디바이스로부터 판독되는 상기 부트 정보를 시스템 메모리로 전송하도록 구성된 DMA(direct memory access) 컨트롤러를 포함하는, 전자 디바이스 시스템.
  9. 제1항에 있어서,
    상기 부트 정보는 상기 복수의 데이터 단자를 이용하여 수신되는, 전자 디바이스 시스템.
  10. 전자 디바이스로서,
    부트 정보를 저장하도록 구성된 메모리와,
    커맨드를 수신하도록 구성된 커맨드 단자와,
    데이터를 송수신하도록 구성된 복수의 데이터 단자와,
    전원 투입시에 상기 데이터 단자들 중 하나에 전달되는 신호를 수신하면, 상기 메모리로부터 상기 부트 정보를 판독하도록 구성되며, 상기 데이터 단자들로부터 상기 부트 정보를 출력하는 컨트롤러를 포함하는,
    전자 디바이스.
  11. 제10항에 있어서,
    상기 부트 정보는 제1 부트 코드 및 제2 부트 코드를 포함하는, 전자 디바이스.
  12. 제11항에 있어서,
    상기 제2 부트 코드는 상기 제1 부트 코드와 동일한, 전자 디바이스.
  13. 제12항에 있어서,
    상기 제1 부트 코드는 상기 제2 부트 코드보다 하위 레벨 어드레스에 저장되는, 전자 디바이스.
  14. 제13항에 있어서,
    상기 컨트롤러는 상기 신호에 따라 상기 제1 부트 코드를 판독하도록 구성된, 전자 디바이스.
  15. 제14항에 있어서,
    상기 컨트롤러는, 상기 제1 부트 코드의 판독이 실패한 경우에, 상기 제2 부트 코드를 판독하도록 구성된, 전자 디바이스.
  16. 제15항에 있어서,
    상기 컨트롤러는, 상기 제2 부트 코드가 판독된 경우에, 상기 제1 부트 코드를 상기 제2 부트 코드로 덮어쓰기 하도록 구성된, 전자 디바이스.
  17. 제10항에 있어서,
    상기 부트 정보는 상기 복수의 데이터 단자를 이용하여 출력되는, 전자 디바이스.
  18. 제1항의 전자 디바이스 시스템을 포함하는 휴대 단말 장치.
  19. 제10항의 전자 디바이스를 포함하는 휴대 단말 장치.
KR1020117013206A 2008-12-11 2009-12-11 전자 디바이스 및 전자 디바이스 시스템 KR20110094047A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008316063A JP2010140266A (ja) 2008-12-11 2008-12-11 電子デバイスシステムと電子デバイス
JPJP-P-2008-316063 2008-12-11

Publications (1)

Publication Number Publication Date
KR20110094047A true KR20110094047A (ko) 2011-08-19

Family

ID=42242882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117013206A KR20110094047A (ko) 2008-12-11 2009-12-11 전자 디바이스 및 전자 디바이스 시스템

Country Status (7)

Country Link
US (1) US20110246760A1 (ko)
EP (1) EP2366145A4 (ko)
JP (1) JP2010140266A (ko)
KR (1) KR20110094047A (ko)
CN (1) CN102246143A (ko)
TW (1) TW201030620A (ko)
WO (1) WO2010067901A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070747A1 (ja) * 2009-12-07 2011-06-16 パナソニック株式会社 不揮発性記憶装置、ホスト装置、記憶システム、データ通信方法およびプログラム
US8589730B2 (en) * 2010-08-31 2013-11-19 Apple Inc. Handling errors during device bootup from a non-volatile memory
JP5681576B2 (ja) 2011-06-29 2015-03-11 ルネサスエレクトロニクス株式会社 ホストコントローラ装置、情報処理装置及びイベント情報出力方法
US8706955B2 (en) 2011-07-01 2014-04-22 Apple Inc. Booting a memory device from a host
US9557802B2 (en) * 2013-08-01 2017-01-31 Mediatek Inc. Method of controlling SDIO device and related SDIO system and SDIO device
US10275624B2 (en) * 2013-10-29 2019-04-30 Hand Held Products, Inc. Hybrid system and method for reading indicia
KR102225313B1 (ko) * 2014-08-20 2021-03-10 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
US10585674B2 (en) * 2016-08-22 2020-03-10 Hewlett-Packard Development Company, L.P. Connected devices information
CN108287671B (zh) * 2018-04-10 2024-06-14 江苏扬贺扬微电子科技有限公司 一种具有boot功能的SD卡及其制卡方法
EP3794506A4 (en) * 2018-05-15 2022-02-16 Logmore Oy ELECTRONIC DEVICE AND DATA TRANSMISSION SYSTEM
WO2022113601A1 (ja) * 2020-11-24 2022-06-02 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置およびデータ転送システム
EP4296863A1 (en) * 2021-02-16 2023-12-27 Panasonic Intellectual Property Management Co., Ltd. Host device, slave device, and data transfer system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171483A (ja) * 1994-12-19 1996-07-02 Fanuc Ltd データ処理装置
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
JP2004220258A (ja) * 2003-01-14 2004-08-05 Its Sogo Kenkyusho:Kk 電子ナンバープレートと車両搭載機器とからなるデータ送受信システム
US7409539B2 (en) * 2004-08-06 2008-08-05 International Business Machines Corporation System design and code update strategy to implement a self-healing, self-verifying system
EP3422583B1 (en) * 2004-08-30 2020-07-08 Google LLC Systems and methods for providing nonvolatile memory management in wireless phones
JP4406339B2 (ja) * 2004-09-21 2010-01-27 株式会社東芝 コントローラ、メモリカード及びその制御方法
JP2006146485A (ja) * 2004-11-18 2006-06-08 Toshiba Corp 携帯端末
KR100708128B1 (ko) * 2005-04-30 2007-04-17 삼성전자주식회사 낸드 플래시 메모리 제어 장치 및 방법
JP2007086920A (ja) * 2005-09-20 2007-04-05 Nec Saitama Ltd 携帯型電子機器
US7490177B2 (en) * 2006-01-23 2009-02-10 Infineon Technologies Ag System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture
US7849302B2 (en) * 2006-04-10 2010-12-07 Apple Inc. Direct boot arrangement using a NAND flash memory
KR100880379B1 (ko) * 2006-05-25 2009-01-23 삼성전자주식회사 외부로부터 제공받는 부트 코드로 부팅되는 정보기기시스템
TWI327290B (en) * 2006-10-03 2010-07-11 Magic Pixel Inc Electronic system with nand flash memory storing boot code and a highly reliable boot up method
KR100816763B1 (ko) * 2007-02-13 2008-03-25 삼성전자주식회사 플래시 메모리 모듈을 주기억장치로 사용하는 전자 시스템및 그것의 부팅 방법

Also Published As

Publication number Publication date
EP2366145A4 (en) 2012-11-28
JP2010140266A (ja) 2010-06-24
CN102246143A (zh) 2011-11-16
TW201030620A (en) 2010-08-16
US20110246760A1 (en) 2011-10-06
WO2010067901A1 (en) 2010-06-17
EP2366145A1 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
KR20110094047A (ko) 전자 디바이스 및 전자 디바이스 시스템
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
USRE47542E1 (en) Memory system in which extended function can easily be set
RU2402804C2 (ru) Способ загрузки хостового устройства из устройства mmc/sd, хостовое устройство, загружаемое из устройства mmc/sd, и устройство mmc/sd, из которого может быть загружено хостовое устройство
US7676640B2 (en) Flash memory controller controlling various flash memory cells
JP6082389B2 (ja) ホストから見たデバイスファームウェア更新の影響の管理
CN110059032B (zh) 存储器接口及具有存储器接口的存储器控制器
KR100988157B1 (ko) 메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체
JPWO2008117520A1 (ja) メモリコントローラ、不揮発性メモリシステムおよびホスト装置
US8897092B2 (en) Memory storage device, memory controller and controlling method
CN103365696A (zh) Bios镜像文件获取方法及装置
US20150347151A1 (en) System and method for booting from a non-volatile memory
TWI668569B (zh) 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元
US20090006835A1 (en) Electronic device and control method thereof
US11237954B2 (en) Controller and data storage system having the same
EP2618259B1 (en) Data erasable method of memory in smart card and smart card thereof
CN109697077B (zh) 硬盘固件启动方法、装置及设备
JP2007299249A (ja) Ｎａｎｄ型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法
US20230089489A1 (en) Memory system and method of controlling nonvolatile memory
JP2009176147A (ja) 電子機器および電子機器のメモリアクセス許可判別方法
JP2008065725A (ja) Ｎａｎｄ型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法
CN110297595B (zh) 主机存储器缓冲区配置方法、储存装置与控制电路单元
US7549594B2 (en) Electronic device having plurality of functional units and controller for controlling registers according to status of functional units
JP4793798B2 (ja) マイクロコンピュータ
US20150012688A1 (en) Computer system and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application