JP7243923B2 - ホスト装置、スレーブ装置およびデータ転送システム - Google Patents
ホスト装置、スレーブ装置およびデータ転送システム Download PDFInfo
- Publication number
- JP7243923B2 JP7243923B2 JP2022515818A JP2022515818A JP7243923B2 JP 7243923 B2 JP7243923 B2 JP 7243923B2 JP 2022515818 A JP2022515818 A JP 2022515818A JP 2022515818 A JP2022515818 A JP 2022515818A JP 7243923 B2 JP7243923 B2 JP 7243923B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- clock
- slave device
- data
- host device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 title claims description 53
- 238000012545 processing Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 101001003569 Homo sapiens LIM domain only protein 3 Proteins 0.000 description 2
- 101000639972 Homo sapiens Sodium-dependent dopamine transporter Proteins 0.000 description 2
- 102100026460 LIM domain only protein 3 Human genes 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 206010024796 Logorrhoea Diseases 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4416—Network booting; Remote initial program loading [RIPL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
Description
図1は、ホスト装置100にスレーブ装置120が接続されたデータ転送システムの構成について説明したブロック図である。図1に示すように、ホスト装置100は、少なくとも電源101、SoC102を備えている。そして、SoC102は、少なくともレギュレータ103、2つの電源入力のうち一方を選択する電気的スイッチであるSW104、ホスト装置I/F105、コントローラ106を備える。なおレギュレータ103は、SoC102の外部に配置することも可能である。
以下図1から図3を用いて、ホスト装置100にスレーブ装置120が接続されたときに実行されるブートデータの転送動作について説明する。
本実施の形態において、第1のクロックの供給を停止してから少なくとも前記第2のクロックを供給するまでの期間(タイミングt4からタイミングt6までの期間)CMDライン112はローレベルにドライブされ続ける。すなわち当該期間内にホスト装置100とスレーブ装置120との間でコマンドのやり取りは無い。本実施の形態においては当該期間にコマンドのやり取りを行うことなく、より高速なモードであるDDR50やSDR104でブートデータを転送する。よって、コマンド転送やコマンド解釈に必要なオーバーヘッド時間を削減することができる。結果として、ブートデータの転送効率を高めることが可能である。
101 電源
102 SoC
103 レギュレータ
104 SW
105 ホスト装置I/F
106 コントローラ
110 VDDライン
111 CLKライン
112 CMDライン
113 DATライン
113a DAT0ライン
113b DAT1ライン
113c DAT2ライン
113d DAT3ライン
120 スレーブ装置
121 SoC
122 レギュレータ
123 SW
124 スレーブ装置I/F
125 コントローラ
126 バックエンドモジュール
Claims (9)
- スレーブ装置と、少なくとも電源ライン、クロックライン、コマンドラインおよびデータラインとで接続されるホスト装置であって、
前記スレーブ装置と接続された後に、前記スレーブ装置に前記電源ラインで電源を供給し、
前記スレーブ装置に第1の周波数および第1の電圧値を有する第1のクロックを前記クロックラインで供給し、
前記コマンドラインがハイレベルになった後に、前記コマンドラインをローレベルにドライブし、
前記第1のクロックの供給を停止し、
前記データラインがローレベルにドライブされた状態で前記スレーブ装置に第2の周波数および第2の電圧値を有する第2のクロックを前記クロックラインで供給し、
前記第2のクロックの供給後から第1の所定期間内に前記データラインがハイレベルにドライブされた場合であって、第2の所定期間内に前記スレーブ装置からブートデータを前記データラインで受信した場合は、当該受信したブートデータを用いて起動処理を行い、
前記第1のクロックの供給を停止してから少なくとも前記第2のクロックを供給するまでの期間は、前記コマンドラインをローレベルにドライブし続ける、
ホスト装置。 - 前記コマンドラインがハイレベルになった後であって、前記コマンドラインをローレベルにドライブするより前に、前記スレーブ装置に初期化コマンドを送信し、
当該初期化コマンドには前記ブートデータの転送に用いるモードを特定する情報が記載される、
請求項1に記載のホスト装置。 - 前記ブートデータを受信する前に、前記スレーブ装置から前記ブートデータの読み出しに用いるデータを含むチューニングブロックを受信する、
請求項1に記載のホスト装置。 - ホスト装置と、少なくとも電源ライン、クロックライン、コマンドラインおよびデータラインとで接続されるスレーブ装置であって、
前記ホスト装置と接続された後に、前記ホスト装置から前記電源ラインで電源を供給され、
前記ホスト装置から第1の周波数および第1の電圧値を有する第1のクロックを前記クロックラインで供給され、
前記コマンドラインがハイレベルになった後に、前記コマンドラインがローレベルにドライブされ、
前記第1のクロックの供給を停止され、
前記データラインがローレベルにドライブされた状態で前記ホスト装置から第2の周波数および第2の電圧値を有する第2のクロックを前記クロックラインで供給され、
前記第2のクロックの供給後から第1の所定期間内に前記データラインをハイレベルにドライブし、第2の所定期間内に前記スレーブ装置からブートデータを前記データラインで送信し、
前記第1のクロックの供給を停止してから少なくとも前記第2のクロックを供給するまでの期間は、前記コマンドラインをローレベルにドライブされ続ける、
スレーブ装置。 - 前記コマンドラインがハイレベルになった後、前記コマンドラインがローレベルにドライブされるより前に、前記ホスト装置から初期化コマンドを受信し、
当該初期化コマンドには前記ブートデータの転送に用いるモードを特定する情報が記載される、
請求項4に記載のスレーブ装置。 - 前記ブートデータを送信する前に、前記ホスト装置に前記ブートデータの読み出しに用いるデータを含むチューニングブロックを送信する、
請求項4に記載のスレーブ装置。 - スレーブ装置と、
少なくとも電源ライン、クロックライン、コマンドラインおよびデータラインとで前記スレーブ装置と接続されるホスト装置と、を有するデータ転送システムであって、
前記ホスト装置は、前記スレーブ装置と接続された後に、前記スレーブ装置に前記電源ラインで電源を供給し、
前記ホスト装置は、前記スレーブ装置に第1の周波数および第1の電圧値を有する第1のクロックを前記クロックラインで供給し、
前記ホスト装置は、前記コマンドラインがハイレベルになった後に、前記コマンドラインをローレベルにドライブし、
前記ホスト装置は、前記第1のクロックの供給を停止し、
前記ホスト装置は、前記データラインがローレベルにドライブされた状態で前記スレーブ装置に第2の周波数および第2の電圧値を有する第2のクロックを前記クロックラインで供給し、
前記スレーブ装置は、前記第2のクロックの供給後から第1の所定期間内に前記データラインをハイレベルにドライブし、第2の所定期間内に前記スレーブ装置からブートデータを前記データラインで送信し、
前記ホスト装置は、当該受信したブートデータを用いて起動処理を行い、
前記ホスト装置は、前記第1のクロックの供給を停止してから少なくとも前記第2のクロックを供給するまでの期間は、前記コマンドラインをローレベルにドライブし続ける、
データ転送システム。 - 前記コマンドラインがハイレベルになった後、前記ホスト装置が前記コマンドラインをローレベルにドライブするより前に、前記スレーブ装置に初期化コマンドを発行し、
当該初期化コマンドには前記ブートデータの転送に用いるモードを特定する情報が記載される、
請求項7に記載のデータ転送システム。 - 前記ホスト装置が前記ブートデータを前記スレーブ装置から受信する前に、前記スレーブ装置から前記ブートデータの読み出しに用いるデータを含むチューニングブロックを受信する、
請求項7に記載のデータ転送システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020193974 | 2020-11-24 | ||
JP2020193974 | 2020-11-24 | ||
PCT/JP2021/039261 WO2022113601A1 (ja) | 2020-11-24 | 2021-10-25 | ホスト装置、スレーブ装置およびデータ転送システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022113601A1 JPWO2022113601A1 (ja) | 2022-06-02 |
JPWO2022113601A5 JPWO2022113601A5 (ja) | 2022-11-08 |
JP7243923B2 true JP7243923B2 (ja) | 2023-03-22 |
Family
ID=81754295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022515818A Active JP7243923B2 (ja) | 2020-11-24 | 2021-10-25 | ホスト装置、スレーブ装置およびデータ転送システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US12026007B2 (ja) |
EP (1) | EP4254211A4 (ja) |
JP (1) | JP7243923B2 (ja) |
CN (1) | CN114793452B (ja) |
WO (1) | WO2022113601A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010140266A (ja) | 2008-12-11 | 2010-06-24 | Toshiba Corp | 電子デバイスシステムと電子デバイス |
JP2013101636A (ja) | 2008-02-29 | 2013-05-23 | Panasonic Corp | ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法 |
JP2013214221A (ja) | 2012-04-03 | 2013-10-17 | Renesas Electronics Corp | ホスト装置、半導体装置、及びメモリカードシステム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3364133B2 (ja) * | 1997-10-16 | 2003-01-08 | 富士通株式会社 | カード、ホスト装置、及び、ドライブ装置 |
US7739487B2 (en) | 2006-01-17 | 2010-06-15 | Nokia Corporation | Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from |
JP5106219B2 (ja) * | 2008-03-19 | 2012-12-26 | 株式会社東芝 | メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法 |
US8996851B2 (en) * | 2010-08-10 | 2015-03-31 | Sandisk Il Ltd. | Host device and method for securely booting the host device with operating system code loaded from a storage device |
JP5469205B2 (ja) * | 2012-06-26 | 2014-04-16 | ファナック株式会社 | スレーブ装置の数に応じてデータの通信速度を変更するマスタ装置 |
EP2866354B1 (en) * | 2013-10-25 | 2019-06-26 | VITO NV (Vlaamse Instelling voor Technologisch Onderzoek NV) | Method and system for providing pulsed power and data on a bus |
CN104978301B (zh) * | 2014-04-09 | 2019-08-13 | Nxp股份有限公司 | 基于i2c总线协议的双线差分总线收发***及i2c双线差分通讯方法 |
JP2016029556A (ja) * | 2014-07-15 | 2016-03-03 | 株式会社東芝 | ホスト機器および拡張性デバイス |
JP2017097825A (ja) * | 2015-11-16 | 2017-06-01 | 株式会社東芝 | ホスト機器および拡張デバイス |
TWI645282B (zh) * | 2017-05-24 | 2018-12-21 | 瑞昱半導體股份有限公司 | 單晶片系統與具有其之積體電路裝置 |
KR102450521B1 (ko) * | 2018-01-09 | 2022-10-05 | 삼성전자주식회사 | 모바일 장치 및 그것의 인터페이싱 방법 |
WO2019232482A1 (en) * | 2018-05-31 | 2019-12-05 | Synaptics Incorporated | Low power, high bandwidth, low latency data bus |
-
2021
- 2021-10-25 JP JP2022515818A patent/JP7243923B2/ja active Active
- 2021-10-25 EP EP21881341.8A patent/EP4254211A4/en active Pending
- 2021-10-25 CN CN202180006567.8A patent/CN114793452B/zh active Active
- 2021-10-25 WO PCT/JP2021/039261 patent/WO2022113601A1/ja unknown
-
2022
- 2022-04-26 US US17/729,520 patent/US12026007B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013101636A (ja) | 2008-02-29 | 2013-05-23 | Panasonic Corp | ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法 |
JP2010140266A (ja) | 2008-12-11 | 2010-06-24 | Toshiba Corp | 電子デバイスシステムと電子デバイス |
JP2013214221A (ja) | 2012-04-03 | 2013-10-17 | Renesas Electronics Corp | ホスト装置、半導体装置、及びメモリカードシステム |
Also Published As
Publication number | Publication date |
---|---|
US12026007B2 (en) | 2024-07-02 |
US20220253092A1 (en) | 2022-08-11 |
JPWO2022113601A1 (ja) | 2022-06-02 |
CN114793452B (zh) | 2024-05-24 |
WO2022113601A1 (ja) | 2022-06-02 |
EP4254211A1 (en) | 2023-10-04 |
EP4254211A4 (en) | 2024-05-01 |
CN114793452A (zh) | 2022-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230106495A1 (en) | Memory card and host device thereof | |
US8176215B2 (en) | Semiconductor memory device and control method for semiconductor memory device | |
JP4649009B2 (ja) | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 | |
US20050182881A1 (en) | Extended-Secure-Digital Interface Using a Second Protocol for Faster Transfers | |
EP1820110B1 (en) | Multimedia card interface method, computer program product and apparatus | |
JP4588427B2 (ja) | メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法 | |
WO2018186456A1 (ja) | ホスト装置及びリムーバブルシステム | |
JP2008521080A5 (ja) | ||
US20050132116A1 (en) | High speed modes for MultiMedia-Card interface | |
JP2019057229A (ja) | 通信形式判定方法 | |
JP2010267259A (ja) | メモリデバイスおよびメモリデバイス制御装置 | |
JP7243923B2 (ja) | ホスト装置、スレーブ装置およびデータ転送システム | |
JP6620313B2 (ja) | ホスト装置、スレーブ装置及びリムーバブルシステム | |
JP7320707B2 (ja) | ホスト装置、スレーブ装置およびデータ転送システム | |
JP2018156506A (ja) | ホスト装置、スレーブ装置及びリムーバブルシステム | |
JP7450143B2 (ja) | スレーブ装置、ホスト装置 | |
US20100169698A1 (en) | Recording medium control element, recording medium control circuit board, and recording medium control device | |
WO2016132733A1 (ja) | ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム | |
JP3189746B2 (ja) | Icカードリーダライタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220316 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20221024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230220 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7243923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |