SU913557A1 - Device for control of single-phase self-sustained bridge inverter - Google Patents

Device for control of single-phase self-sustained bridge inverter Download PDF

Info

Publication number
SU913557A1
SU913557A1 SU802962454A SU2962454A SU913557A1 SU 913557 A1 SU913557 A1 SU 913557A1 SU 802962454 A SU802962454 A SU 802962454A SU 2962454 A SU2962454 A SU 2962454A SU 913557 A1 SU913557 A1 SU 913557A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
control unit
trigger
inputs
Prior art date
Application number
SU802962454A
Other languages
Russian (ru)
Inventor
Eduard N Grechko
Vladimir E Pavlenko
Oleg P Alymov
Original Assignee
Inst Elektrodinamiki
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Elektrodinamiki filed Critical Inst Elektrodinamiki
Priority to SU802962454A priority Critical patent/SU913557A1/en
Application granted granted Critical
Publication of SU913557A1 publication Critical patent/SU913557A1/en

Links

Landscapes

  • Inverter Devices (AREA)

Description

Изобретение относится к преобразовав тельной технике и может быть использовано в устройствах управления однофазными автономными инверторами.The invention relates to a converter technique and can be used in control devices for single-phase autonomous inverters.

Известно устройство для управления мостовым инвертором, содержащее задаю- 5 щий генератор и четырехъячейковый регистр сдвига^!].A device for controlling an inverter bridge comprising 5 zadayu- conductive chetyrehyacheykovy generator and shift register ^!].

Однако известное устройство не обеспечивает безударного включения инвертора.However, the known device does not provide a shock-free inverter.

Наиболее близким техническим решением к изобретению по достигаемому результату является устройство для управления вентильным преобразователем, содержащее задающий генератор, формирователь импульсов, блок управления, состоящий из генератора импульсов и компаратора, и η -канальный регистр сдвига, в . каждом канале которого имеется элемент '4 и Й5 -триггер [21.The closest technical solution to the invention on the achieved result is a device for controlling a valve converter containing a master oscillator, a pulse shaper, a control unit consisting of a pulse generator and a comparator, and the η-channel shift register, c. each channel of which has an element '4 and Y5-trigger [21.

Недостатком этого устройства является непригодность для циклоинверторов изза запаздывания по срабатыванию на пе2A disadvantage of this device is unsuitability for cycloinverters because of the delay in triggering on pe2

риоп по сравнению с 1/6 периода для Многоканальных систем управления, что сужает его функциональные возможности.riop compared to the 1/6 period for Multichannel control systems, which reduces its functionality.

Цель изобретения — расширение функциональных возможностей устройства.The purpose of the invention is to expand the functionality of the device.

Поставленная цель достигается тем, что устройство снабжено блоком пуска, состоящим из двух элементов И, формирователя переднего фронта импульсов и элемента ИЛИ, блок управления снабжен двумя -триггерами, элементом.И, линией задержки заднего фронта, формирователями переднего и заднего фронтов, элементом ИЛИ, каждый канал регистра сдвига снабжен последовательно соединенными линией задержки и формирователем заднего фронта импульсов, причем компаратор блока управления подсоединен своими выходами к 5 и Я -входам первого Я5 —триггера, инверсный вход которого подсоединен через последовательно соединенные формирователь переднего фронта и генератор импульсов блока управления к первому входу элемента И блокаThis goal is achieved by the fact that the device is equipped with a start-up unit consisting of two AND elements, a front-of-pulse driver and an OR element, the control unit is equipped with two triggers, an element.And a falling front line, anterior and rear-edge formers, an OR element, each channel of the shift register is provided with series-connected delay lines and a pulse edge front driver, and the comparator of the control unit is connected by its outputs to the 5 and I inputs of the first I5 — trigger, inverse the input of which is connected through a serially connected front-edge driver and the pulse generator of the control unit to the first input of the element AND block

3 9135573,913,557

управления, второй вход которого подсоединен к выходу элемента ИЛИ, блока управления, соединенного своими входами с выходами задающего генератора, одновременно подключенными к й -входам 5 Р-5 -триггеров канальных регистров сдвига, третий вход элемента И блока управления через линию задержки заднего фронта блока управления подключен к прямому Т-выхоцу первого Р5 -триггера и форми- то рователю переднего фронта блока управления, выход которого подключен к 5 -выходу второго £5 -триггера блока управления, Ώ -вход которого соединен с выхо-. дом элемента И блока управления и с ,5control, the second input of which is connected to the output of the OR element, the control unit connected by its inputs to the outputs of the master oscillator simultaneously connected to the-inputs of the 5 P-5 triggers of channel shift registers, the third input of the control unit I through the delay line of the falling front of the unit The control unit is connected to the direct T-outlet of the first P5 trigger and the former front generator of the control unit, the output of which is connected to the 5th output of the second £ 5 -trigger control unit, the input of which is connected to the output-. element house And control unit and s, 5

клеммой для подключения сигнализации 'Авария", прямой выход второго ¢5 -триггера блока управления соединен с первыми входами элементов И канальных регистров сдвига, вторые входы которых со- 20 единены с прямыми Т-выходами регистровых £5 —триггеров, инверсные выходы каждого из которых подключены соответственно через последовательно соединенные линию задержки и формирователь зад- 25 него фронта импульсов к £ —входам каждого последующего регистрового С5 -триггера, причем выход формирователя заднего фронта импульсов последнего регистра соединен с входом первого элемента И 30 блока пуска,-второй вход которого соединен с прямым Т—выходом первого Й5-триггера блока управления и одновременно с формирователем переднего фронта блока пуска, выход которого подсоединен к од- 35 ному входу второго элемента И блока пуска, второй вход которого соединен с выходом задающего генератора, а выход с Я -вводом Я5 -триггера первого канала регистра сдвига, подсоединенного 5 —вхоад дом к выходу элемента ИЛИ блока пуска, второй вход которого соединен с выходом первого элемента И блока пуска, а выходы регистровых элементов И подсоединены к формирователю импульсов. <5 the “Alarm” alarm signal connection terminal, the direct output of the second ¢ 5 trigger of the control unit is connected to the first inputs of the elements AND channel shift registers, the second inputs of which are connected to the direct T-outputs of the register £ 5 —the triggers, the inverse outputs of each connected, respectively, through a series-connected delay line and a rear pulse front driver to £ - the inputs of each subsequent register C5 trigger, and the output of the rear front pulse generator Inonii with the input of the first AND gate 30 start block, -second input coupled to a direct output of the first T-Y5 latch control unit and simultaneously with the leading edge trigger generator unit, whose output is connected to a single-entry 35 Nome second AND starter unit, the second input of which is connected to the output of the master oscillator, and the output with the I-input I5-trigger of the first channel of the shift register connected 5 —the house to the output of the OR element of the start block, the second input of which is connected to the output of the first element of the start block, and the outputs p gistrovyh AND elements are connected to the pulse shaper. <5

На фиг. 1 представлена принципиальная электрическая схема устройства для управления однофазным автономным мостовым инвертором;' на фиг. 2 - временные диафрагмы, поясняющие его работу. 5θFIG. 1 is a circuit diagram of a device for controlling a single-phase autonomous bridge inverter; in fig. 2 - temporary diaphragms explaining his work. 5 θ

Устройство для управления однофазным автономным мостовым инвертором содержит задающий генератор 1, триггеры 2-5 регистра сдвига, формирователь импульсов управления б силовыми клюнами инвертора, блок пуска 7, блок управления 8, выходные элементы И 9-12, линии задержки 13—16 и формирователи заднего фронта импульсов 17—20, включенные между регистровыми ячейками.A device for controlling a single-phase autonomous bridge inverter contains a master oscillator 1, triggers 2-5 of the shift register, a driver for controlling impulses b of the inverter power switches, a starting block 7, a control unit 8, output elements 9-12, delay lines 13-16 and rear drivers pulse fronts 17–20, connected between register cells.

Блок управления состоит из триггера 21, входы которого подключены к выходам компаратора, второго триггера 22, прямой вход которого соединен с вторыми входами элементов И 9-12, 5 -вход через формирователь переднего фронта импульсов 23 подключен к прямому выходу триггера 21, а 9. -вход триггера 22 - к клемме для подключения сигнализации 'Авария", трехвходовой элемент И 24, выход которой подключен к Я -входу триггера 22, первый вход элемента И 24 через элемент ИЛИ 25 подключен / к первому и второму выходам задающего генератора -1, второй инверсный вход элемента И 24 через одновибратор 26 и формирователь переднего фронта импульсов 27 связан с инверсным выходом триггера 21, третий инверсный вход элемента И 24 через линию задержки заднего фронта импульсов 28 подключен к прямому выходу триггера 21. Блок пуска состоит из первого элемента И 29, выход которого через элемент ИЛИ 30 подключен к 2 -входу триггера 2 первой регистровой ячейки, второго элемента И 31, .выход которого подключен к 9 -входу триггера 2 первой регистровой ячейки, первый инверсный вход элемента И 31 подключен к второму входу элемента ИЛИ 30 и через формирователь переднего фронта импульсов 32 подключен к второму входу элемента И 29 и к прямому выходу триггера 21 блока управления, а второй вход, элемента И 31 подключен к первому выходу задающего генератора.The control unit consists of a trigger 21, the inputs of which are connected to the outputs of the comparator, the second trigger 22, the direct input of which is connected to the second inputs of the elements AND 9-12, 5 - input through the front edge pulse generator 23 is connected to the direct output of the trigger 21, and 9. - trigger input 22 - to the terminal for connecting the alarm 'Emergency ", three-input element AND 24, the output of which is connected to the I-input of the trigger 22, the first input of the element 24 And through the element OR 25 connected to the first and second outputs of the master oscillator -1, second inverse input element And 24 through the one-shot 26 and shaper front of the pulse 27 is connected with the inverse output of the trigger 21, the third inverse input element And 24 through the delay line of the falling edge of the pulses 28 is connected to the direct output of the trigger 21. The start block consists of the first element And 29, whose output through the element OR 30 is connected to the 2 input of the trigger 2 of the first register cell, the second element I 31, whose output is connected to the 9 input of the trigger 2 of the first register cell, the first inverse input of the element AND 31 is connected to the second input of the element OR 30 and through ormirovatel front edge of the pulses 32 is connected to the second input of AND gate 29 and to the direct output of flip-flop 21 of the control unit, and a second input of the AND 31 is connected to the first output of the oscillator.

Устройство работает следующим образом.The device works as follows.

Задающий генератор 1 формирует по первому и второму выходам две последовательности импульсов, сдвинутые одна, относительно второй на 180° (фиг. 2ά,δ)The master oscillator 1 generates on the first and second outputs two sequences of pulses shifted one relative to the second by 180 ° (Fig. 2, δ)

В исходном состоянии, когда компаратор блока управления находится в положении 'Стоп', триггеры 2-5 регистровых ячеек обезнулены, элементы И 9-12 закрыты нулевым сигналом с прямого выхода триггера 22. Триггеры 2-5 обезнулены, во-первых, за счет того, что элемент И 29 закрыт по второму входу нулевым сигналом с прямого выхода триггера 21 и тем самым разорваны межрегистровые связи и, во-вторых, за счет того, что выходные сигналы задающего генератора 1 поступают непосредственно на К -входы триггеров 3-5 и разрешеноIn the initial state, when the comparator of the control unit is in the 'Stop' position, triggers 2-5 of the register cells are decontaminated, elements AND 9-12 are closed with a zero signal from the direct output of the trigger 22. Triggers 2-5 are decontaminated, firstly, due to that element 29 is closed at the second input by a zero signal from the direct output of flip-flop 21 and thus interregister communications are broken and, secondly, due to the fact that the output signals of the master oscillator 1 are fed directly to the K-inputs of triggers 3-5 and allowed

5five

913557913557

66

их Прохождение через элемент И 31 на й. —вход триггера 2. На второй Я -вход триггера 22 через элементы ИЛИ 25 и И 24 приходят сигналы задающего генератора, тем самым поддерживая его ну- 5 левое состояние в исходном положении.their passage through element i 31st. - Trigger 2 input. To the second I-Trigger input 22, the signals of the master oscillator come through the elements OR 25 and AND 24, thereby maintaining its left state in the initial position.

При переводе компаратора блока управления в положение 'Пуск" триггер 21 устанавливается в единичное состояние. Сигнал с прямого выхода триггера 21 ’θ через линию задержки заднего фронта импульсов 28 поступает на третий вход элемента И 24 и тем самым запрещает прохождение сигналов задающего генератора на второй Я —вход триггера 22, а <5 формирователь переднего фронта импульсов 23 устанавливает указанный триггер 22 в единичное состояние, и теперь единичный сигнал с его прямого выхода разрешает прохождение сигналов через 20 элементы И 9—12 с регистровых ячеек на формирователь импульсов управления 6 силовыми ключами инвертора. Единичный сигнал с триггером 21. поступает также на второй вход элемента И 29 в качест- 25 ве разрешающего и тем самым замыкает межрегистровую связь между четвертой и первой регистровыми ячейками. Наряду с этим формирователь переднего фронта импульсов 32 при переходе триггера 21 30When translating the comparator of the control unit to the start position, the trigger 21 is set to one state. The signal from the direct output of the trigger 21 θ through the delay line of the falling edge of the pulses 28 enters the third input of the element 24 and thus prohibits the passage of the signals of the master oscillator to the second self —The trigger trigger input 22, and <5 the front-of-pulse driver 23 sets the specified trigger 22 to one state, and now a single signal from its direct output allows the signals to pass through 20 elements AND 9-12 with registers of new cells on the driver of control pulses of the 6 power switches of the inverter. A single signal with trigger 21. also enters the second input of the element I 29 as a resolver and thereby closes the interregister connection between the fourth and first register cells. In addition, the leading edge driver pulses 32 when switching trigger 21 30

в единичное состояние формирует Осигнал, который через элемент ИЛИ 30 поступает на 5 —вход триггера 2 первой регистровой ячейки и устанавливает его в единичное состояние. 35Osignal forms a single state, which through the element OR 30 enters 5 — the trigger 2 input of the first register cell and sets it to a single state. 35

В дальнейшем работа пересчетной схемы происходит следующим образом. Первый приходящий импульс с первого выхода задающего генератора 1 через элемент И 31 поступает на Я —вход триг- 40 гора 2 и переводит его в нулевое состояние. Сигнал с инверсного выхода триггера 2 чераз линию задержки 13 и формирователь заднего фронта импульсов 17 поступает на 5 -вход триггера 3 и устанавли- 45 вает его в единичное состояние. Обозначим импульсы, поступающие с задающего генератора в соответствии с их следованием: 1, 2, 3, 4.... (фиг. 2 а, б). Второй импульс задающего генератора 1 фор- 50 мируется по его второму выходу (см. фиг. 1) и поступает на Я -входы триггеров 4 и 5 и не оказывает влияния на состояние пересчетной схемы. Третий импульс задающего генератора поступает 55 на Я —вход триггера 3 и обезнуливает его. Сигнал с инверсного выхода триггера 3 через линию задержки 14 и формирователь заднего фронта импульсов 18Further work of the recalculation scheme is as follows. The first incoming pulse from the first output of the master oscillator 1 through the element I 31 enters the I — the input of the three-40 mount 2 and transfers it to the zero state. The signal from the inverse output of the trigger 2 of the charaz delay line 13 and the driver of the falling edge of the pulses 17 enters the 5th input of the trigger 3 and sets it to one state. Let us denote the impulses arriving from the master oscillator in accordance with their following: 1, 2, 3, 4 .... (Fig. 2 a, b). The second pulse oscillator 1 for- 50 miruetsya on its second output (see. FIG. 1) and arrives at I -Log flops 4 and 5 and has no effect on the state of scaling circuit. The third impulse of the master oscillator arrives at 55 to the I — the input of the trigger 3 and de-energizes it. The signal from the inverse output of the trigger 3 through the delay line 14 and the pulse edge driver 18

поступает на ς -вход триггера 4 и устанавливает его в единичное состояние. Считывание единицы с триггера 4 и запись ее в триггера 5 осуществляется четвертым импульсом задающего генератора, а считывание единицы с триггера 5 и запись ее в триггер 2 первой регистровой ячейки осуществляется шестым импульсом задающего,генератора и т. д. Выходные сигналы регистровых ячеек, снимаемые с прямых выходов триггеров 2· 5 представлены на фиг. 2 в, д, ж, и.enters the ς -input of the trigger 4 and sets it in a single state. The unit is read from trigger 4 and is written to trigger 5 by the fourth pulse of the master oscillator, and the unit is read from trigger 5 and written to trigger 2 by the first register cell by the sixth pulse of the master, oscillator, etc. The output signals of the register cells removed from The direct outputs of the 2 · 5 flip-flops are shown in FIG. 2 v, d, g, and.

На фиг. 2 г, е, з, к приведены импульсы, снимаемые с линий задержки 13-16. Выходные сигналы с регистровых ячеек в соответствии с последовательностью их выработки поступают на формирователь импульсов управления 6 силовыми ключами инвертора. Кривая выходного напряжения, формируемая инвертором, приведена на фиг. 2 л. Сигналы с триггеров 3 и 5 служат для формирования соответственно положительной и отрицательной полуволн напряжения. Сигналы с выходом триггера 2 и 4 служат для формирования нулевого напряжения, а именно, для включения на это время анодной либо катодной пары силовых ключей инвертора. Сигналы с линий задержки 13-16 служат для создания пауз между переключениями силовых ключей инвертора. Для случая управления транзисторным инвертором эти паузы служат для исключения сквозных токов и величина их составляет несколько микросекунд. Если осуществляется управление тиристорным инвертором, то с помощью линий задержек получаем дополнительные импульсы, необходимые для управления коммутирующими тиристорами. Величина пауз устанавливается в зависимости от типа используемых тиристоров и времени их восстановления. Выхопные сигналы с линий задержки 13-16 в этом случае поступают (как показано на фиг. 1 пунктирными линиями) на формирователи импульсов управления коммутирующих ; тиристоров.FIG. 2 g, e, z, k are pulses taken from delay lines 13-16. The output signals from the register cells, in accordance with the sequence of their output, are fed to the driver of control pulses with 6 power switches of the inverter. The output voltage curve generated by the inverter is shown in FIG. 2 l. The signals from triggers 3 and 5 are used to form, respectively, positive and negative half-wave voltage. The signals with trigger output 2 and 4 are used to form a zero voltage, namely, to turn on the anode or cathode pair of inverter power switches at this time. The signals from the delay lines 13-16 are used to create pauses between switching the power switches of the inverter. For the case of transistor inverter control, these pauses serve to eliminate through-currents and their size is several microseconds. If the thyristor inverter is controlled, then with the help of delay lines we obtain additional pulses necessary to control the switching thyristors. The size of the pauses is set depending on the type of thyristors used and the time of their recovery. Exit signals from delay lines 13–16 in this case are transmitted (as shown in Fig. 1 by dashed lines) to the driver for switching control pulses ; thyristors.

Для снятия выходных импульсов устройства управления с силовых ключей инвертора компаратор блока управления переводится в положение 'Стоп', и соо-гветственно триггер 21 блока управления переходит в нулевое положение. Нулевой сигнал с прямого выхода триггера 21 запрещает прохождение сигналов через элемент И 29 на запуск триггера 2 первой регистровой ячейки. Регистр сдвига под воздействием сигналов задающего генератора 1 формирует в соответствую7To remove the output pulses of the control device from the power switches of the inverter, the comparator of the control unit is shifted to the stop position, and accordingly, the trigger 21 of the control unit goes to the zero position. A zero signal from the direct output of the trigger 21 prohibits the passage of signals through the element 29 to trigger trigger 2 of the first register cell. The shift register under the influence of the signals of the master oscillator 1 generates a corresponding7

913557913557

8eight

щей последовательности выходные сигналы, досчитывая до четвертой ячейки, после чего все триггеры 2-5 переходят в нулевое состояние. Таким образом, выключение инвертора заканчивается фор- 5 мированием отрицательной полуволны выходного напряжения.the sequence of output signals, counting up to the fourth cell, after which all the triggers 2-5 go into the zero state. Thus, turning off the inverter ends with the formation of a negative half-wave output voltage.

Запрет на прохождение сигналов через элементы И 9—12 также поступает не сразу по осуществлении команды "Стоп", ,0 а спустя время 1,1 Т, где Т - период · выходной частоты инвертора. Это связано с тем, что в момент поступления команды "Стоп" единица можеч быть записана в любом из триггеров 2-5. При этом линия задержки 28 осуществляет задержку заднего фронта нулевого сигнала с прямого выхода .триггера 21 по третьему входу элемента И 24. По второму инверсному входу элемента И 24 20The prohibition of the passage of signals through elements 9–12 also does not come immediately after the implementation of the command “Stop”,, 0, and after a time of 1.1 T, where T is the period · of the output frequency of the inverter. This is due to the fact that at the moment when the “Stop” command arrives, the unit can be recorded in any of the 2-5 triggers. In this case, the delay line 28 delays the trailing edge of the zero signal from the direct output of the trigger 21 to the third input of the And 24 element. On the second inverse of the And 24 20 element

формируется нулевой сигнал длительностью 5=1,1 Т с помощью одновибратора 26, который запускается инверсным сигналом триггера 21 через формироватепь переднего фронта импульсов 27. Спустя уха- 25 занное время после поступления команды "Стоп" выходные сигналы задающего генератора через элементы ИЛИ 25 и И 24 поступают на второй й. -вход триггера 22 и переводят его в нулевое состояние. 30 I Оa zero signal with a duration of 5 = 1.1 T is generated using a single vibrator 26, which is triggered by an inverse trigger signal 21 through the leading edge of pulses 27. After a short time after receiving the stop command, the output signals of the master oscillator through the OR 25 and AND elements 24 arrive on the second d. the trigger input 22 and translate it to the zero state. 30 I O

В случае поступления команды "Авария"; например, при пропадании сети ипи перегрузке по выходным зажимам инвертора и другим причинам, триггер 22 переводится в нулевое положение, и снима- 35 ются выходные импульсы управления с силовых ключей инвертора путем запрета прохождения сигналов с регистра сдвига через элементы И 9-12, Так как включе40In case of receipt of the command "Accident"; e.g., when the network failure FPI overload on the output terminals of the inverter and other reasons, the trigger 22 is translated to the zero position, and snima- 35 control pulses are output from the inverter power key by preventing passage of signals from the shift register through AND gates 9-12 Since 40 included

ние инвертора осуществляется с нуля, после чего формируется положительная полуволна напряжения, а в случае поступления команды "Авария" выключение инвертора может произойти при формировании любой из полуволн выходного напряжения, поэтому для безударного пуска при последующем включении инвертора после команды "Авария" следует предусматривать в силовой ' схеме инвертора принудительное замагничивание выходного трансформатора 50 в заданном направлении. 8 дальнейшем, при попадании сигнала "Авария" устройство не может возобновить работу, так как триггер 22 находится в нулевом положении и запрещает прохождение с.игна- 55 лов через элемент И 9—12. Для возобновления работы устройства следует перевести компаратор блока управления последовательно в положение "Стоп", а затем в положение "Пуск".the inverter is generated from scratch, after which a positive half-wave voltage is formed, and in the event of the “Emergency” command, the inverter can be turned off when any output voltage is half-wave, therefore, for a shock-free start, the inverter after the “Emergency” command should be provided 'inverter circuit forced magnetization of the output transformer 50 in a given direction. 8 further, when the “Emergency” signal hits, the device cannot resume operation, since the trigger 22 is in the zero position and prohibits the passage of s. 55 signals through the AND element 9-12. To resume operation of the device, move the comparator of the control unit to the stop position and then to the start position.

Предлагаемое устройство для управления наряду с формированием улучшенной формы кривой выходного напряжения, в спектральном составе которого отсутствует третья и кратные трем гармоники, имеет расширенные функциональные возможности прежде всего за счет осуществления безударного включения инвертора с выходным трансформатором. Это достигается тем, что включение инвертора осуществляется всегда с положительной полуволны, а при выключении заканчивается отрицательной полуволной выходного напряжения. Расширены функциональные возможности предлагаемого устройства управления за счет создания с помощью линий задержек временных пауз между переключениями силовых ключей инвертора которые служат либо для исключения сквозных токов в случае транзисторного инвертора, либо для формирования вспомогательных импульсов управления узлами принудительной коммутации в случае тиристорного инвертора. Устройство позволяет по команде "Авария" мгновенно снимать управляющие импульсы с силовых ключей инвертора и тем самым осуществлять практически безынерционный и наи— более дешевый в реализации сетевой защиты силовых ключей инвертора и нагрузки от развития повышенных аварийных токов и напряжений. Осуществление безударного пуска инвертора, запрет на прохождение импульсов управления на силовые ключи инвертора при аварийных режимах позволяет уменьшить установленные и массогабаритные показатели силовой схемы инвертора, т. е. позволяет улучшить основные технико-экономические показатели инвертора.The proposed device for controlling, along with the formation of an improved output voltage waveform, in the spectral composition of which the third and multiple three harmonics are missing, has enhanced functionality primarily due to the implementation of an unaccented connection of an inverter with an output transformer. This is achieved by the fact that the inverter is always turned on from the positive half-wave, and when it is turned off, it ends with a negative half-wave output voltage. The functionality of the proposed control device has been extended by creating temporary delays between switching power switches of the inverter using delay lines, which serve either to eliminate through currents in the case of a transistor inverter or to generate auxiliary control pulses for forced switching nodes in the case of a thyristor inverter. The device allows the Avariya command to instantly remove the control pulses from the power switches of the inverter and thereby carry out practically inertia-free and most cheap in realizing the network protection of the power switches of the inverter and the load from the development of increased emergency currents and voltages. The implementation of an unaccented start-up of the inverter, a ban on the passage of control pulses to the power keys of the inverter during emergency operation can reduce the installed and mass-dimensional indicators of the inverter power circuit, i.e. it can improve the basic technical and economic indicators of the inverter.

Claims (1)

Формула изобретенияClaim Устройство для управления однофазным автономным мостовым инвертором, содержащее задающий генератор, формирователь импульсов, блок управления, состоящий из генератора импульсов и компаратора, и в -канальный регистр сдвига, в каждом канале которого имеется элемент И и Ц5 -триггер, отличающееся тем, что, с целью расширения функциональных возможностей, оно снабжено блоком пуска, состоящим из двух элементов И, формирователя переднего фронта импуЯьсов и элемента ИЛИ, блокA device for controlling a single-phase autonomous bridge inverter, comprising a master oscillator, a pulse shaper, a control unit consisting of a pulse generator and a comparator, and in-channel shift register, in each channel of which there is an element And and C5 -thrigger, characterized in that the purpose of expanding the functionality, it is equipped with a start-up unit, consisting of two AND elements, a forward front driver, impulses and an OR element, 99 913557913557 10ten управления снабжен двумя Й2 -триггер рами, элементом И, линией задержки заднего фронта, формирователями переднего и заднего фронтов, элементом ИЛИ, и каждый канал регистра сдвига снабжен линией задержки и формирователем заднего фронта импульсов, причем компаратор блока управления подсоединен своими выходами к 2 -и соединен К -входам первого Й5 -триггера, инверсный ю вход которого подсоединен через последовательно соединенные формирователь переднего фронта и генератор импульсов блока управления к первому входу элемен. та И блока управления, второй вход кото- 15 рого подсоединен к выходу элемента ИЛИ блока управления, соединенного своими входами с выходами задающего генератора, одновременно подключенными к Я -входам Й5 —триггеров канальных регистров 20 сдвига, третий вход элемента И блока управления через линию задержки заднего фронта блока управления подключен к прямому Т-выходу первого Й5 -триггера и формирователю переднего фронта блока 25 управления, выход которого подключен к 5 -выходу второго Й8 -триггера блока управления, й -вход которого соединен с выходом элемента И блока управления и с клеммой для подключения сигнализации ю "Авария", прямой выход второго βζ -триггера блока управления соединен с первыми входами элементов И канальных регистров сдвига, вторые входы которых соединены с прямыми Т-выходами регистровых Й2 -триггеров, инверсные выходы каждого из которых подключены соответственно через последовательно соединенные линию задержки и формирователь заднего фронта импульсов к 5 -входам каждого последующего регистрового Й5 -триггера, причем выход формирователя заднего ' фронта импульсов последнего регистра соединен с входом первого элемента И блока пуска, второй вход которого соединен с прямым Т-выходом первого Й.5 -триггера блока управления и одновременно с формирователем переднего фронта блока пуска, выход которого подсоединен к одному входу второго элемента И блока пуска, второй вход которого соединен с выходом задающего генератора, а выход с й —входом Й5 —триггера первого канала регистра сдвига, подсоединенного 2 —входом к выходу элемента ИЛИ блока пуска, второй вход которого соединен с выходом первого элемента И блока пуска, а выходы регистровых элементов И подсоединены к формирователю импульсов.control unit is equipped with two H2-trigger frames, an AND element, a trailing edge delay line, front and trailing edge shapers, an OR element, and each shift register channel is equipped with a delay line and a rear edge pulse shaper, and the comparator of the control unit is connected by its outputs to the 2nd connected to the inputs of the first H5-trigger, the inverse input of which is connected through a serially connected front-edge driver and a pulse generator of the control unit to the first input of the element. This AND the control unit, the second input of which is connected to the output of the element OR of the control unit connected by its inputs to the outputs of the master oscillator simultaneously connected to the I-inputs X5 — trigger triggers of the 2 0 shift, the third input of the control unit I through the line delays the trailing edge of the control unit is connected to the direct output of the first T and the Y5 -triggera builder front edge 2 control unit 5, the output of which is connected to a 5-output of the second control unit -triggera Y8, -Log minutes which is connected to a the element travel of the control unit and the terminal for connecting the alarm "emergency", the direct output of the second βζ-trigger of the control unit is connected to the first inputs of the elements of the channel shift registers, the second inputs of which are connected to the direct T-outputs of the register H2-triggers, inverse outputs each of which is connected respectively via a serially connected delay line and a pulse front driver to the 5 inputs of each subsequent register H5 trigger, and the output of the back driver of the front pulses of the last register are connected to the input of the first element I of the start-up unit, the second input of which is connected to the direct T-output of the first S.5 -trigger of the control unit and simultaneously with the front-edge driver of the start-up unit whose output is connected to one input of the second I-element of the start-up unit, the second input of which is connected to the output of the master oscillator, and the output from the th - input H5 - trigger of the first channel of the shift register connected by 2 - input to the output of the OR element of the start block, the second input of which is connected to the output of the first element nta And the start-up unit, and the outputs of the register elements And connected to the pulse shaper.
SU802962454A 1980-07-21 1980-07-21 Device for control of single-phase self-sustained bridge inverter SU913557A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802962454A SU913557A1 (en) 1980-07-21 1980-07-21 Device for control of single-phase self-sustained bridge inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802962454A SU913557A1 (en) 1980-07-21 1980-07-21 Device for control of single-phase self-sustained bridge inverter

Publications (1)

Publication Number Publication Date
SU913557A1 true SU913557A1 (en) 1982-03-15

Family

ID=20910578

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802962454A SU913557A1 (en) 1980-07-21 1980-07-21 Device for control of single-phase self-sustained bridge inverter

Country Status (1)

Country Link
SU (1) SU913557A1 (en)

Similar Documents

Publication Publication Date Title
SU913557A1 (en) Device for control of single-phase self-sustained bridge inverter
SU1644283A1 (en) Device for protection of self-contained inverter
SU1615861A1 (en) Pulse train shaper
SU506132A1 (en) The recalculation device for three
SU830629A1 (en) Device for control of current inverter based on thermionic rectifiers
SU1170570A1 (en) Device for controlling twelve-phase bridge inverter
SU869067A2 (en) Device for scaling by three
SU1001453A1 (en) Pulse duration forming device
SU445107A1 (en) Bridge transistor inverter
SU144524A1 (en) Pulse Generator
SU868967A1 (en) Device for control of static converter
RU2028727C1 (en) Device for phase correction
SU959977A1 (en) Short-circuit protection apparatus
SU674622A2 (en) Switching unit
SU828306A1 (en) Device for protecting self-sustained thyristorized inverter
SU936310A1 (en) Inverter
SU732841A1 (en) Line interface
SU1108607A1 (en) Device for adjusting self-excited inverter
JPS5419116A (en) Thyristor starter for generator-motor
SU1187258A1 (en) Device for generating difference frequency pulses
SU1422381A1 (en) Pulse shaper
SU736291A1 (en) Stabilized converter
JPS631828B2 (en)
SU1534709A1 (en) Device for control of three-phase induction motor
SU739688A1 (en) Pulse timer