SU144524A1 - Pulse Generator - Google Patents

Pulse Generator

Info

Publication number
SU144524A1
SU144524A1 SU691556A SU691556A SU144524A1 SU 144524 A1 SU144524 A1 SU 144524A1 SU 691556 A SU691556 A SU 691556A SU 691556 A SU691556 A SU 691556A SU 144524 A1 SU144524 A1 SU 144524A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulse
generator
valve
state
pulse generator
Prior art date
Application number
SU691556A
Other languages
Russian (ru)
Inventor
В.П. Зиненков
Original Assignee
В.П. Зиненков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by В.П. Зиненков filed Critical В.П. Зиненков
Priority to SU691556A priority Critical patent/SU144524A1/en
Application granted granted Critical
Publication of SU144524A1 publication Critical patent/SU144524A1/en

Links

Landscapes

  • Dram (AREA)

Description

Известны генераторы пачки импульсов с применением запоминающего устройства и дешифратора состо ний запоминающего устройства, управл ющего работой вентильного распределител  импульсов.Pulse burst generators are known using a memory device and a state decoder of a memory device controlling the operation of a valve pulse distributor.

В предлагаемом генераторе пачки импульсов дл  увеличени  надежности работы генератора при большом числе импульсов в пакете и повышени  его быстродействи  запоминающее устройство выполнено в виде запоминающего регистра на триггерных элементах, единичные и нулевые входы каждой  чейки которого св заны со строго определенными выходами вентильного распределител  импульсов.In the proposed generator of a pulse train to increase the reliability of the generator with a large number of pulses in the packet and increase its speed, the memory device is made in the form of a memory register on the trigger elements, the unit and zero inputs of each cell of which are connected to strictly defined outputs of the valve pulse distributor.

Принципиальна  схема описываемого генератора пачки импульсов приведена на чертеже.A schematic diagram of the described pulse burst generator is shown in the drawing.

Генератор содержит включенные по замкнутой кольцевой схеме многокаскадный запоминающий регистр на триггерах 7-5, диодные потенциальные дешифраторы / и // и импульсно-потенциальное вентильное распределительное устройство.The generator contains a multi-stage storage register connected to a closed-loop circuit on triggers 7-5, diode potential decoders / and // and a pulse-potential valve switchgear.

В исходном состо нии триггеры наход тс  в состо нии «О. Это состо ние триггеров расшифровываетс  дешифраторами / и // и на выходе инвертеров 5 и 7 -потенциалы равны нулю. Вентильный распределитель возбуждаетс  по импульсному входу сдвинутыми по фазе на полпериода тактирующими импульсами t и 2 вспомогательного генератора 8. Эти импульсы проход т на открытые вентили 9 и 70 и формируютс  формировател ми 11 и 12. Импульсы от формировател  11 идут на закрытые вентили 13, 14, 15 и 16 по времени ь импульсы формировател  12 по времени /2 идут на закрытые вентили 17 и 18, а также через открытый вентиль 19 и формирователь 20 на вентиль 21.In the initial state, the triggers are in the state "O. This state of the flip-flops is decoded by the decoders / and // and at the output of the inverters 5 and 7 the potentials are zero. The valve distributor is driven by the pulse input of the phase-shifted clock pulse t and 2 auxiliary generator 8 halfway through. These pulses pass to the open valves 9 and 70 and are formed by the formers 11 and 12. The pulses from the former 11 go to the closed valves 13, 14, 15 and 16 according to the time b, the impulses of the coder 12 according to the time / 2 go to the closed valves 17 and 18, as well as through the open valve 19 and the driver 20 to the valve 21.

Дл  запуска генератора пачки на потенциальный вход 22 вентил  21 «запуск подают отпирающий потенциал. Тогда импульс формировател  20 пройдет через вентиль 21 и после формировател  23To start the generator packs to the potential input 22, the valve 21 "start-up serves an unlocking potential. Then the impulse of the imager 20 will pass through the valve 21 and after the imager 23

№ 144524- 2 -No. 144524-2 -

переведет триггер 5 в состо ние «1. Это новое положение триггеров 5-5 расшифровываетс  дешифратором // и на выходе инвертора 24 будет нулевой потенциал, открываюший вентили 13 и 25 по потенциальному входу. На импульсный вход вентил  43 по времени ti от формировател  11 поступит импульс, который через формирователь 26 поступает в выходную шину генератора и на вход триггера 4, перевод  его в состо ние «1. Нова  комбинаци  состо ний триггеров 3-5 расшифруетс  дешифратором //.и нулевой потенциал инвертора 27 откроет вентиль 17. Очередной тактовый импульс по времени t через вентиль 17 и формирователь 28 пройдет на вторую выходную шину генератора, перевед  одновременно триггер 3 в состо ние «1.sets trigger 5 to status "1. This new position of the flip-flops 5-5 is decoded by the decoder // and at the output of the inverter 24 there will be zero potential opening the valves 13 and 25 at the potential input. The pulse input of the valve 43 in time ti from the driver 11 will receive a pulse, which through the driver 26 enters the output bus of the generator and to the input of the trigger 4, translating it into the state "1. A new combination of states of the triggers 3-5 is decoded by the decoder // and the zero potential of the inverter 27 opens the gate 17. The next clock pulse in time t through the gate 17 and the driver 28 will go to the second output bus of the generator, simultaneously switching the trigger 3 to the state "1 .

Нри дальнейшей работе генератора в триггеры 1-5 аналогично описанному будут последовательно записыватьс  следук)ш,ие кодовые комбинации, а так как выходы вентильного распределител  св заны со входами запоминающего регистра цепью обратной св зи, то при генерировании очередного импульса пачки в регистре фиксируетс  номер следующего «мпульса.If the generator continues to operate in triggers 1-5 similarly to the described, the following sequence and code combinations will be sequentially recorded, and since the outputs of the valve distributor are connected to the inputs of the storage register by the feedback circuit, the next pulse number is recorded in the register “Mpulsa.

Способ св зи выходов распределител  и входов триггеров регистра определ етс  в соответствии с правилами минимизации булевых уравнений, записанных относительно числа переключений, которые необходимо выполнить дл  фиксации нового номера.The method of communication between the outputs of the distributor and the inputs of the register triggers is determined in accordance with the rules for minimizing Boolean equations written relative to the number of switchings that must be performed to fix the new number.

Дл  приведени  схемы в исходное состо ние импульс шины генератора должен перевести триггер 3 в состо ние «О, причем на щине 22 «запуск к этому моменту должен быть запираюш.ий потенциал. Триггеры /-5 устанавливаютс  в состо ние «О подачей импульса по шине 29 «установка О.To bring the circuit back to its initial state, the pulse of the generator bus must transfer trigger 3 to the state “O”, and on the bus 22 “the launch by this moment must be blocked. The flip-flops / -5 are set to the "On impulse through bus 29" O installation.

Благодар  описанному выполнению цепей св зи между  чейками регистра уменьшаетс  шунтирующее вли ние его каскадов друг на друга и повышаетс  быстродействие устройства. В св зи с этим обеспечиваетс  надежна  работа генератора практически при любом числе импульсов в пачке, что обуславливает полезность его использовани .Due to the described execution of the communication circuits between the cells of the register, the shunting effect of its cascades on each other is reduced and the speed of the device is improved. In this connection, the generator is operated reliably with practically any number of pulses in a packet, which makes it useful.

Предмет изобретени Subject invention

Генератор пачки импульсов с применением запоминающего устройства и дещифратора состо ний запоминающего устройства, управл ющего работой вентильного распределител  импульсов, отличающийс  тем, что; с целью увеличени  надежности работы генератора при большом числе импульсов в пакете и повышени  его быстродействи , запоминающее устройство выполнено в виде запоминающего регистра на триггерных элементах, единичные и нулевые входы каждой  чейки которого св заны со строго определенными выходами вентильного распределител  импульсов.A burst generator using a memory device and a state decaller of a memory device controlling the operation of a valve pulse distributor, characterized in that; in order to increase the reliability of the generator with a large number of pulses in the packet and increase its speed, the memory device is made in the form of a memory register on the trigger elements, the single and zero inputs of each cell of which are connected to strictly defined outputs of the valve pulse distributor.

ImIImi

SU691556A 1960-12-30 1960-12-30 Pulse Generator SU144524A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU691556A SU144524A1 (en) 1960-12-30 1960-12-30 Pulse Generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU691556A SU144524A1 (en) 1960-12-30 1960-12-30 Pulse Generator

Publications (1)

Publication Number Publication Date
SU144524A1 true SU144524A1 (en) 1961-11-30

Family

ID=48300190

Family Applications (1)

Application Number Title Priority Date Filing Date
SU691556A SU144524A1 (en) 1960-12-30 1960-12-30 Pulse Generator

Country Status (1)

Country Link
SU (1) SU144524A1 (en)

Similar Documents

Publication Publication Date Title
SU144524A1 (en) Pulse Generator
US3150324A (en) Interleaved delay line with recirculating loops for permitting continuous storage and desired delay time
SU1608669A1 (en) Redundancy device
SU723556A1 (en) Information input arrangement
SU474051A1 (en) Device to enter information in the shift register
SU144052A1 (en) Single-ended ferrite-diode pulse shift register
SU364092A1 (en) ALL-UNION
SU472460A1 (en) Ferrite Diode Binary Counter
SU363977A1 (en)
SU1686462A1 (en) Device for syntactic checking
SU439922A1 (en) Logic circuit
SU482755A1 (en) Device for determining the range of statistical distribution
SU450175A1 (en) Device for controlling decoders
SU126537A1 (en) Electric Stepper Motor Control System
SU371683A1 (en) DEVICE ADAPTIVE DELTA MODULATION
SU384104A1 (en) DEVICE FOR THE MULTIPLICATION OF NUMBERS UNUSED BY PHASE-IMPULSE DECIMAL CODES
SU364964A1 (en) ALL-UNION PAT? 111110-1 SHYAP?
SU1274127A1 (en) Pulse generator
SU482899A1 (en) Divider by 5
SU1420647A1 (en) Flip=flop with indication of instants of termination of transition processes
SU135106A1 (en) Pulse Generator
SU436442A1 (en) PYRAMIDAL DEFINER
SU842955A1 (en) Storage device
SU1140142A1 (en) Remote control system
SU780207A1 (en) Ternary counting flip-flop