SU367460A1 - Оперативное запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств.

Известно оперативное запоминающее устройство (ОЗУ), содержащее блок пам ти, к которому подключены выходы дешифратора (входы дешифратора соединены с выходами датчика адреса кода), регистры числа, подключенные соответственно к входу и выходу блока пам ти, выходы регистров числа, подсоединенные к входам блока обнаружени  неисправных  чеек пам ти.

Однако такие устройства сложны и недостаточно надежны в работе.

Предложенное устройство отличаетс  от известного тем, что выход блока обнаружени  неисправных  чеек пам ти подключен к входу датчика кода адреса.

Это позвол ет упростить устройство и повысить его падежность.

На чертеже показана блок-схема предложенного устройства.

Устройство содержит блок / пам ти, датчик 2 кода адреса, к выходам которого подключены входы дешифратора 3, регистры 4 ti 5 числа , св занные соответственно с входом и выходом блока / пам ти. Выходы регистров 4 и 5 подсоединены к входам блока 6 обнаружени  неисправных  чеек пам ти, выход которого подключен к-входу датчика 2 кода адреса .

Устройство работает следующим образом. При вводе информации в запоминающее устройство происходит двойное обращение к блоку пам ти по выбранному адресу. При

первом обращении записываетс  вводимое число с регистра 4 в блок пам ти /. При повторном обращении это число считываетс  и записываетс  на регистр 5. Блок 6 обнаружени  неисправности сравнивает код па регистре 4 с кодом на регистре 5.

Если коды совпадают, код с регистра 4 вводитс  в блок пам ти. Далее обращение осуществл етс  к последующему адресу.

В случае несовпадени  кодов на регистрах

4 и 5, что свидетельствует о неисправности в выбранном адресе, блок обнаружени  неисправности выдает сигнал, поступающий на вход датчика 2 кода адреса, в результате чего происходит смена адреса и обращение ведетс  к следующей по счету  чейке. Запись информации по новому адресу осуществл етс  в последовательности, изложенной выше.

Таким образом, в предложенном запоминающем устройстве кажда  носледующа   чейка блока пам ти  вл етс  как бы резервной по отношению к предыдущей  чейке. Работа устройства не нарушаетс  и в том случае, если две соседние  чейки откажут, обращение осуществл етс  к следующей третьей

 чейке и т. д.

Считанна  из ОЗУ информаци  будет иметь Пробелы в местах, соответствующих неисправному адресу.

Предмет изобретени 

Онеративное запоминающее устройство, содержащее блок пам ти, к которому подключены выходы дешифратора, входы которого соединены с выходами датчика адреса кода,

регистры числа, подключенные соответственно к входу и выходу блока нам ти, выходы регистров числа подсоединены к входам блока обнаружени  неисправных  чеек пам ти, отличающеес  тем, что, с целью повышени  надежности и упрощени  устройства, выход блока обнаружени  неисправных  чеек пам ти подключен к входу датчика кода адреса.

Сигнал смены