SU978197A1 - Ассоциативное оперативное запоминающее устройство - Google Patents
Ассоциативное оперативное запоминающее устройство Download PDFInfo
- Publication number
- SU978197A1 SU978197A1 SU813299760A SU3299760A SU978197A1 SU 978197 A1 SU978197 A1 SU 978197A1 SU 813299760 A SU813299760 A SU 813299760A SU 3299760 A SU3299760 A SU 3299760A SU 978197 A1 SU978197 A1 SU 978197A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- code
- register
- elements
- Prior art date
Links
Landscapes
- Small-Scale Networks (AREA)
Description
Изобретение относитс к запоминающим устройствам.
Известно ассоциативное оперативное запоминающее устройство, содержащее ассоциативный накопитель, регистр адреса, блок управлени , дешифраторы , усилители записи и считывани , коммутаторы, формирователи сигналов и регистр числа С 11
Недостаток этого устройства низкое быстродействие.
Наиболее близким по технической сущности к предлагаемому вл етс ассоциативное оперативное запоминающее устройство, содержащее матрицу пам ти, дешифраторы X и У, регистр адреса и регистр числа, причем выходы регистра адреса соединены со входами дешифраторов X и У, выходы которых соединены с матрицей пам ти , а выходы и входы регистра числа соединены с соответствующими входа «ш и выходами матрицы пам ти и имеетс соответствие между значени ми ключей и пор дковыми номерами (т.е. адресом) двоичных разр дов запоминающего устройства, причем в чейки пам ти, соответствующие признакам выбранных слов, записываетс 1 2.
Недостаток известного устройства .заключаетс в том, что выборка осуществл етс только при полном совпадении кода опроса с ключом, который вл етс адресом, а наложение маски на произвольное число разр дов кода опроса вл етс недопустимым, что ограничивает его функциональные возможности.
10
Цель изобретени - расширение функциональных возможностей устройства за счет реализации режима поиска информации при наложении маски на код опроса.
15
Поставленна цель достигаетс тем, что Б ассоциативное оперативное запоминающее устройство, содержащее запоминающую матрицу, регистр адреса , дешифраторы, выходы которых сое20 динены с адресными входами запоминающей матрицы, а входы - с одними из входов регистра числа, другие входы и выходы которого подключены к выходам и информационным входам
25 запоминающей матрицы, введен блок модификации кода опроса, входы которого соединены с выходами регистра адреса, а выходы подключены соответственно к входам первого и вто30 рого дешифраторов, блок модификации кода опроса содержит группы элементов И, элемент ИЛИ, группуэлементов ИЛИ, регистры сдвига, триггеры , счетчик и регистр маски, причем первые входы элементов И первой группы вл ютс входами блока и соединены с первыми входами элементов И второй группы, вторые входы которых подключены к выходам регистра маски, а третьи входы - к выходам первого регистра сдвига, выходы элементов И второй группы соединены с первыми входами триггеров и входами элемента ИЛИ, выход которого подключен к входу второго регистра сдвига, выхо.цы которого соединены с вторыми входами триггеров, выходы которых пoдк.ШJчeны к первым входам элементов И третьей группы, вторые вхОды которых соеддинены с выходами счетчика, а выходы -- с первыми входами элементов ИЛИ группы, вторые входы которых подклгоченЕгТ к выходам элементов И первой группы, выходы элементов ИЛИ группы вл ютс выходами блока, вторые входы элементов И первой группы объединены и вл ютс входом стробироваки блока.
На чертеже представлена функциональна схема устройства.
Устройство содержит запоминаюьцуго матрицу 1, первый 2 и второй 3 дешифраторы , регистр 4 числа, регистр 5 адреса и блок б модификации кода опроса, которрлй содержит регистр 7 маски, первый регистр 8 сдвига, первую группу 9 элементов И, элемент ИЛИ 10, счетчик 11, триггеры 12, предназначенные дл распределени маски, вторую группу 13 элементов И, группу элементов ИЛИ 14, третью группу элементов И 15 и второй регистр 16 сдвига. Матрица 1, дешифраторы 2 и 3, младшие разр ды регистра 4 могут быть выполнены на одном типе БИС (например, на стандартной БИС ОЗУ).
Блок 6, регистр 5 и старшие разр ды регистра 4 могут быть выполнены в виде отдельной БИС,
В режиме ассоциативного поиска устройство работает следующим обра э ом,
На регистр 5 подаетс код опроса, представл ющий собой значение признаковых (старших) разр дов слова, на регистр 7 - код маски, В этом режиме осуществл етс предварительное занесение кода опроса с учетом маскировани в блок 6, Код опроса подаетс ИЗ регистра 5 на первые входы элементов И 13. Код маски,установленный в регистре 7, поступает на вторые входы элементов И 13. Затем на третий вход элемента И 13, соответствующего первому разр ду кода опроса, с выхода регистра 8 подаетс стробирующий импульс. Одно-,
временно с выхода первого разр да регистра 16 на первые входы соответствую1иих триггеров 12 подаетс разрешающий потенциал. Если, например , на первый разр д кода опроса наложена маска, т.е. значение первого разр да кода маски равно ТО по совпадению сигналов с выхода соответствующего элемента И 13 и регистра 16 производитс занесение в триггер 12, соответствующий первому разр ду.
Сигнал с выхода элемента И 13 поступает также через элемент ИЛИ 1 на вход регистра 16, после чего на выходе, например, второго разр да регистра 16 устанавливаетс разрешающий потенциал. На выход второго разр да регистра 8 подаетс стробирующий импульс, который поступает на третий вход элемента И 13, соответствующего второму разр ду кода опроса. Если значение второго разр да кода маски равно , то происходит занесение маски в соответствующий триггер 12, вьщаетс через элемент ИЛИ 10 сигнал на вход регистра 16, и разрешающий потенциал устанавливаетс на выходе, нап .ример, третьего разр да регистра 16
Если значение второго разр да
О
то занесекода маски равно
ние маски не происходит, и на выходе второго разр да регистра 16 сохран етс разрешающий потенциал. Затем на выход третьего разр да регистра 8 подаетс стробирующий импульс. Разрешающий потенциал на выходе второго разр да регистра 16 держитс до тех пор, пока значение одного из последующих разр дов кода
.маски не будет равно Ч - в этом случае маска записываетс в соответствующий триггер 12 по совпадению сигнала с вых.ода соответствующе элемента И 13 и с выхода второго разр да регистра 16. На выходе триггера 12 устанавливаетс потенциал, разрешающий прохождение сигнала со второго разр да счетчика 12 на второй вход соответствугощего элемента или 14. Затем разрешающий потенциал устанавливаетс на выходе третьего разр да регистра 16 и так далее, пока не будет подан стробирующий импульс на выход последнего (старшего ) разр да регистра 8.
Таким образом, занесение кода опроса в блок 6 осуществл етс в следующей последовательности: производитс поочередна выдача стробирующих импульсов с выходов регистра 8 на третьи вхолы элементов И 13 и последовательна подача разрешающег потенциала с выходов регистра 16 на вторые входы соответствующих триггеров 12 после каждого очередного
Claims (2)
- занесени кода маски в соответствующий разр д. В результате в каждом замаскированном разр де в положении 1 окажетс только тот из триггеров 12, который соединен с соответствующим выходом счетчика 11. Этим обеспечиваетс перебор всех З комбинаций кода опроса (где m число замаскированных разр дов) пр опросе матрицы 1. После занесени кода опроса с учетом маски в блок б производитс опрос матрицы 1 последовательностью кодов, соответствуюищх коду опроса с учетом маски. Рассмотрим опрос матрицы 1 на примере четырехразр дного кода опроса. Предположим, что код опроса имеет следующий вид: ОММ где М - замаскированный разр д. Так .как маска наложена на второй и третий разр ды, то в блоке б в положе наход тс те триггеры 12 которые св заны соответственно с первым и вторым разр дами счетчика 11, и, таким образом, второй и третий разр ды кода адреса, поступаюш ,его на соответствующий дешифратор 2 или 3, оказываютс св занными соо ветственно с первым и вторым разр дами счетчика 11, Этим обеспечиваетс опрос содержимого матрицы 1 следующей последовательностью кодов Число опросов равно четырем, так как маска наложена на два разр да. После каждого опроса анализирует с значение признакового разр да. Если оно равно Ч, то значит сло во, ключ которого (старшие разр ды совпадает с кодом опроса, находитс в матрице 1, Информаци от младших разр дов считываетс из матрицы 1 и поступает по вторым входам в регистр 4, а информаци от старших р р дов записываетс в старшие разр д регистра 4 соответственно с опросом матрицы 1, независимо от значени признакового разр да. После перебо а комбинаций кода опроса счетчик сбрасываетс , и устройство готово к приему очередного кода опроса. Технико-экономическое преимущес во предлагаемого устройства заключаетс в его более широких функциональных возможност х по сравнен с прототипом, так как оно обеспечи вает выполнение режима ассоциатив .ного поиска при наложении маски на код опроса, Формула изобретени 1, Ассоциативное оперативное запоминающее устройство, содержащее запоминающую матрицу, регистр адреса, дешифраторы, выходы которых соединены с адресными входами запоминающей матрицы, а входы - с одними из входов регистра числа, другие входы и выходы которого подключены к выходам и информационным входам запоминающей матрицы, отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет реализации режима поиска информации при наложении маски на код опроса, в него введен блок модификации кода опроса, входы которого соединены с выходами регистра адреса, а выходы подключены соответственно к входам первого и второго дешифраторов , 2. Устройство по п, 1, отличающеес тем, что блок модификации кода опроса содержит .группы элементов И, элемент ИЛИ, группу элементов ИЛИ, регистры сдвига,триггеры , счетчик и регистр маски, причем первые входы элементов И первой группы, вл ютс входами блока и соединены с первыми входами элементов И второй группы, вторые входы которых подключены к выходам регистг ра маски, а третьи входы - к выходам первого регистра сдвига, выходы элементов И второй группы соединены с первыми входами триггеров и входами . элемента ИЛИ, выход которого подключен к входу второго регистра сдвига, выходы которого соединены с вторыми входами триггеров, выхо-, ды которых подключены к первым входам элементов И третьей группы, вторые входы которых соединены с выходами счетчика, а вйхОды - с первыми входами элементов ИЛИ группы, вторые входы которых подключены к выходам элементов И первой группы, выходы элементов ИЛИ группы вл ютс выходами блока, вторые входы элементов И первой группы объединены и вл ютс входом стробировани блока, Источники информации, прин тые во внимание при экспертизе 1.Крайзмер Л.П. Быстродействующие ферромагнитные запоминающие устройства, М,-Л,, Энерги , 1964, с. 324-326. ,
- 2.Гладу в В, П. и ЯР. Упор доченное извлечение многозначного ответа из ассоциативного ЗУ.-Кибернетика , 1965, 5, с, 32-34 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813299760A SU978197A1 (ru) | 1981-06-15 | 1981-06-15 | Ассоциативное оперативное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813299760A SU978197A1 (ru) | 1981-06-15 | 1981-06-15 | Ассоциативное оперативное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU978197A1 true SU978197A1 (ru) | 1982-11-30 |
Family
ID=20962492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813299760A SU978197A1 (ru) | 1981-06-15 | 1981-06-15 | Ассоциативное оперативное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU978197A1 (ru) |
-
1981
- 1981-06-15 SU SU813299760A patent/SU978197A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU978197A1 (ru) | Ассоциативное оперативное запоминающее устройство | |
SU576609A1 (ru) | Ассоциативное запоминающее устройство | |
US3500340A (en) | Sequential content addressable memory | |
SU1043750A1 (ru) | Ассоциативное запоминающее устройство | |
SU1659984A1 (ru) | Устройство дл ситуационного управлени сложными объектами | |
SU610175A1 (ru) | Ассоциативное запоминающее устройство | |
SU387359A1 (ru) | Ячейка многотактного дешифратора | |
SU1667150A1 (ru) | Устройство дл индикации | |
SU1005189A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти | |
SU1443016A1 (ru) | Устройство дл изучени лексики иностранного зыка | |
SU1160410A1 (ru) | Устройство адресации пам ти | |
SU1718274A1 (ru) | Ассоциативное запоминающее устройство | |
SU1018137A1 (ru) | Устройство дл считывани графической информации | |
SU1010632A1 (ru) | Устройство дл задани тестов | |
SU1037345A1 (ru) | Ассоциативное запоминающее устройство | |
SU1251056A1 (ru) | Устройство дл ввода информации | |
RU2024922C1 (ru) | Устройство для ввода команд управления | |
RU2022353C1 (ru) | Устройство для определения дополнения множества | |
RU1815633C (ru) | Устройство дл поиска данных | |
SU767766A1 (ru) | Устройство дл определени четности информации | |
RU1786483C (ru) | Устройство дл ввода информации | |
SU518785A1 (ru) | Устройство дл сортировки перфокарт по совокупности многоразр дных признаков | |
SU1608695A1 (ru) | Устройство дл определени пересечени множеств | |
SU1642462A1 (ru) | Устройство дл поиска информации | |
SU1272357A1 (ru) | Буферное запоминающее устройство |