SU1649539A1 - Устройство микропрограммного управлени - Google Patents

Устройство микропрограммного управлени Download PDF

Info

Publication number
SU1649539A1
SU1649539A1 SU884437232A SU4437232A SU1649539A1 SU 1649539 A1 SU1649539 A1 SU 1649539A1 SU 884437232 A SU884437232 A SU 884437232A SU 4437232 A SU4437232 A SU 4437232A SU 1649539 A1 SU1649539 A1 SU 1649539A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
control
multiplexer
Prior art date
Application number
SU884437232A
Other languages
English (en)
Inventor
Вячеслав Сергеевич Харченко
Григорий Николаевич Тимонькин
Сергей Николаевич Ткаченко
Сергей Владимирович Терещенков
Original Assignee
Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority to SU884437232A priority Critical patent/SU1649539A1/ru
Application granted granted Critical
Publication of SU1649539A1 publication Critical patent/SU1649539A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в качестве контроллера АСУ технологическими процессами. Целью изобретени   вл етс  повышение достоверности функционировани  устройства за счет контрол  правильности последовательности логических условий. Предлагаемое устройство обеспечивает микропрограммное управление вычислительными системами. При этом обеспечиваетс  достоверный контроль исходного состо ни  устройства управлени  и использование результатов контрол  в дальнейшей работе устройства, повышаетс  оперативность управлени  и уменьшаетс  объем пам ти устройства управлени . Устройство содержит блок посто нной пам ти, регистры адреса, микроопераций, триггер пуска, коммутатор, первый мультиплексор, генератор тактовых импульсов, элемент ИЛИ, демультиплексор, регистр логических условий, второй мультиплексор , блок сумматоров по модулю два, элемент И,первый и второй триггеры управлени , триггер ошибки. 2 ил. (Л С

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в качестве контроллера АСУ технологическими процессами.
Целью изобретени   вл етс  повышение достоверности функционировани  устройства за счет контрол  правильности последовательности логических условий.
На фиг. 1 представлена функциональна  схема предлагаемого устройства; на фиг. 2 - представлен пример алгоритма работы .
Устройство содержит блок 1 посто нной пам ти, регистры адреса 2 и 3 микроопераций , триггер 4 пуска, коммутатор 5, первый
мультиплексор 6, генератор 7 тактовых импульсов , элемент ИЛИ 8, демультиплексор 9, регистр 10 логических условий, второй мультиплексор 11, блок 12 сумматоров по модулю два, элемент И 13, первый 14 и второй 15 триггеры управлени , триггер 16 ошибки, вход 17 кода операций, выход 18 микроопераций, вход 19 внешнего останова , вход 20 пуска устройства, выход 21 ошибки.
Устройство может работать в трех режимах: Обучение, Контроль и Управление .
Режим Обучение предназначен дл  записи в соответствии с микропрограммой
о
4 О
сл
CJ
ю
информации в пам ть (регистр логических условий) об исходном состо нии устройства с тем. чтобы в дальнейшем иметь возможность использовать эту информацию в ходе выполнени  последующих микропрог- рамм.
Режим Контроль предназначен дл  проверки соответстви  записанной информации в регистр логических условий логиче- ским услови м на входе устройства. Микропрограмма режима Контроль может либо повтор ть микропрограмму Обучение (вместо признака ai используетс  признак 32, см. фиг.1), либо отличатьс  от нее. Под этим понимаетс  то, что пор док выполнени  микрокоманд в микропрограмме Контроль может не совпадать с пор дком в микропрограмме Обучение, а также может контролироватьс  правильность записи не всех логических условий, а лишь некоторых из них. Однако, обращенный к логическим услови м, не используемым в микропрограмме Обучение, быть не должно , так как это может привести к ошибочному отключению устройства и выдаче сигнала Ошибка. Режим Контроль должен следовать за режимом Обучение, так как в течение времени значени  логических условий мен ютс  и большой временной разрыв между этими режимами может так- же привести к ошибочному отключению устройства и выдаче сигнала Ошибка, или в режиме Контроль должны использоватьс  логические услови , изменени  которых происход т значительно медленнее, чем врем  работы устройства. Режим Контроль также позвол ет получить косвенную информацию о правильности функционировани  устройства управлени  в целом,
Режим Управление -основной режим работы устройства предназначен дл  управлени  объектом с помощью микроопераций, посылаемых в соответствии с записанными в пам ти устройства микропрограммами.
В режиме работы Управление в микрокомандах ветвлени  может использоватьс  признак 32 (контрол ), если контролируемое логическое условие использовалось в режиме Обучение и его значение в сравнении со временем функционировани  устройства измен етс  медленно . Это повышает достоверность работы устройства и не вли ет на врем  его работы .
8 исходном состо  нии все элементы пам ти установлены в О. В единичном состо нии находитс  только один триггер регистра 3, которому соответствует выход
микрооперации Конца команды, (Цепи установки исходного и сходного состо ний условно не показаны).
Работа устройства начинаетс  после поступлени  на вход 20 сигнала Пуск, по которому устанавливаетс  в единичное состо ние триггер 4 пуска.
По первому тактовому импульсу с выхода 7.1 генератора 7 в регистр 2 заноситс  код с входа 17 Этот код записываетс  в регистр 2 через коммутатор 5, на управл ющий вход которого подаетс  единичный сигнал с выхода регистра 3 микроопераций
В блоке 1 пам ти формируетс  микрокоманда , соответствующа  пришедшему адресу , в поле 1 2 которой формируетс  признак ai режима Обучение триггер 14 устанавливаетс  в единичное состо ние и регистр 10 готов к приему информации
Затем по тактовому импульсу с выхода 7.2 генератора 7 в регистр 3 заноситс  код микрооперации По заднему фронту этого импульса исчезает единичный сигнал на выходе Конец команды регистра 3 и в коммутаторе 5 закрываетс  первый и открываетс  второй информационный вход По следующему тактовому импульсу адрес следующей микрокоманды считываемый с выхода 1 5 блока 1 (немодифицируемз  часть адреса), и с выхода 1 4 через мультиплексор 6 (модифицируема  часть) записываетс  в регистр 2 адреса
По второму тактовому импульсу коды микроопераций занос тс  в регистр 3 и далее работа устройства продолжаетс  аналогично описанному
В микрокомандах ветвлени  код логических условий поступает с пол  1 3 блока 1 в мультиплексор 6 и производит модификацию младшего адресного разр да е соответствии со значением логического услови 
Также код логического услови  поступает на адресный вход демультиплексора 9, который пропускает синхроимпульс 7 1 на те выходы демультиплексора, номер которого указан в коде логических условий Так как выходы демультиплексора 9 соединены с синхровходами регистра 10, то в регистр 10 будут записаны все значени  логических условий , используемых данной микропрограммой . Данные,поступающие на второй информационный вход мультиплексора 6, информирует об исходном состо нии устройства управлени  В последней микрокоманде микропрограммы имеетс  признак конца команды, который устанавливает в единичное состо ние соответствующий триггер регистра 3 микроопераций, единич- ный сигнал поступает на управл ющий
вход коммутатора 5 и готовит его к приему нового кода операций.
Таким образом, в этом режиме фиксируетс  (идентифицируетс ) исходное состо ние объекта до начала выполнений всех операций. В этом режиме Контроль на выходе 1.2 блока 1 пам ти формирует признак 32. Этим признаком триггер 15 управлени  устанавливаетс  в единичное состо ние и разрешает прохождение информации через мультиплексор 11. В микрокомандах ветвлени  код логических условий с пол  1.3 блока 1. поступа  на адресный вход мультиплексора 11, формирует значение с выхода того сумматора по модулю два, номеру которого соответствует поступивший код. Поэтому в процессе выполнени  микропрограммы будут опрошены все и только те сумматоры по модулю два, номерам которых соответствуют адреса логических условий, используемых в данной микропрограмме. Если на выходе мультиплексора 11 по витс  единица, что соответствует ошибке, то триггер 16 ошибки устанавливаетс  в единичное состо ние и на выходе 21 по вл етс  сигнал Ошибка, тогда единичным сигналом, прошедшим через элемент ИЛИ 8. триггер 4 пуска устанавливаетс  в О, генератор 7 тактовых импульсов прекращает работу. Если в процессе повторени  микропрограммы Управлени  значени  логических условий совпадут, то признаком конца команды коммутатор 5 устанавливаетс  в готовность к приему следующего кода операции.
Режим работы Управление  вл етс  основным режимом работы устройства. В этом режиме признаки ai и 32 не вырабатываютс  и следовательно запись логических условий в регистр 10 и их прохождение через мультиплексор 11 не происходит.
В остальном алгоритм работы устройства аналогичен описанному в режиме Обучение .
По приходу последней микрокоманды последней микропрограммы, на выходе триггера конца работы в регистре 3 формируетс  единица, котора  пройд  через элемент ИЛИ 8, поступает на нулевой вход триггера 4, и работа устройства прекращаетс .

Claims (1)

  1. Формула изобретени 
    Устройство микропрограммного управлени , содержащее блок посто нной пам ти , регистры адреса и микроопераций, коммутатор, первый мультиплексор, триггер пуска, триггер ошибки, генератор тактовых импульсов, элемент ИЛИ, причем вход запуска устройства соединен с входом установки в 1 триггера пуска, выход которого
    соединен со входом запуска генератора тактовых импульсов, первый и второй выходы которого соединены соответственно с входами синхронизации регистра адреса и регистра микроопераций, вход кода операции устройства и выход признака Конец команды регистра микроопераций соответственно соединены с первым информационным управл ющим входами коммутатора, выход
    0 которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока посто нной пам ти, выходы полей микроопераций, кода логического услови , модифицируемого
    5 разр да адреса и немодифицируемых разр дов адреса соответственно соединены с информационным входом регистра микроопераций , управл ющим и первым инфор- мационнымвходом первого
    0 мультиплексора, старшими разр дами второго информационного входа коммутатора, выход первого мультиплексора соединен с младшим разр дом второго информационного входа коммутатора, выход регистра
    5 микроопераций  вл етс  выходом микроопераций устройства, выход признака Конец работы регистра микроопераций и вход останова устройства соединены соответственно с первым и вторым входами эле0 мента ИЛИ, выход которого соединен с входом установки в Ч) триггера пуска, вход логических условий устройства соединен со вторым информационным входом первого мультиплексора, отличающеес  тем,
    5 что, с целью повышени  достоверности функционировани  за счет контрол  правильности последовательности логических условий, устройство дополнительно содержит демультиплексор, регистр логических
    0 условий, блок сумматоров по модулю два, второй мультиплексор, первый и второй триггеры управлени , элемент И, причем выход пол  кода логических условий блока посто нной пам ти соединен с управл ю5 щими входами демультиплексора и второго мультиплексора, первый и второй выходы признаков режима работы блока посто нной пам ти соединены с входами установки в Г первого и второго триггеров управле0 ни , выход первого триггера управлени  со- единен с входом разрешени  записи регистра логических условий, выход которого соединен с первым входом блока сумматоров по модулю два и третьим
    5 информационным входом первого мультиплексора , первый выход генератора тактовых импульсов соединен с первым входом элемента И и информационным входом демультиплексора , выходы старших разр дов демультиплексора соединены поразр дно с
    входами синхронизации регистра логических условий, вход логических условий устройства соединен с информационным входом регистра логических условий и со вторым входом блока сумматоров по модулю два, выход которого соединен с информационным входом второго мультиплексора, выход второго мультиплексора соединен с входом установки в 1 триггера ошибки, выход которого
    П
    соединен с выходом Ошибки устройства и третьим входом элемента ИЛИ, выход признака Конец команды регистра микроопераций соединен со вторым входом элемента И, выход которого соединен с входами установки в О первого и второго триггеров управлени , выход второго триггера управлени  соединен со стробирующим входом второго мультиплексора.
    ко
    го
    ном
    и
    .4.1
    М
SU884437232A 1988-06-06 1988-06-06 Устройство микропрограммного управлени SU1649539A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884437232A SU1649539A1 (ru) 1988-06-06 1988-06-06 Устройство микропрограммного управлени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884437232A SU1649539A1 (ru) 1988-06-06 1988-06-06 Устройство микропрограммного управлени

Publications (1)

Publication Number Publication Date
SU1649539A1 true SU1649539A1 (ru) 1991-05-15

Family

ID=21379941

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884437232A SU1649539A1 (ru) 1988-06-06 1988-06-06 Устройство микропрограммного управлени

Country Status (1)

Country Link
SU (1) SU1649539A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1007106,кл. G 06 F 9/22, 1981. Майоров С.А. и Новиков Г.И. Структура электронных вычислительных машин. Л.Машиностроение, 1979, с,312-314. Авторское свидетельство СССР Ns 1252759, кл. G 05 В 19/18, 1987. Авторское свидетельство СССР № 1140121. кл.СОбР 11/00, 1986. *

Similar Documents

Publication Publication Date Title
SU1649539A1 (ru) Устройство микропрограммного управлени
SU1365091A1 (ru) Микропрограммный процессор
SU1322282A1 (ru) Микропрограммное устройство управлени
SU1208556A1 (ru) Микропрограммное устройство с контролем
SU1179342A1 (ru) Устройство дл восстановлени работы процессора
SU1365082A1 (ru) Микропрограммное устройство управлени с контролем
SU1599861A1 (ru) Устройство дл контрол блоков микропрограммного управлени
SU1176328A1 (ru) Микропрограммное устройство управлени
SU1174930A1 (ru) Устройство дл управлени и диагностировани
SU1203526A1 (ru) Устройство дл контрол микропрограммного блока управлени
SU1476465A1 (ru) Микропрограммное устройство управлени
SU968814A1 (ru) Микропрограммное устройство управлени
SU1481712A1 (ru) Асинхронное устройство дл программного управлени
SU1280627A1 (ru) Микропрограммное устройство управлени с контролем
SU1711168A1 (ru) Устройство дл контрол хода программ
SU1642446A1 (ru) Программируемый контроллер
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора
SU1621026A1 (ru) Микропрограммное устройство управлени с контролем
SU1539782A2 (ru) Устройство дл тестового контрол цифровых блоков
SU1256025A1 (ru) Мультимикропрограммное устройство управлени
SU1709320A1 (ru) Устройство дл отладки программ
SU1501065A1 (ru) Устройство дл контрол хода программ
SU1213485A1 (ru) Процессор
SU1307460A1 (ru) Устройство дл контрол выполнени программ
SU1702370A1 (ru) Микропрограммное устройство управлени с контролем