SU1709320A1 - Устройство дл отладки программ - Google Patents
Устройство дл отладки программ Download PDFInfo
- Publication number
- SU1709320A1 SU1709320A1 SU904798134A SU4798134A SU1709320A1 SU 1709320 A1 SU1709320 A1 SU 1709320A1 SU 904798134 A SU904798134 A SU 904798134A SU 4798134 A SU4798134 A SU 4798134A SU 1709320 A1 SU1709320 A1 SU 1709320A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- inputs
- output
- stop
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении устройств отладки программ специализированных ЦВМ. Цель изобретени - расширение функциональных возможностей устройства. Устройство дл отладки программ содержит блок 1 пам ти, триггер 2 требовани прерывани , триггер 3 признака прерывани , триггер 4 работы, триггер 5 останова по адресу, первый 6 и второй 7 блоки сравнени , элемент И-ИЛИ 8, первый 9, второй 10, третий 11, четвертый 12 и п тый 13 элементы И и элемент И-НЕ 14. Новыми в устройстве вл ютс триггер 3 признака прерывани , триггер 4 работы, триггер 5 останова по адресу, первый 6 и второй 7 блоки сравнени , третий 11, четвертый 12 и п тый 13 элементы И и элемент И-НЕ 14. 1 ил.Jt".слс•ч о юСА)ю!0
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при отладке программ специализированных ЦВМ, содержащие в своем составе штатные или отладочные запоминающие устройства.
Известно устройство дл отладки программ , содержащее соответствующим образом соединенные между собой наладочный запоминающий блок, блок приема и выдачи чисел и команд, блок формировани адреса, блок управлени , регистр режима программы и триггер управлени таймерами.
Известно также устройство дл отладки программ, содержащее генератор тактовых импульсов, рабочие регистры, счетчик команд, блок пам ти программ, блок формировани адресов , блок коммутации и блок управлени .
Наиболее близким к предлагаемому вл етс устройство дл отладки программ, содержащее соответствующим образом соединенные между собой блок пам ти, триггер (требовани прерывани ), группу элементов И, группу элементов ИЛИ, шифратор команды Останов, первый и второй элементы И и первый и второй элементы задержки.
Недостатками этого устройства вл ютс ограниченные функциональные возможности при больших аппаратных затратах и низком быстродействии.
Большие аппаратные затраты обусловлены необходимостью использовани группы элементов И и группы элементов ИЛИ, шифратора команды останов и двух элементов задержки, а также необходимостью использовани в блоке пам ти дополнительного разр да, который приводит к тем больше дополнительным аппаратным затратам , чем больший объем пам ти используетс в устройстве. Кроме того, при использовании стандартных БИС ЗУ с организацией МК X п разр дов дл построени блоков пам ти с организацией m х МК х N разр дов, где N кратно п, дополнительными затратами сверх оговоренных выше будет оборудование запоминающее m МК х (п-1) разр дов пам ти.
Низкое быстродействие определ етс , во-первых, необходимостью размещени в цепи передачи информации от блока пам ти групп элементов И и ИЛИ по одной цепи и триггера, элемента И, шифратора и группы элементов ИЛИ-по другой цепи. Во-вторых , использование элементов задержки дл передачи сигналов с учетом синхронизации работы соответствующих элементов устройства увеличивает врем цикла работы блока пам ти, т.е. снижает быстродействие устройства в целом.
Ограниченные функциональные возможности устройства вызваны тем, что при исполнении блока пам ти в виде посто нного ЗУ, в котором требуетс скорректировать 5 программу либо из-за ошибок в ней, либо из-за изменени исходных данных и условий эксплуатации, данное устройство не позвол ет динамически корректировать неверные участки программ даже при наличии в блоке пам ти модулей оперативной пам ти.
Цель изобретени - расширение функциональных возможностей устройства. Поставленна цель достигаетс тем. что
5 в устройство дл отладки программ, содержащее блок пам ти, триггер требовани прерывани , элемент 2И-ИЛИ и первый и второй элементы И, причем группы информационных , адресных входов и входов усло0 ВИЯ обращени устройства соединены с группами одноименных входов блока пам ти , выход триггера требовани прерывани соединен с первым входом первого элемента И, дополнительно введены триггер признака прерывани , триггер работы, триггер останова по адресу, первый и второй блоки сравнени , третий, четвертый и п тый элементы И, и элемент И-НЕ, причем группа выходов блока пам ти соединена с группой
0 информационных выходов устройства, группа адресных входов и группа входов услови обращени устройства соединены с первыми группами входов соответственно первого и второго блоков сравнени , вторые
5 группы входов которых соединены с группой входов задани адреса устройства, выходы первого и второго блоков сравнени соединены с первым и вторым входами второго элемента И, выход которого соединен
0 с установочным входом триггера осталова по адресу, входы разрешени останова по команде Останов и разрешени останова по адресу группы входов признаков останова устройства соединены соответственно с
5 первым входом первого элемента И элемента 2И-ИЛИ и третьим входом второго элемента И, выход элемента 2 И-ИЛИ соединен с установочным входом триггера требовани прерывани , нулевой выход
0 триггера признака прерывани и выход триггера останова по адресу соединены соответственно с первым и вторым входами второго элемента И элемента 2 И-ИЛИ, вход сброса устройства соединен с первыми
5 входами сброса триггера требовани прерывани и триггера работы и с входом сброса триггера останова по адресу, информационный вход и синхровход которого подключены соответственно к шине нулевого потенциала устройства и к выходу
элемента И-НЕ, вход микрооперации конца режима группы входов микроопераций устройства соединен с первым входом элемента И-НЕ, входы микроопераций конец команды и Останов группы входов микроопераций устройства соединен с третьим входом второго и вторым входом первого элементов И элемента 2 И-ИЛИ, вход микрооперации конец восстановлени слова состо ни программы соединен с первыми входами третьего и четвертого элементов И, первый синхровход группы синхровходоа устройства соединен с вторым входом первого элемента И, выход которого подключен к установочному входу триггера приэнака прерывани , второй синхровход группы синхровходов устройства соединен с первым входом п того и четвертым входом второго элементов И, третий синхровход группы синхровходов устройства соединен с вторыми входами четвертого элемента И и элемента И-НЕ и с третьим входом первого элемента И элемента 2 И-ИЛИ, четвертый синхровход группы синхровходов устройства соединен с вторым входом третьего элемента И, выход которого соединен с входом сброса триггера признака прерывани , единичный выход триггера приэнака прерывани подключен к выходу признака прерывани по останову устройства и соединен с втЬрым входом п того и третьим входом четвертого элементов И, выходы которых соединены соответственно с вторыми входами сброса триггера требовани прерывани и триггера работы, вход пуска устройства соединен с установочным входом триггера работы, выход которого вл етс выходом Стоп-работа устройства, выход триггера требовани прерывани вл етс выходом требовани прерывани устройства , вход признака основной работы устройства соединен с четвертым входом четвертого элемента И.
Сущность изобретени заключаетс в расширении функциональных возможностей устройства, во-первых, за счет переменной настройки устройства на режим останова с прерыванием либо прерывани без останова в режиме основной работы устройства по заданному адресу блока пам ти и, во-вторых, при использовании данного режима дл динамической коррекции программ, расположенных в модул х посто нной пам ти и наличии модулей оперативной пам ти в блоке пам ти устройства.
Сущнрсть изобретени реализуетс введением в него триггеров признака прерывани , работы и останова по адресу, первого и второго блоков-сравнени элемента И-НЕ и третьего, четвертого и п того элементов И и соответствующих св зей этих элементов и узлов между собой и с известными элементами и узлами устройства. Положительный эффект достигаетс
тем, что возможность прерывани по задаваемым извне кодам, определ ющим адрес прерывани , позвол ет, во-первых, оперативно измен ть (перезадавать) адреса прерываний (останова), если программа
0 располагаетс в модул х посто нной пам ти блока пам ти устройства, во-вторых, эти прерывани могут быть использованы дл динамической коррекции участков программ по причине ошибок в программах или
5 изменени исходных данных, св занные с изменением условий эксплуатации устройства .
На чертеже представлена функциональна схема устройства.
0 Устройство дл отладки программ содержит блок 1 пам ти, триггер 2 требовани прерывани , триггер 3 признака прерывани , триггер 4 работы, триггер 5 останова по адресу, первый 6 и второй 7 блоки сравнени , элемент 8 И-ИЛИ, первый 9, второй 10, третий 11, четвертый 12 и п тый 13 элементы И и элемент 14 И-НЕ.
Кроме того, обозначены группа 16 адресных входов устройства, группа 15 информационных входов устройства, группа 17 входов услови обращени устройств, группа 18 входов задани адреса устройства и ее перва 18.1 и втора 18.2 части, группа 19 входов признаков останова устройства, включающа Вход 19.1 разрешени останова по команде Останов и вход 19.2 разрешени останова по адресу, группа
20входов микроопераций, включающа вход 20.1 микрооперации конец режима,
0 вход 20.2 микрооперации конец команды, вход 20.3 микрооперации Останов и вход 20.4 микрооперации конец восстановлени слова состо ни программы (ССП), группа
21синхровходов устройства, включающа 5 первый 21.1, второй 21.2, третий 21.3 и четвертый 21.4 синхровходы, вход 22 сброса устройства, вход 23 пуска устройства, группа 24 информационных выходов устройства, выход 25 требовани прерывани устройства, выход 26 признака прерывани по останову устройства, выход 27 Стоп-работа устройства и вход 28 признака основной работы устройства.
При этом группы 15 информационных,
5 16 адресных входов и 17 входов услови обращени устройства соединены с группами одноименных входов блока 1 пам ти. Выход триггера 2 требовани прерывани соединен с первым входом первого элемента 9 И.
Группа выходов блока 1 пам ти соединена с группой 24 информационных выходов устройства. Группа 16 адресных входов и группа 17 входов услови обращени устройства соединены с первыми группами входов соответственно первого 6 и второго 7 блоков сравнени , вторые группы входов которых соединены с первой 18.1 и второй 18.2 частью группы 18 входов задани адреса устройства. Выходы первого 6 и второго 7 блоков сравнени соединены с первым и вторым входами второго элемента 10 И, выход которого соединен с установочным входом S триггера 5 останова по адресу.
Входы 19.1 разрешени останова по команде Останов и 19.2 разрешени останова по адресу группы 19 входов признаков останова устройства соединены соответственно с первым входом первого вентил элемента 8 И-ИЛИ и третьим входом второго элемента 10 И. Выход элемента 8 И-ИЛИ соединен с установочным входом S триггера 2 требовани прерывани .
Нулевой выход триггера 3 признака прерывани и выход триггера 5 останова по адресу соединены с первым и вторым входами второго вентил элемента 8 И-ИЛИ.
Вход сброса 22 устройства соединен с первыми входами R сброса триггера 2 требовани прерывани и триггера 4 работы и с входом R сброса триггера 5 останова по адресу, информационный вход D и синхровход С которого подключены соответственно к шине нулевого потенциала и к выходу элемента 14 И-НЕ.
Группа 20 входов микроопераций устройства входом 20.1 микроопе|эации конца режима соединена с первым входом элемента 14 И-НЕ, входами микроопераций 20.2 конец команды и 20.3 Останов соединена с третьим входом второго и вторым входом первого вентилей элемента 8 ИИЛИ , входом 20.4 микрооперации конец восстановлени слова состо ни программы - с первыми входами третьего 11 и четвертого 12 элементов И.
Первый синхровход 21.1 группы 21 синхровходов устройства соединен с вторым входом первого элемента 9 И, выход которого подключен к установочному входу S триггера 3 признака прерывани . Второй синхровход 21.2 группы 21 синхровходов устройства соединен с первым входом п того 13 и четвертым входом второго 10 элементов И. Третий синхровход21.3 группы 21 синхровходов устройства соединен с вторыми входами четвертого элемента 12 И и элемента 14 И-НЕ и с третьим входом первого вентил элемента 8 И-ИЛИ. Четвертый синхровход 21.4 группы 21 синхровходов устройства соединен с вторым входом третьего элемента 11 И, выхо; которого соединен с входом R сброса триггера 3 признака прерывани . Единичный выход триггера 3 признака прерывани подключен к выходу 26 признака прерывани по останову устройства и соединен с вторым входом первого 9 и третьим входом четвертого 12 элементов И, выходы которых соединены с вторыми входами сброса R триггера 2 требовани прерывани и триггера 4 работы. Вход 23 пуска устройства соединен с установочным входом S триггера 4 работы, выход которого подключен к выходу 27 Стоп-работа устройства. Выход триггера 2 требовани прерывани соединен с выходом 25 требовани прерывани устройства. Вход 28 признака основной работы устройства соединен с четвертым входом четвертого элемента 12 И,
0 Перед описанием работы устройства дл отладки программ в целом опишем назначение и работу отдельных элементов, блоков и узлов устройства.
Блок 1 пам ти предназначен дл приема, хранени и выдачи информации (кодов, чисел и команд) во врем работы устройства , в том числе и в режимах отладки программ . Адрес чейки блока 1 пам ти дл записи или считывани информации поступает по группе 16 адресных входов устройства , а управл ющие сигналы - по группе 17 входов устройства. При записи информации в блок 1 пам ти информаци поступает по группе 15 информационных входов устройства, а при считывании - выдаетс на группу 24 информационных выходов устройства.
В составе команд программ , хранимых в блоке 1 пам ти, используетс команда Останов, выполн ема как Холоста ко0 манда (NOP), не имеюща микрооперацию Останов. Поскольку команда Останов вл етс пустой командой, в смысле выполнени логической нагрузки дл ЦВМ, то она вл етс одноцикловой, т.е. имеет только одну микрокоманду, обеспечивающую только выборку из блока 1 пам ти очередной команды. Г1оэтому при выполнении команды Останов в устройство будут поступать сигналы микроопераций по входам 20.1 Конец режима и по входам 20.2 Конец команды, вл ющихс принадлежностью последней микрокоманды микропрограммы (в команде Останов микропрограмма имеет только одну микрокоманду, вл ющуюс как первой, так и последней ), а также по входу 20.3 Останов, идентифицирующему выполнение команды Останов.
Триггер 2 требовани прерывани предназначен дл формировани на одноименном выходе 25 требовани прерывани сигнала требовани прерывани длительностью не более одного цикла (времени выполнени одной микрокоманды, т.е. одного периода поступлени синхросигналов на группу 21 синхровходов). При этом сигнал требовани прерывани на выходе 25 устройства формируетс , во-первых, только при выполнении соответствующих условий, и, во-вторых, только в последней микрокоманде микропрограммы. Такими услови ми вл ютс наличие сигналов микроопераций Останов и Конец команды (на входах 20.3 и 20.2 устройства), сигналов на входах 19.1 разрешени по команде останов и на входах 19.2 разрешени останова по адресу и совпадение сигналов и кодов на входах 17 и 16, с одной стороны, и на входах 18.2 и 18.1 устройства, с другой стороны.
Кроме того, дополнительным условием включени триггера 2 требовани прерывани по совпадению адресов вл етс нулевое состо ние триггера 3 признака прерывани .
Таким образом, при наличии на выходе триггера 2 требовани прерывани происходит прерывание хода основной работы устройства и переход в режим выполнени служебной (не вл ющейс принадлежностью режима основной работы, выполн емой в том числе и в режиме реального времени) программ, также размещенной в блоке 1 пам ти.
Поскольку сигнал на выходе 25 устройства не превышает длительности одного цикла работы устройства, а в ЦВМ,отладка программ которой обеспечивает данное устройство , должна, во-первых, идентифицироватьс причина прерывани и, во-вторых, должны быть заблокированы злементы реального времени (таймеры и т.д.) на врем выполнени служебной программы, то после включени триггера 2 требовани прерывани вс кий раз включаетс триггер 3 признака прерывани , единичное состо ние которого, во-первых, поступает на выход 26 устройства (дл идентификации причины прерывани и останова элементов реального времени в ЦВМ), во-вторых, обеспечивает выключение триггера 2 требовани прерывани и блокирует его включение при возможном включении триггера 5, чтобы исключить возможность зацикливани служебной программы (команда Останов в служебной программе отсутствует), и, втретьих , вырабатывает условие дл останова устройства по окончании служебной программы.
Чтобы не нарушать последовательность выполнени команд основной программы.
последн команда служебной программы восстанавливает ССП перед остановом устройства , т.е. приводит устройство к состо нию , которое оно занимало на момент
выполнени команды Останов. Признаком последней микрокоманды команды восстановлени ССП вл етс сигнал микрооперации Конец восстановлени ССП, поступающий на вход 20.4. По сигналу данной микрооперации производитс выключение триггера работы, после чего производитс выключение триггера 3 признака останова, т.е. устройство переведено в состо ние Стоп (на выходе 27 Стоп-работа устройства отсутствует сигнал).
Включение устройства в работу (перевод его в состо ние Работа) производитс сигналом, поступающим на вход 23 пуска устройства и включающим триггер 4 работы.
Из этого следует и назначение триггера 4
работы - определ ть состо ние работы или
останова ЦВМ, отладку программ которой
обеспечивает предлагаемое устройство.
Триггер 5 останова по адресу предназначен дл фиксации возникающего совпадени адресов, по которым производитс обращение к блоку 1 пам ти, с кодами, задаваемыми на входах 18.1 устройства и условий обращени по данным адресам
(считывание или запись, команда на число, определ емых состо нием на входе 17 устройства ) с кодами на входе 18.2 устройства, при наличии разрешающего сигнала на входе 19.2 разрешени останова по адресу устройства . При выполнении данных условий в момент по влени синхросигнала на синхровходе 21.2 устройства сработает элемент 10 И и включит триггер 5 останова по адресу.
Поскольку микропрограммы ЦВМ вл ютс как одноцикловыми, так и многоцикловыми и заданное совпадение адресов может произойти в любом цикле микропрограммы, а включение триггера 2 требовани прерывани производитс только в последнем цикле микропрограммы, то включение состо ни триггера 5 удерживаетс до последнего цикла любой микропрограммы, т.е. до последней микрокоманды микропрограммы , в которой вырабатываетс микроопераци Конец режима, поступающа на вход 20.1 устройства и обеспечивающа безусловное включение триггера 5 останова по адресу (при совпадении сигналов на входах
20.1 и 20.3 устройства срабатывает элемент 14 И-НЕ и сформирует синхросигнал низкого уровн на синхровходе С триггера 5 и триггер 5 переключитс в нулевое состо ние , поскольку его информационный вход D подключен к шине нулевого потенциала).
Первый блок 6 сравнений предназначен дл сравнени адресов, поступающих в блок 1 пам ти с кодами, задаваемыми на первой части 18.1 входов группы 18 входов задани адреса устройства. ,
Второй блок 7 сравнени предназначен дл сравнени сигналов управлени блоком 1 пам ти с сигналами, заданными на второй части 18.2 входов группы 18 входов задани адреса устройства.
Это позвол ет возможным произвести останов выполнени программы не только при достижении ее заданного адреса, но и сделать этот останов условным, например только по считыванимэ или только по записи и т.п.
Элемент 8 И-ИЛИ предназначен дл включени триггера 2 требовани прерывани при выполнении соответствующих условий , определ ющих необходимость останова устройства при отладках программ .
Элемент 13 И обеспечивает выключение триггера 2 требовани прерывани при включенном состо нии триггера 3 признака прерывани .
Элемент 9 И обеспечивает включение триггера 3 признака прерывани при включенном состо нии триггера 2 требовани прерывани .
Элемент 11 И обеспечивает выключение триггера 3 признака прерывани в последнем цикле последней команды служебной программы после восстановлени ССП.
Элемент 12 И предназначен дл выключени триггера 4 работы перед выключением триггера 3 признака прерывани (при единичном состо нии триггера 3 признака прерывани и наличии микрооперации Конец восстановлени ССП на входе 20. 4 устройства ), если на вход 28 признака основной работы устройства подан высокий уровень сигнала. Признаком работы устройства в режиме отладки, когда допускаетс выключенное состо ние триггера 4 работы, вл етс высокий уровень сигнала на входе 28 устройства . Признаком основной работы устройства , когда его остинов недопустим, т.е. когда не допустимо выключение триггера 4 работы, вл етс низкий уровень сигнала на входе 28 устройства, запрещающий срабатывание элемента 12 И.
В этом случае работа триггеров 2 и 3 производитс аналогично выше изложенному , что обеспечивает прерывание работы устройства, но, во-первых, элементы реального времени в ЦВМ не останавливаютс (низкий уровень сигнала на входе 28 устройства указывают на то, что протекает основна работа устройства) и, во-вторых, прерывающа программа вл етс не служебной, а основной и именно той, котора замен ет некорректный участок основной программы . Это режим работы устройства называетс режимом динамической коррекции программы. Определение участка программы , которой нужно выполнить не так, как заложено в основной программе, а так как заложено в корректирующей программе, задаетс соответствующим кодом на группе 18 входов задани адреса устройства.
Назначение элемента 10 И и элемента 14 И-НЕ описано выше.
Поскольку команды Останов могут не исключатьс из тела программы и при выполнении основной работы устройства, то в режимах основной работы либо в режимах отладки, когда требуетс выполн ть остановы только по адресам, задаваемым на входе 18 устройства, на вход 19.1 разрешени останова по команде Останов группы 19 входов признаков останова подаетс низкий уровень сигнала, обеспечивающий выполнение команды Останов как холостой команды без останова работы устройства. При единичном уровне сигнала на входе 19.1 устройства реакции устройства на команду Останов происходит в соответствии с описанным .
На вход 19.2 разрешени останова по адресу группы 19 входов признаков останова подаетс единичный сигнал только, если в режиме отладки программ требуетс использовать возможность останова по адресам и услови м, задаваемым на группе 18 входов задани адреса устройства, либо, если в режиме основной работы устройства требуетс осуществление коррекции некорректных участков программ (динамическа коррекци программ). Во всех остальных случа х на входе 19.2 устройства присутствует нулевой сигнал, блокирующий остановы (прерывани ) по заданным адресам.
Назначение микроопераций группы 20 входов микроопераций устройства описано выше. Следует добавить лишь то, что отличие микроопераций Конец режима (вход 20.1) и Конец команды (вход 20.2) заключаетс в том, что микроопераци Конец команды вырабатываетс только в последних микрокомандах команд программы, а Конец режима - как в последних микрокомандах последних, так и в последних микрокомандах всех микропрограмм возможных режимов (прерывание, пр мой доступ к пам ти и т.п.). Эта необходимость вызвана тем, что, например, если произведена настройка на останов (динамическую J oppeкцию) по соответствующему адресу в
программе, то останов (динамическа коррекци программ) должен производитьс только при выполнении команд программ, а не во врем обмена с соответствующей чейкой блока 1 пам ти в режиме пр мого доступа к пам ти (ПДП).
Поэтому, если в режиме ПДП произошло сравнение адресов и триггер 5 останова по адресу был включен в единицу, то отсутствие микрооперации Конец команды не позвол ет включить триггер 2 требовани прерывани , а микроопераци Конец режима приведет к выключению триггера 5 останова по адресу.
Очередность следовани синхросигналов один за другим, поступающим на группу 21 синхровходов устройства, соответствует возрастанию номеров их входов от 21.1 до 21.4, причем дл увеличени быстродействи работы синхросигналы, поступающие на входы 21.2 и 21.3, могут перекрывать друг друга.
Устройство работает следующим образом .
Приведение элементов пам ти устройства (триггеры 2-5) в исходное нулевое состо ние производитс сигналом, поступающим на вход 22 сброса устройства, а запуск устройства в работу - сигналом, поступающим на вход 23 пуска и включающим триггер 4 работы.
Программы и данные в блок 1 пам ти занесены путем подачи информации и адресов на входы 15 и 16 и управл ющих сигналов (обращение и запись) на вход 17 устройства.
В режиме отладки программ считывание команд программ и данных на выход 24 устройства производитс путем подачи соответствующих кодов и сигналов на входы блока 1 пам ти.
В заданных местах программы размещена описанна выше команда Останов. Кроме того, заданный участок программы помечаетс кодом адреса команды (числа) и соответствующим признаком останова, задаваемым на группе 18 входов задани адреса устройства. Если в теле программы встречаетс команда Останов либо достигнут соответствующий адрес пам ти, производитс как описано выше, включение триггера 2, формирующего сигнал требовани прерывани на выходе 25 устройства и включение триггера 3 признака прерывани , идентифицирующего причину прерывани и блокирующего элементы реального времени в ЦВМ, котора переходит к выполнению служебной программы обслуживани прерывани . Данна программа производит выведение на индикацию либо
на печать состо ние требуемых элементов пам ти ЦВМ (состав и объем индицируемых элементов пам ти задаетс произвольно в служебной программе). Служебна программа заканчиваетс восстановлением состо ни ЦВМ, предшествующего прерыванию (восстановление ССП), и производитс останов устройства дл анализа выведенной информации и коррекции ( отладки) соответствующих фрагментов программ .
В режиме основной работы на входах 19.1 и 28 устройства имеютс нулевые сигналы , поэтому устройство не реагирует на
5 команды Останов и не разрешает выключать триггер 4 работы.
При наличии в теле программы некорректных фрагментов в модули оперативной пам ти блока 1 пам ти могут быть занесены (в
0 том числе и в процессе эксплуатации) исправленные фрагменты этих программ. Тогда на вход 18 устройства задаетс код соответствующего адреса, а на вход 19.2 - единичный сигнал. Это обеспечивает перед
5 выполнением некорректного участка программы произвести прерывание, выполнение корректной подпрограммы и возврат к прерванной программе в обход некорректного ее фрагмента.
0 Таким образом, предлагаемое устройство позвол ет при отладках программ увеличить двукратно быстродействие его работы, сократить аппаратные затраты и расширить функциональные возможности устройства,
5 в том числе использовать оборудование устройства дл динамической коррекции некорректных программ в режиме основной работы, что дополнительно повышает надежность специализированных ЦВМ, ис0 пользующих данное устройство.
Claims (1)
- Формула изобретени Устройство дл отладки программ, содержащее блок пам ти, триггер требовани прерывани , элемент 2И-ИЛИ и первый и5 второй элементы И, причем группы информационных , адресных входов и входов услови обращени устройства соединены с группами одноименных входов блока пам ти , выход триггера требовани прерывани0 - с первым входом первого элемента И, о тличающеес тем, что, с целью расширени функциональных возможностей устройства путем обеспечени динамической корректировки неверных участков5 программы, в него дополнительно введены триггер признака прерывани , триггер работы , триггер останова по адресу, первый и второй блоки сравнени , третий, четвертый и п тый элементы И и элемент И-НЕ, причем группа выходов блока пам ти соединена с группой информационных выходов устройства , группа адресных входов и группа входов услови обращени устройства - с первыми группами входов соответственно первого и второго блоков сравнени , вторые группы входов которых соединены с группой входов задани адреса устройства, выходы первого и второго блоков сравнени соединены с первым и вторым входами второго элемента И, выход которого соединен с установочным входом триггера останова поадресу, входы разрешени останова по команде Останов и разрешени останова по адресу группы входов признаков останова устройства соединены соответственно с первым входом первого элемента И элемента 2И-ИЛИ и третьим входом второго элемента И, выход элемента 2И-ИЛИ соединен с установочным входом триггера требовани прерывани , нулевой выход триггера признака прерывани и выход триггера останова по адресу соединены соответственно с первым и вторым входами второго элемента И элемента 2И-ИЛИ, вход сброса устройства соединен с первыми входами сброса триггера прерывани и триггера работы и с входом сброса триггера останова по адресу, информационный вход и синхровход которого подключены соответственно к шине нулевого потенциала устройства и к выходу элемента И-НЕ, вход микрооперации конца режима группы входов микроопераций устройства соединен с первым входом элемента И-НЕ, входы микроопераций Конец команды и Останов группывходов микроопераций устройства соединены с третьим входом второго и вторым входом первого элементов И элемента 2И-ИЛИ, вход микрооперации Конец восстановлени слова состо ни программы соединен с первыми входами третьего и четвертого элементов И, первый синхровход группы синхровходов устройства соединен с вторым входом первого элемента И, выход которого подключен к установочному входу триггера признака прерывани , второй синхровход - с первым входом п того и четвертым входом второго элементов И, третий синхровход-с вторыми входами четвертого элемента И и элемента И-НЕ и с третьим входом первого элемента И элемента 2ИИЛ И, четвертый синхровход - с вторым входом третьего элемента И, выход которого соединен с входом сброса триггера признака прерывани , единичный выход триггера признака прерывани подключен к выходу признака прерывани по останову устройства и соединен с вторым входом п того и третьим входом четвертого элементов И, выходы которых соединены соответственно с вторыми входами сброса триггера требовани прерывани и триггера работы, вход пуска устройства соединен с установочным входом триггера работы, выход которого вл етс выходом Стоп работа устройства, выход триггера требовани прерывани вл етс выходом требовани прерывани устройства , вход признака основной работы устройства соединен с четвертым входом четвертого элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904798134A SU1709320A1 (ru) | 1990-01-16 | 1990-01-16 | Устройство дл отладки программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904798134A SU1709320A1 (ru) | 1990-01-16 | 1990-01-16 | Устройство дл отладки программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1709320A1 true SU1709320A1 (ru) | 1992-01-30 |
Family
ID=21499762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904798134A SU1709320A1 (ru) | 1990-01-16 | 1990-01-16 | Устройство дл отладки программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1709320A1 (ru) |
-
1990
- 1990-01-16 SU SU904798134A patent/SU1709320A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US.№ 3935563, кл. 340-172.5, 1975.Авторское свидетельство СССР № 1137472, кл. G06F 11/26, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3828327A (en) | Simplified storage protection and address translation under system mode control in a data processing system | |
US5357626A (en) | Processing system for providing an in circuit emulator with processor internal state | |
US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
US4763296A (en) | Watchdog timer | |
US3539996A (en) | Data processing machine function indicator | |
JPH02502764A (ja) | 多重処理を行なう方法および構成 | |
JPH087678B2 (ja) | 異なるアーキテクチヤのインストラクシヨンを処理するコンピユータ及びその結果の通信方法 | |
JPH0430053B2 (ru) | ||
SU1082341A3 (ru) | Устройство управлени в системе обработки данных | |
US3411147A (en) | Apparatus for executing halt instructions in a multi-program processor | |
US5129079A (en) | Computer system having subinstruction surveillance capability | |
SU1709320A1 (ru) | Устройство дл отладки программ | |
US5404499A (en) | Semi-automatic program execution error detection | |
US4799155A (en) | Data processing system having a hierarchy of service computers including a state display | |
SU1365091A1 (ru) | Микропрограммный процессор | |
SU1683019A2 (ru) | Устройство дл отладки программ | |
SU1476465A1 (ru) | Микропрограммное устройство управлени | |
KR900000476B1 (ko) | 마이크로프로세서 | |
SU1541617A1 (ru) | Устройство отладки микропрограммных блоков | |
SU1553984A1 (ru) | Микропрограммный процессор | |
SU905818A1 (ru) | Микропрограммное устройство управлени | |
SU1397908A1 (ru) | Микропрограммное устройство управлени | |
JPS6248865B2 (ru) | ||
SU1501065A1 (ru) | Устройство дл контрол хода программ | |
SU1659983A1 (ru) | Программируемое устройство управлени |