SU1501065A1 - Устройство дл контрол хода программ - Google Patents
Устройство дл контрол хода программ Download PDFInfo
- Publication number
- SU1501065A1 SU1501065A1 SU874261331A SU4261331A SU1501065A1 SU 1501065 A1 SU1501065 A1 SU 1501065A1 SU 874261331 A SU874261331 A SU 874261331A SU 4261331 A SU4261331 A SU 4261331A SU 1501065 A1 SU1501065 A1 SU 1501065A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shot
- microcomputer
- restart
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано в вычислительных устройствах с совмещенной магистралью команд и данных. Целью изобретени вл етс расширение диагностических возможностей устройства за счет выполнени оперативного тестировани микро ЭВМ. Устройство содержит формирователь 1 сигнатур, совмещенную магистраль 8 команд и данных ЭВМ, регистр 15, цифровой компаратор 16, первый одновибратор 22, второй одновибратор 23 и счетчик 25. При пуске микроЭВМ во врем выполнени первой команды процессора "Чтение" или "Запись" запускаетс первый одновибратор 22. Коды команд программы, поступа по совмещенной магистрали 8 команд и данных ЭВМ дл выполнени на процессор микроЭВМ, подаютс также на вход параллельного формировател 1 сигнатур. При этом формируют сигнал тактировани последнего. Формируемую сигнатуру периодически записывают по адресу цифрового компаратора 16, на котором при этом происходит сравнение текущей сигнатуры с эталонной, содержащейс в регистре 15. Одновременно происходит перезапуск первого одновибратора 22. Если цифровой компаратор 16 обнаруживает несравнение, формируетс сигнал перезапуска микроЭВМ. В случае отсутстви перезапуска первого одновибратора 22 сигнал с его выхода запускаетс второй одновибратор 23, выходной импульс которого перезапускает микроЭВМ. Счетчик 25 подсчитывает количество перезапусков микроЭВМ и по достижении некоторого заданного числа останавливает работу микроЭВМ. 1 ил.
Description
(Л
ел
о: ел
3150
гистраль 8 команд и данных ЭВМ, регистр 15, и 1фровой компаратор 16, первьп одновибратор 22, второй одно- вибратор 23, счетчик 25, При пуске микроэвм во врем выполнени первой же команды процессора .Чтение или Запись запускаетс первый одновибратор 22. Коды команд программы, поступа по совмещенной магистрали 8 команд и данных ЭВМ дл вьтолнени на процессор микроэвм, подаютс также на вход параллельного формировател 1 сигнатур. При этом формируют сигнал тактировани последнего. Формируемую сигнатуру периодически записывают по адресу цифрового компарато0654
ра 16, на котором при этом происходит сравнение текущей сигнатуры с эталонной, содержащейс в регистре 5 15, Одновременно происходит перезапуск первого одновибратора 22. Если цифровой компаратор 16 обнаруживает несравнение, формируетс сигнал перезапуска микроэвм. В случае отсут10 стви перезапуска первого одновибратора 22 сигнал с его выхода запускает второй одновибратор 23, выходной импульс которого перезапускает микро- ЭВМ. Счетчик 25 подсчитывает коли- 5 чество перезапусков микроЭВМ и по
достижении некоторого заданного числа останавливает работу микроЭВМ. 1 ил.
Изобретение относитс к цифровой вычислительной технике и может быть
использовано в вычислительных устройствах с совмещенной магистралью команд и данных.
Цель изобретени - расширение диагностических возможностей устройства .На чертеже показана структурна схема устройства.
Устройство содержит формирователь 1 сигнатур, коммутатор 2, дешифратор 3 адреса, первьй 4, второй 5 и трети 6 элементы И, вход 7 адреса, совмещенную магистраль 8 команд и данных ЭВМ,.вход 9 Запись устройства, вхо 10 Чтение устройства, первый элемент ИЛИ 11, четвертый 12, п тьш 13 и шестой 14 элементы И, регистр 15 эталона, схему 16 сравнени , второй .17, третий 18 и четвертый 19 элементы ИЛИ, триггер 20, вход 21 единичного потенциала, одновибратор 22 с перезапуском, формирователь 23 импульсов , седьмой элемент И 24, счетчик 25 импульсов, выход 26 Перезапуск ЭВМ и элемент 27 задержки.
Устройство работает следующим образом.
Предполагаетс ,что, поскольку устройство работает в составе микроЭВМ, кроме него к входу 7, магистрали 8, входам 9 и 10 и вьгкоду 26 подключены еще по меньшей мере процессор и ПЗУ (к выходу 26 подключен только процессор ) . В дальнейшем предполагаетс также, что активному сигналу в уст5
0
з 0 5
о
ройстве соответствует уровень 1, а пассивному - уровень О. На лини х 9, 10 и 26 активные сигналы по вл ютс во врем выполнени процессором микроэвм операций, соответствующих их названи м. Все остальное врем на этих лини х наход тс уровни О, Пассивный сигнал с выхода элемента И 6 настраивает коммутатор 2 на передачу данных с магистрали 8 на информационный вход формировател 1 сигнатур, Активньш сигнал с выхода элемента И 6 переключает коммутатор 2 на передачу данных с выхода формировател 1 на магистраль 8. Активный сигнал на первом выходе дешифратора 3 адреса (выход, подклю- ченньш к входам элементов И 5 и 6) по вл етс при обращени х -процессора по адресу формировател сигнатур. Все остальное врем на первом выходе дешифратора 3 адреса присутствует уровень О. Активньм сигнал на втором выходе дешифратора адреса 3 (выход , подключенньй к входу элемента И 4) по вл етс при обращени х процессора по адресу сброса формировател 1. Все остальное врем на втором выходе дешифратора 3 адреса присутствует уровень О. Активный сигнал на третьем выходе дешифратора адреса 3 по вл етс при обращени х процессора по каждому из адресов, принадлежащих области пам ти, в которой записана функциональна программа работы микроэвм (третий выход дешифратора адреса подключен к вхо , ду элемента И 12). Все остальное врем на третьем выходе дешифратора 3 адреса присутствует уровень О.
Активный сигнал на четвертом выходе дешифратора адреса 3 (выход, подключенный к входу элемента И 13) по вл етс при обращени х процессора по адресу схемы 16. Все остальное врем на четвертом выходе дешифратора адреса 3 присутствует уровень О. Активный сигнал на п том выходе дешифратора 3 адреса (выход, подключенный к входу элемента И 14) по вл етс пр обращени х процессора по адресу регистра 15. Все остальное врем на п том выходе дешифратора 3 адреса присутствует уровень О. -Активный сигнал на шестом выходе дешифратора адреса 3 (выход, подключенный к входу элемента И 24) по вл етс при обращени х процессора по адресу сброса счетчика 25. Все остальное врем на шестом выходе дешифратора адреса 3 присутствует уровень О. Сигналы на выходе 26 действуют на процессор следующим образом: при по влении активного сигнала процессор останавливаетс и находитс в этом состо нии до тех пор, пока сигнал на выходе 26 вновь не станет пассивным, после чего мироЭВМ вьтолн ет процедуру начального запуска. Предполагаетс также, что при включении питани устройства триггер 20 и счетчик 25 сбрасываетс в состо ние О. При наличии пассивного сигнала на выходе элемента И 13 схеме 16 запрещено сравнение и на ее выходе установлен пассивньй сигнал. В нормальном состо нии на выходе формировател 23 установлен уровень О. Сброс и тактирование всех схем устройства про1|звод тс активными сигналами.
После начального запуска микроЭВМ при по влении любого из активных сигналов Запись или Чтение на соответствующих входах устройства на выходе элемента ИПИ 19 по вл етс активный сигнал, по фронту которого в триггер 20 записываетс 1. По фронту выходного сигнала триггера 20 запускаетс одновибратор 22. При этом на его выходе по вл етс уровень О, По другому входу одновибратор 22 может быть перезапущен. Если этого не происходит, то после заданной вьщерж ки на выходе одновибратора 22 вновь устанавливаетс уровень 1 (пол
5010656
ностью сформирован выходной и myльc) по фронту которого на выходе формировател 23 формируетс единичный импульс заданной последовательности, KOTOpbtft через элементы ИЛИ 17 и 18 поступает на выход 26 и микроЭВМ перезапускаетс . Одновременно активный сигнал с выхода элемента ИПИ 17
10 сбрасывает в О триггер 20, а фронт этого сигнала увеличивает на единицу содержимое счетчика 25. После перезапуска микроэвм по первому активному сигналу на входах 9 или 10 вновь
5 запускаетс одновибратор 22, При достижении содержимым счетчика 25 некоторого заданного зара.нее числа (сброс счетчика не производите, а сбои в работе микроэвм фиксируютс , т.е.
20 микроэвм после перезапуска не может войти в режим нормальной работы) на выходе счетчика 25 по вл етс уровень 1, которьй через элемент ИЛИ 18 поступает на выход 26 и останавливает
25 работу микроэвм. После этого микроЭВМ может быть вновь запущена в работу только внешним по отношению к ней сбросом счетчика 25 (например, выг ключением и затем включением питани микроэвм), Если максимально допустимое значение содержимого счетчика 25 не достигнуто, может быть осуществлен его программный сброс. Дп этого процессор выполн ет, операцию записи по адресу сброса счетчика 25. При этом на выходе элемента И 24 по вл етс активньй сигнал, сбрасывающий содержимое счетчика 25 в ноль. При выполнении программы коды команд, поступа по магистрали 8 из пам ти на процессор дл вьшол- нени , одновременно с этим подаютс через коммутатор 2 на.информационные , входы формировател 1. При этом на выходе элемента И 12 с задержкой, достаточной дл надежного установлени кода команды на информационных входах формировател 1, по вл етс активньй сигнал, фронт которого че-
рез элемент ИЛИ 11 тактирует форми30
35
40
45
55
рователь 1, вызыва запись в него текущей входной информации. Требуема задержка обеспечиваетс элементом 27 задержки. Таким образом по мере выполнени программы в формирователе 1 формируетс сигнатура последовательности кодов команд, поступившых в процессор дл выполнени . Сравнива периодически текущие
сиг патуры с заранее определенными i эталонными, в случае их равенства делают вывод, что микроЭВМ работает верно, а в случае неравенства - неверно . Дл обеспечени повтор емости сигнатур в самом начале выполнени программы выполн ют сброс в О содержимого формировател 1. Дл этого процессор производит запись по адресу сброса формировател 1. При этом на выходе элемента И 4 формируетс активный сигнал, поступающий на вход сброса формировател 1. При необходимости сформировать в автоном- ном режиме сигнатурку некоторого массива данных процессор последовател - но все слова массива записьгаает по адресу формировател 1„ При этом коды слов массива поступают на инфор- мационные входы формировател 1 через коммутатор 2, а на выходе элемента И 5 формируютс активные сигналы , фронты которых через элемент ИЛИ 11 тактируют формирователь 1, за- письгоа в него текущую входну ю информацию , причем один тактирук ций фронт соответствует одному коду слова массива. Работа в этом режиме облегчаетс , если программа записи слов массива в формирователь 1 расположе- на вне области пам ти функциональной программы, на адреса которой нйстро- ен третий выход дешифратора 3 адреса. При сравнении текущей сигнатуры с заранее определенной эталонной сигна- турой процессор вначале выполн ет запись последней по адресу регистра 15, При этом на выходе элемента И 14 формируетс активньй сигнал, поступающий на тактовый вход регистра 15. По приходу .этого сигнала значение эталонной сигнатуры запоминаетс в регистре 15. После этого процессор выполн ет чтение текущей сигнатуры, дл чего выполн ет операцию чтени с ад- реса формировател 1. При этом на выходе элемента И 6 по вл етс активный сигнал и значени разр дов информационных выходов формировател 1 через коммутатор 2 поступают на магист- раль 8. Считав текущую сигнатуру, процессор выполн ет операцию записи ее значени по адресу схемы сравнени 16, При этом на выходе элемента И 13 по вл етс активный сигнал, разрещающий сравнение схеме 16. Схема 16 выполн ет сравнение кода содержащейс в регистре 15 эталонной сигнатуры с
5
Q n 0 35 40 45 50 55
кодом текущей сигнатуры, наход щейс в это врем на магистрали 8. В случае равенства этих кодов на выходе схемы 16 сохран етс уровень О и после окончани выполн ющейс команды записи процессор продолжит дальнейщее выполнение программы. При неравенстве сравниваемых кодов на выходе схемы 16 по вл етс активный сигнал, кото- рьш через элемент ИЛИ 17 сбрасьшает в О триггер 20, инкрементирует содержимое счетчика 25 и через элемент ИЛИ 18 осуществл ет.перезапуск микроэвм . Одновременно с разрешением сравнени схеме 16 активный сигнал с выхода элемента И 13 осуществл ет перезапуск одновибратора 22. Таким образом, если в работе микроЭВМ произошла ошибка, выразивша с в неправильной последовательности кодов команд программы, поступившых дл выполнени на процессор, то при первой же после ошибки записи текущей сигнатуры по адресу схемы 16 микроЭВМ перезапускаетс . Если по каким-либо прининам запись текущей сигнатуры по адресу схемы 16 долгое врем не производитс , то микроэвм также перезапускаетс срабатыванием.формировател 23. Реакцией на такие перезапуски может быть, к примеру, повторение участка программы начина с некоторого контрольного адреса. Введ в функциональную программу .микроэвм командные вставки проверки текущей сигнатуры с таким расчетом, чтобы период записи по адресу схемы 16 не превышал длительности выходного импульса одновибратора 22, достигают достоверного и достаточна полного оперативного тестировани микроЭВМ.
Дл работы предлагаемого устройства необходимо, чтобы в одних и тех же точках программы получались одни и те же сигнатуры независимо от пути вьшолнени программы. Дл достижени этого можно использовать следукщий метод. В программе выдел ют такие контрольные точки: Н (начало ) - слово программы, вводимое в процессор первым после начального сброса сигнатурного регистра; КС 1 (контрольное слово перв ого типа) - слово программы, вводимое в процессор первым после вьшолнени команды безусловного перехода или команды условного перехода при выполненш услови ; КС2 (контрольное слово
у15
второго типа) - слово программы, вво которого в процессор завершает формирование сигнатуры, сравниваемой затем с эталонным значением; СКП (слово команды перехода) - последнее вводимое в процессор слово каждой из команд условного и безусловного переходов; НП (начало подпрограммы) - первое вводимое в процессор слово подпрограммы при передаче ей управлени ; СВП (слово вызова подпрограммы ) - последнее вводимое в процессор слово каждой из команд условного и безусловного вызовов подпрограмм; СКВ (слрво команды возврата) - слово команды условного и безусловного возвратов из подпрограмм -. (предполагает
одного слова). Каждому вьщеленному контрольному слову присваивают контрольный номер. При этом об зательно присваивают одинаковые контрольные номера взаимодополн ющим словам СКП и КС1, а также словам СВП, НП, СКВ, относ щимис к одной подпрограмме. Если S - слово программы, то S+1 - слово программы с адресом, на единицу адресации большим адреса слова S, а S-1 - слово программъ с адресом , на единицу адресации адреса слова S. Допустим, S - контрольное слово с контрольным номером J, такой же номер имеют и слова S+1 и S-1. Программу микроэвм разбивают на линейные отрезки а;, b-J, где 1, j - контрольные номера контрольных слов а и Ь, при этом а , НП
КС1, скп+1, скв+1, свп+1 , be
& кС1-1, СКП, СВП, СКв. Под линейностью отрезков в данном случае понимаетс отсутствие внутри них контрольных слов. Последние могут находитьс только на границах отрезков. Предполага , что в начале отрезка непосредственно перед вводом в процессор слова аt сигнатура равна i, путем ввода внутрь отрезка дополнительных командных вставок добиваютс того, чтобы в случае правильной последовательности поступавших на процессор кодов команд отрезка, сразу после ввода в процессор слова Ь; сигнатура была равна j. Значение сигнатуры , полученное после начального сброса сигнатурного регистра, исполь зуют в качестве исходной при обработке отрезка н, bj . В точках КС2 выполн ют вьщачу текущего значени сигнатуры по адресу схемы 16. Значе
10
1-5
0
5
0
5
5
0
5
0
ние эталонной сиг ;атуры огтредел ют относительно ближайшего предшествующего по ходу программ. данному КС2 нумерованного слова. Если где-либо на участке программьг до данного КС2 произошла ошибка любой кратности и вида в последовательности кодов команд, поступающих на процессор, то текуща сигнатура в момент проверки не совпадает с эталонной и ошибка будет обнаружена . Дополнительные командные вставки, вводимые внутрь отрезков, должны позвол ть произвольным образом корректировать сигнатуру, получаемую в конце отрезка, на основе ее известного , значени в начале отрезка и при этом не должны вли ть на функ щональ- ные результаты работы программы. Этим требовани м удовлетвор ет команда записи слова по адресу регистра 15 с непосредственной адресацией (записываемое слово вл етс вторым словом команды). В этом случае подбором второго слова команды корректируют требуемым образом получаемую в конце отрезка сигнатуру.
Claims (1)
- Формула изобретениУстройство дл контрол хода программ , содержащее формирователь сигнатур , коммутатор, дешифратор адреса, первый, второй и третий элементы И, причем выход коммутатора соединен с информационным входом формировател сигнатур, выход которого соединен с информа щонным входом коммутатора, вход записи устройства соединен с первыми входами первого и второго эле- элементов И, выход первого элемента И соединен со входом начальной установки формировател сигнатур, адрес- ньй вход устройства соединен с информационным входом дешифратора адреса, первый выход которого соединен со вторь м входом второго элемента И и с первым входом третьего элемента И, вход чтени устройства и второй, выход дешифратора адреса соединены со вторыми входами соответственно третьего и первого элементов И, выход третьего элемента И соединен с управл ющим входом коммутатора, информационный вход-выход устройства через двухстороннюю магистраль соединен с входом- выходом коммутатора, отличающеес тем, что, с целью расширени диагностических во: можностей за счет оперативного тестировани микроЭВМ , в него введены четыре элемента ИЛИ, четвертый, п тый, шестой и седьмой элементы И, регистр эталона, схема сравнени , триггер, одновибратор с повторным запуском, формирователь импульсов, элемент задержки и счетчик импульсов, причем вход чтени устройства через элемент задержки сое соединен с первым входом четвертого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, .выход второго элемента И соединен с вторым входом первого элемента ШШ, выход которого соединен с тактовым входом формировател сигнатур, трет тий, четвертый, п тый и тестой выхЬ- ды дешифратора адреса соединены соответственно с вторым входом четвертого элемента И, первым входом п того элемента И, первым входом шестого элемента И и первым входом, седьмого элемента И, выход п того элемента И соединен с входом разрешени сравнени схемы сравнени и входом перезапус- ка одновибратора с повторным запуском , выход которого через формирователь импульсов соединен с первым входом второго элем€1нта ИЛИ, выход которого соединен с первым входом третье-го элемента ИЛИ, со счетным входом счетчика импульсов и входом установки в О триггера, вход записи устройства соединен с первым входом четвертого элемента ИЛИ, вторым входом седьмого элемента И, вторым входом п того и вторым входом шестого элемента И, выход которого соединен с входом записи регистра эталона, ин- формационньй вход устройства соединен с первым входом схемы сравнени и информационным входом регистра эталона, выход которого соединен с вторым входом схемы сравнени , выход неравенства которой соединен с вторым входом второго элемента ИЛИ, вход чтени устройства соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с тактовым входом триггера , информационный вход триггера соединен с шиной единичного потенциала , выход триггера соединен с входом запуска одновибратора с повторным запуском , выход седьмого элемента И соединен с входом, установки счетчика импульсов, выход которого соединен с вторым входом третьего элемента ШШ, выход которого вл етс выходом перезапуска устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874261331A SU1501065A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл контрол хода программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874261331A SU1501065A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл контрол хода программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1501065A1 true SU1501065A1 (ru) | 1989-08-15 |
Family
ID=21310595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874261331A SU1501065A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл контрол хода программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1501065A1 (ru) |
-
1987
- 1987-06-15 SU SU874261331A patent/SU1501065A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент GB № 2066529, кл. G 06 F 11/00, 1981. Патрик, П. Фазанг. Microbit - способ самоиспытани сложных микрокомпьютеров. - Электроника, 1983, № 5, с. 34-40. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4763296A (en) | Watchdog timer | |
AU628163B2 (en) | Method and apparatus for detecting and correcting errors in a pipelined computer system | |
JPS63133238A (ja) | デジタルデータ処理システム | |
US4866713A (en) | Operational function checking method and device for microprocessors | |
US5136595A (en) | Microprocessor operable in a functional redundancy monitor mode | |
US4318172A (en) | Store data buffer control system | |
SU1501065A1 (ru) | Устройство дл контрол хода программ | |
US6550015B1 (en) | Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead | |
JPH0320776B2 (ru) | ||
US5210758A (en) | Means and method for detecting and correcting microinstruction errors | |
JPH0159610B2 (ru) | ||
RU2094842C1 (ru) | Устройство для контроля управляющей вычислительной машины | |
SU1267415A1 (ru) | Микропрограммное устройство управлени | |
SU1488797A1 (ru) | УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ Я<img src="SU1488797A1_1_files/SU | |
US20040107388A1 (en) | Microcomputer | |
SU1365082A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1552189A1 (ru) | Устройство дл контрол программ | |
SU1280629A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1649539A1 (ru) | Устройство микропрограммного управлени | |
SU1247877A1 (ru) | Устройство дл отладки микроЭВМ | |
SU1564626A1 (ru) | Устройство дл контрол неисправностей | |
SU1608675A1 (ru) | Устройство дл контрол выполнени программ ЭВМ | |
JPS6346460B2 (ru) | ||
SU1462308A1 (ru) | Устройство переменного приоритета | |
SU1075250A1 (ru) | Устройство дл сопр жени двухмашинной вычислительной системы |