SU1711168A1

SU1711168A1 - Устройство дл контрол хода программ

Info

Publication number: SU1711168A1
Application number: SU894672008A
Authority: SU
Inventors: Владимир Юрьевич Анисимов; Ильдар Хафизович Галимзянов; Андрей Валентинович Тихобаев; Александр Григорьевич Шевчик; Павел Владимирович Денисович
Original assignee: Военная академия им.Ф.Э.Дзержинского
Priority date: 1989-04-03
Filing date: 1989-04-03
Publication date: 1992-02-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл контрол хода программы в мультилрограм- мных вычислительных системах с динамически измен емым приоритетом выполнени программы. Целью изобретени вл етс расширение области применени . Устройство содержит счетчик, блок элементов ИЛИ, первый, второй и третий блоки элементов И, два регистра, генератор тактовых импульсов, элемент задержки и К блоков пам ти, каждый из которых содержит триггер , второй элемент задержки, элемент ИЛИ, схему сравнени , элемент НЕ, два регистра , два элемента И. Устройство обеспечивает запоминание и восстановление оставшегос времени выполнени К прерванных программ. 2 ил.

Description

сл

С

Изобретение относитс к вычислительной технике и может быть использовано в мультипрограммных вычислительных системах с динамическим приоритетом выполн емых программ.

Цель изобретени - расширение области применени .

На фиг. 1 представлена структурна схема устройства; на фиг. 2 - структурна схема блока пам ти.

Устройство содержит счетчик 1, выход переполнени которого вл етс выходом 2 ошибки устройства, а счетный вход соединен с генератором 3 тактовых импульсов, блок элементов ИЛИ 4, перва группа входов которого вл етс группой входов 5 задани максимального времени выполнени программы устройства, регистр 6, группа входов которого, вл етс группой 7 входов задани идентификатора программы устройства , элемент 8 задержки, вход которого вл етс входом 9 прерываний устройства, второй и первый блоки элементов И 10 и 11, третий блок элементов И 12, первый вход которого вл етс входом 1.3 восстановлени прерванных программ устройства, группу из К блоков 14-114-К,пам ти, каждый

из которых содержит триггер 15, выход которого вл етс выходом 16 зан тости блока пам ти, элемент ИЛИ 17, первый и второй входы которого вл ютс соответственно входом 18 чтени и входом 19 сброса блока пам ти, элемент НЕ 20, элемент задержки 21, первый элемент И 22, вторрй вход которого вл етс входом 23 записи блока пам ти , схему 24 сравнени , второй вход которой вл етс первым входом 25 идентификатора программы блока пам ти, второй элемент И 26, выход которого вл етс выходом 27 блока пам ти, регистры 28, 29,

о

00

выходы которых вл ютс выходами 30 и 31 блока пам ти, а информационные входы вл ютс информационными входами 32, 33 блока пам ти. Вход 34 вл ютс входом сброса устройства.

Устройство работает следующим образом . В начале работы устройства на вход 34 подаетс сигнал сброса, передаваемый далее на входы 19 каждого из блоков 14. Блоки 15 пам ти сбрасываютс в состо ние свободно . В момент запуска каждой программы в счетчик 1, использу вход 5 и блок 4, записывают дополнительный код максимального времени ее выполнени , через вход 7 в регистр 6 заноситс код идентификатора программы. В процессе выполнени программы на счетный вход счетчика 1 поступает тактовые импульсы от генератора 3. Если врем выполнени программы превосходит максимально допустимое, на соответствующем выходе счетчика 1 формируетс сигнал переполнени , который через выход

2устройства поступает в систему прерывани . При мультипрограммном режиме работы возможно прерывание данной программы дл выполнени программ более высокого приоритета. При этом естественно , возникает необходимость сохранени и восстановлени кода оставшегос времени выполнени прерванных программ.

Сигналы прерывани поступают на вход 9 устройства и далее через элемент 8 на вход 23 блока 14-1. Кроме того, сигналы прерываний поступают на блоки 10 и 11 элементов и в этом случае с выхода регистра 6 на вход32 блока 14-1 пам ти подаетс код, идентифицирующий прерываемую программу , а из счетчика 1 на вход 33 блока 14-1 пам ти подаетс дополнительный код оставшегос времени выполнени этой программы . Таким образом, при поступлении сигнала прерывани создаютс услови дл записи идентификатора прерванной программы вблок 14-1. После записи этого кода в блок 14-1 информаци с выходов 30 и 31 блока 14-1 подаетс на входы 32 и 33 блока 14-2. Сигнал с выхода 16 блока 14-1 подаетс на вход 23 блока 14-2 и инициирует перезапись информации из блока 14-1 в блок 14-2. После записи информации о прерванной программе в блок 14-2 на выходе 16 этого блока вырабатываетс сигнал, передаваемый на вход 18 блока 14-1. Блок 14-1 переходит в состо ние свободно. Аналогичным образом информаци о прерванной программе переписываетс из i-ro блока пам ти в i-1-ый, при условии, что i-1-ый блок пам ти находитс в состо нии свободно.

3итоге информаци о первой прерванной

программе помещаетс в К-ый блок пам ти, о второй прерванной программе - в К+1-ый и т.д. После записи информации о прерванной программе начинаетс выполнение

программы вызвавшей прерывание. При этом в счетчик 1 через блок 4 вновь заноситс дополнительный код максимально допустимого времени выполнени программы, а через информационный вход 7 в регистр 6

0 заноситс код, идентифицирующий саму программу.

При возвращении к обработке прерванных программ на вход 7 подаетс код, идентифицирующий восстанавливаемую

5 программу, который записываетс в регистр 6. Кроме того, с входа 13 подаетс сигнал восстановлени , инициирующий передачу кода восстанавливаемой программы через блок 12 на входы 25 каждого из блоков 14

0 пам ти. На выходе 27 того из блоков 14, в котором полученный код идентификатора программы совпал с хранимым кодом, вырабатываетс дополнительный код оставшегос времени выполнени восстанавливаемой

5 программы. Этот код через блок элементов ИЛИ 4 передаетс на информационный вход счетчика 1. Если дополнительный код оставшегос времени считан из i-ro блока пам ти, блок 14-i пам ти переходит в состо0 ние свободно. Если при этом i-1-ый блок пам ти группы 14 находитс в состо нии зан то, создаютс услови дл перезаписи информации из i-1-го блока пам ти в блок 14-i. После перезаписи i-1-ый блок пам ти

5 переходит в состо ние свободно, а если i-2-ой блок пам ти в этот момент находитс в состо ние зан то, информаци из него переписываетс в i-2-ый блок пам ти и т.д. Таким образом, информаци , хранима в

0 блоках 14, всегда поджимаетс , насколько

это возможно, к К-му блоку 14-К. Во врем

выполнени восстановленной программы

устройство работает обычным образом.

Блок 14 пам ти работает следующим

5 образом. В момент запуска на вход 19 подаетс сигнал, который, пройд через элемент ИЛИ 17, сбрасывает триггер 15 в нулевое состо ние, что соответствует состо нию свободно блока пам ти, и разрешает за0 пись информации в регистры 28 и 29. Причем в регистр 28 записываетс код, идентифицирующий программу, а в регистр 29 - дополнительный код оставшегос времени выполнени данной программы. Ин5 формаци , наход ща с в регистрах 28, 29, может быть считана соответственно с выходов 30 и 31 блока пам ти. Сигнал, разрешающий запись, через элемент И 22, элемент 21 задержки передаетс на вход установки триггера 15, что приводит к переключению

триггера в единичное состо ние. Блок пам ти переходит в состо ние зан то.

Дл считывани информации из блока 14 пам ти на вход 25 считываетс код программы , который передаетс на второй вход схемы 24 сравнени и сравниваетс с кодом , хран щимс в регистре 28. При совпадении кодов сигнал с выхода компаратора поступает на второй вход элемента И 26. С выхода регистра 29 на выход 27 блока пам - ти передаетс дополнительный код оставшегос времени выполнени программы, информаци о которой хранитс в данном блоке пам ти. Кроме того, при успешном сравнении сигнал с выхода схемы 24 посту- пает также через элемент ИЛИ 17 на вход сброса триггера 15, в результате чего данный блок пам ти переходит в состо ние свободно.

Claims

Формула изобретени

Устройство дл контрол хода программ, содержащее блок элементов ИЛИ, счетчик , генератор тактовых импульсов, первцй блок элементов И, причем группа входов задани максимального времени выполне- ни программы устройства подключена к первой группе входов блока элементов ИЛИ, группа выходов которого соединена с группой установочных входов счетчика, счетный вход которого соединен с выходом генератора тактовых импульсов, информационный выход и выход переполнени счетчика соединены соответственно с информационным входом первого блока элементов И и выходом ошибки устройства, отличающеес тем, что, с целью расширени области применени за счет возможности контрол длительности выполнени программ, которые допускают из- менение приоритетов прерванных программ, в него введены второй и третий блоки элементов И, элемент задержки, регистр , группа из К-блоков пам ти. (К - количество прерванных программ), причем вход прерывани устройства подключен к стро- бирующим входам первого и второго блоков элементов И и через элемент задержки -„к входу записи первого блока пам ти группы, вход задани кода идентификации программы устройства соединен с информаци- онным входом регистра и информационным входом третьего блока элементов И, строби- рующий вход которого соединен с входом признака восстановлени программы уст

ройства, выход регистра соединен с информационным входом второго блока элементов И, выход третьего блока элементов И соединен с первыми информационными входами блоков пам ти группы, вход начальной установки устройства соединен с входами начальной установки блоков пам ти группы, выходы первого и второго блоков пам ти группы соединены соответственно с первым и вторым информационными входами первого блока пам ти группы, выход зан тости каждого блока пам ти группы, кроме последнего, подключен к входу записи последующего блока пам ти, второй и третий информационные выходы i-ro блока пам ти группы (1-i-n) соединены с соответствующими информационными входами i+1-го блока пам ти группы, третий информационный выход i-ro блока пам ти группы соединен с соответствующим входом второй группы входов блока элементов ИЛИ, выход зан тости i-ro блока пам ти группы, кроме первого, соединен с входом чтени i-1-го блока пам ти группы, каждый блок пам ти группы содержит элемент ИЛИ, триггер, два регистра, схему сравнени , два элемента И, элемент НЕ и элемент задержки , причем первый и второй входы элемента ИЛИ вл ютс соответственно входом чтени и входом начальной установки блока пам ти, выход элемента ИЛИ подключен к нулевому входу триггера, выход которого вл етс выходом зан тости блока пам ти и через элемент НЕ соединен с первым входом первого элемента И, второй вход которого соединен с входом записи блока пам ти, выход первого элемента И соединен с входами записи первого и второго регистров и через элемент задержки - с единичным входом триггера, информационные входы регистров вл ютс соответственно вторым и третьим информационными входами блока пам ти, выходы регистров соединены соответственно с первым входом схемы сравнени и первым входом второго элемента И и вл ютс первым и вторым информационными выходами блока пам ти, выход схемы сравнени соединен с вторым входом второго элемента И и третьим входом элемента ИЛИ, второй вход схемы сравнени и выход второго элемента И вл ютс соответственно первым информационным входом и третьим информационным выходом блока пам ти.

Фиг. I