SU1605273A1 - Многоканальное устройство дл сбора информации - Google Patents

Abstract

Изобретение относитс  к автоматике, телемеханике и вычислительной технике и может быть использовано в системах передачи и приема информации. Цель изобретени  - повышение достоверности принимаемой информации. Устройство содержит генератор 1 импульсов, счетчик 2, мультиплексор 3, первый 4 и второй 14 блоки пам ти, первый 5 и второй 15 формирователи адреса, первый 6 и второй 16 блоки сравнени  приоритетов, элементы И 7,8,12,13,19,20, первый 9 и второй 21 блоки управлени  передачей, первый 10 и второй 11 блоки обработки информации, первый 17 и второй 18 параллельные интерфейсы. Устройство позвол ет обнаружить "срабатывание" любого канала, аппроксимировать это "срабатывание", т.е. очистить от "дребезга", точно прив зать ко времени, когда это "срабатывание" произошло, и формировать выходную информацию о каждом "срабатывании" в любом канале. 1 табл., 8 ил.

Description

у

о

СП

ю

оо

. 1

3

Изобретение относитс  к автоматике , телемеханике и вычислительной технике и может найти применение в многоканальных системах передачи и приема информации.

Цель изобретени  - повьппение дрс- товерности принимаемой информации.

На фиг.I представлена функциональна  схема устройства; на фиг.2 - фун циональна  схема первого блока пам 

ти; на фиг.З - функциональна  схема первого формировател  адреса; на фиг.4 - схема первого и второго блоков обработки информации; на фиг.З - функциональна  схема второго формировател  адреса; на фиг. б - функисио- нальна  схема второго блока управлени  передачей; на фиг.7 - структурна  схема информации в первом блоке пам ти; на фиг 8 - то же, во втором блоке пам ти.

Устройство содержит генератор импульсов, счетчик 2, мультиплексор 3, первый блок 4 пам ти, первый фор- мирователь 5 адреса, первый блок 6 сравнени  приоритетов, первый 7 и . .второй 8 элементы И, первый блок 9 управлени  передачей, первый 10 и второй 11 блоки обработки информации третий 12 и четвертый 13 элементы И, второй блок 14 пам ти, второй формирователь 15 адреса, второй блок 16 сравнени  приоритетов, первый 17 и второй 18 параллельные интерфейсы, п тый 19 и шестой 20 элементы И,второй бкок 21 управлени  передачей.

Кроме того, на фиг.1 обозначены магистрали даннь х MD дл  микроЭВМ, адреса МА и управлени  МУ.

Блок пам ти (фиг.2) содержит элементы пам ти по числу кристаллов , которые можно выполнить на микросхемах серии 132 РУЗ.

Формирователь адреса (фиг.З) содержит дешифратор 23, выполненный на микросхеме серии 533 ИД7, мультиплексор 24, микросхему серии 533 КПП элементы ИЛИ 25 ) - 25 . Каждый блок обработки информации, выполненный на микроэвм (фиг.4), содержит микропроцессор 26 типа 1810 ВМ86, регистр адреса 27 - микросхема 533ТМ9, ОЗУ 2 сегмента стека - микросхема 541,РУ2 ПЗУ 29 сегмента прерывани , ПЗУ 30 сегмента кода, ПЗУ 31 начального запуска . Все ПЗУ вьтолнены на микросхеме 556РТ7. Второй формирователь адреса (фиг.5) содержит шинные формиро

5

0

5 о

5

0

5

0

5

ватели 32 - 35 на микросхемах . 589АП26.

Блок выдачи информации (фиг.6) содерзкит элемент И 36, буферный регистр 37, блок управлени  БУ 38,выполненный по схеме распределител  импульсов на микросхеме 533 ИР16, сдвиговьй регистр 39.

Дл  обеспечени  работоспособности устройства вход щие в его состав остальные блоки могут быть выполнены как параллельно программируемые интерфейсы типа 580ВВ55, первый блок

9управлени  передачей - 589АП26, мультиплексор 3 - 533КП11.

Устройство работает следующим образом .

Перед началом работы устройства поступает сигнал Сброс, который приводит в исходное состо ние блоки

10и 11 и устанавливает в нуль счетчик 2.

Затем счетчиком 2 пересчитываютс  импульсы с генератора 1 дл  оцифровки времени и управлени  мультиплексором 3. Т льтиплексор 2 опрашивает входные каналы и информаци  с входа устройства последовательно записываетс  в первый блок 4 пам ти в соответствии с адресом, формируемым младшими разр дами С},,..,п счетчика 2. За врем  первого измерени , определ емого одним циклом опроса всех каналов, информаци  с них записываетс  в первые разр ды с 1-й по 2-ю  чейки блока 4 пам ти, как показано на фиг.7 1(А - AJ ). При втором измерении (второй цикл опроса) информации,поступающа  по всем каналам, записываетс  во вторые разр ды этих же  чеек (фиг.7, А - А) и т.д.

В результате шестнадцать измерений (по числу разр дов ОЗУ блока 4 пам ти) записываютс  в первые 2  чеек блока 4 пам ти. Следовательно, при чтешет блоком 10 (микроэвм) первой  чейки блока 4 пам ти в регистр общего назначени  (РОН) записываютс  16 измерений первого канала. Затем начинаетс  запись информации во вторую группу  чеек 2 1,... ,2х2,ко- торые содержат измерени  с 17 по 32 каждого из каналов Лиг.7 (А .т

А А - « эг згБлок 10 (микроэвм) по обращении к внешнему устройству, дешифрируемому на элементе И 8, считывает содержимое (адрес и врем ) счетчика 2 .

10

15

20

через блок 9, т.е. адрес записи информации в блок 4 пам ти. Так как блок 4 пам ти представл ет сегмент данных DS дл  блока 10 (микроЭВМ), то адрес чтени  формируетс  в регистре SI. Блок 10 (микроэвм) рассчитывает разность адресов записи и чтени  и, если эта разность больше величины группы, т.е. между адресом считывани  и адресом записи располагаетс  цела  группа каналов, то блок 10 переходит на алгоритм обработки информации каналов этой группы.

Дл  устранени  конфликтных ситуаций , возникающих при одновременном обращении к блоку 4 пам ти на запись (от генератора 1) и чтение (от блока 10), включен блок 6 сравнени  приоритетов. Если в блок 4 пам ти производитс  запись информации и в это врем  блок 10 обращаетс  к этому же блоку на чтение, то чтение информации будет произведено после окончани  цикла записи, а на врем  записи информации с блока 10 снимаетс  сигнал готовность (RDY). Если блок 4 пам ти зан т чтением информации в блок 10 и в это врем  пришел запрос на запись, тогда обращение на запись произойдет после окончани  цикла чтени .

Сигналы управлени  записью и чтением с блока сравнени  приоритетов 6 поступают на формирователь 5, кото- рый KONwyTHpyeT адрес обращени  к блоку 4 пам ти. Структура записи информации в блок 4 пам ти обеспечиваетс  архитектурой самого блока 4 пам ти и формирователей 5 адреса.

Дешифратор 23 (фиг.3) обеспечивает выбор кристалла в блоке 4 пам ти (фиг.2, 22 ( - 22,g) по каждому из 16 разр дов  чеек, по адресу которьй поступает со счетчика 2 (разр ды п+1...+п4).

Обращение к блоку 4 пам ти (чтение или запись) осуществл етс  через мультиплексор 24, который коммутиру- ет младшие разр ды адреса блока 4 пам ти ИЛИ с магистрали адреса блока 10 (микроэвм) или с выходов счетчика 2.

Алгоритм блока 10 (микроЭВМ) заключаетс  в определении Факта срабатывани  канала (под фактом срабатывани  сигнального канала понимают изменени  информации в канале в пределах

30

25

40

45

шестнадцати измерений, которые записаны в одной  чейке блока 4 пам ти. С этой целью в начальной области сегмента стека SS (ОЗУ 28 сегмента стека ) , адресуемой регистром ВР процессора 26, располагаютс  предыдущие состо ни  всех 2 входных сигнальных каналов.

Срабатывание по каналу должно фиксироватьс  , если проход в новое состо ние подтверждаетс  не менее чем двум  измерени ми. Дл  по снени  приводитс  числовой пример.

Пусть измерени  по одному из каналов равны

А, jAgA AgAgA,/. , A.,A,A, 00010001000 10000

такие однократные переходы в единицу не считаютс  срабатыванием.Предположим , что предыдущее состо ние этого канала также равно 0. Дл  определе- ни  наличи  срабатывани  микропроцессор логически умножает этот двоичный код, сдвинутый на один разр д вправо, при этом место крайнего левого разр да занимает предыдущее состо ние этого канала

0001 0001 0001 0000 Предыдущее сос- х 0000 ШОО1000 ШОО

ТОЯНИе --QQQQ QQQQ QQQQ QQQQ

Нулевой результат логического умножени  обозначает,, что срабатывани  по каналу нет. Пусть измерени  по одному каналу равны

A AjA A Aj-AgAvAgA A A A jA Ai gA 1111011110111011

Предыдущее состо ние равно едини- це. В этом случае логически перемножаютс  инверсные измерени  по каналу со сдвинутой на один разр д вправо той же инверсией

Таким образом, если хот  бы одна из двух описанных проверок дает нулевой результат, значит срабатывани  в канале не бьто, если срабатывание было, то результат будет отличен от нул . Если срабатывани  в канале не было, то блок 10 (микроЭВМ) переходит к анализу следующего канала до тех пор, пока не будет обнаружен сработавший канал. Как только обнаружен факт срабатывани  канала, в соответствии с алгоритмом блок 10 (микроэвм) записывает в блок 14 пам ти , который по отношекию к блоку 10 (перва  микроэвм)  вл етс  дополнительным сегментом ES, следующие данные: содержимое счетчика 2 в две  чейки пам ти, адрес считывани  блока 4 пам ти (содержимое регистра SI микропроцессора 26), все шестнадцать измерений канала, в которых зафиксировано срабатывание (фиг.8),

Второй блок 14 пам ти  вл етс  сегментом данных дл  блока 11 (микро ЭВМ) , Второй блок 11 (втора  микро- ЭВМ) продолжает обработку информации , записанной в блок 14 пам ти.

Так как в блок 4 пам ти информаци  по каналам идет с опережением по отношению к считыванию (с этого же блока 4) в блок 10 дл  обработки, то врем , которое определ етс  счет- 2, ушло вперед по отношению к группе каналов, информаци  которых в данный момент обрабатываетс .Дл  определени  действительного времени записи информации по каналу, который в данный момент обрабатываетс  блоком 10, надо из кода счетчика 2 вычесть количество полных групп  чеек (по 2  чеек в каждой группе) умножением на врем  запоминани  одной группы, т.е. врем  t первого изме

рени  в группе из 16 каналов - t

Целое количество групп  чеек определ етс  в пределах разности между адресом записи (содержимое счетчика 2 младшие разр ды) и адресом считывани  (следующа   чейка во втором блоке пам ти). Номер сработавшего канала определ етс  по младшим п-раз- р дам адреса считывани . Далее второй блок 11 (втора  микроэвм) переходит к процессу очистки от дребезга шестнадцати измерений,которые записаны в последней  чейке записи срабатывание канала. ,Дп  этого в сегменте стека (ОЗУ 28 сегмент SS) второго блока 11 (втора  микроЭВМ) хран тс  предьщущие состо ни  всех 2 канало- лов, которые первоначально переписываютс  из ОЗУ стека первого блока 10 (перва  микроэвм), а затем выбираютс  по мере срабатывани  каналов. Устранение дребезга производитс  по следующему алгоритму. Рассматриваетс  предыдущее состо ние канала и два последующих состо ни , в текущее состо ние канала записываетс  то значение (1 или 0), которое преобладает в трех рассматриваемых значени х. Дп  по снени  алгоритма приводитс  числовой пример. Пусть записаны следующие измерени ;

А, A A A A A A-yAgAqA oA,, А,,, А,,, 00010110110 1 1 111

предыдущее состо ние этого канала равно 0. Очистка от дребезга производитс  по следзгющему алгоритму.

Рассматриваем предыдущее значение (0) и два следующих Ag (0,0,0) и в текущее (преобразованное измерение ) записываем 0. Затем рассматриваетс  полученное преобразованное измерение 0) и два последунщих (А, ) ив текущее состо ние снова записываетс  О, Далее рассматривают записанное текущее (0) и измерени  А2 ОиАз О и т.д. в соответствии с приведенной таблицей.

Далее определ етс  пор дковый номер измерени , после которого изошло срабатывание канала, в данном случае № 6. Так как каждое последующее измерение по каналу отстает на временный интервал, определ емый временем опроса всех каналов (циклом опроса) - 1ц, то дл  определени  точного времени срабатывани  ten. к канала количество измерений до срабатывани  N 6 умножаетс  на величину t ц (врем  цикла опроса) и к полученному результату прибавл ют значение интервала времени (t) первого измерени  в группе из 16 каналов

ср.к

+ Nt

ЦДалее второй блок 11 (втора  микро- ЭВМ) выдает информацию о срабатыва- 20 НИИ канала (точное врем  t р срабатывани , номер канала N, новое состо ние канала, в данном случае 1) на вход блока 21.

Выдача информации осуществл етс  25 в следующем пор дке.

Значение времени срабатывани  канала tcp, заноситс  в регистр 37 по обращению блока 11, как ко внещнему устройству, адрес обращени  дешифрируетс  на элементе И 36, сигналом с которого запускают блок 38 управлени , который переписывает содержимое регистра 37 в регистр 39 сдвига. По сигналам, формируемым блоком 33 управлени , информаци  из регистра 39 поступает на выход- устройства.

Таким же образом вьщаетс  на выход устройства вс  остальна  информаци  о срабатывании канала. Далее описываютс  устройства, которые выполн ют вспомогательные функции, т.-к. обращение к блоку 14 пам ти производитс  от двух блоков 10 и 11 (двух микроэвм), причем эти обращени  дешифруютс  на элементах И 12 и 19, поэтому введен второй блок 16 сравнени  приоритетов, который распредел ет по времени обращени  к общему блоку 14 пам ти от двух блоков (микро- ЭВМ) и управл ет-вторым формирователем 15 адреса. В этом блоке поочередно открываютс  шинные формирователи 32,33 или 34,35 (фиг.-5), подключа  к магистрали адреса (МА) и управлени  (I-iy) блока 14 пам ти магистрали адреса и управлени  одного из двух блоков (микроэвм). Дл  реализации двухсторонней св зи между блоками

0

5

0

5

0

5

0

5

0

5

10и 11 (микроэвм) применены два параллельных интерфейса 17 и 18 типа 580 ВВ55, С помощью регистров А этих интерфейсов осуществл етс  двухсторонний обмен информацией между блоками 10 и 11. С этой целью в соответствии с программой работы ЭВМ 10

и 11 в регистры А интерфейсов 17 и 8 записываетс  программа режима II, обеспечивающа  двухсторонний синхронный обмен между регистрами А параллельно программируемых интерфейсов.

Регистры В интерфейсов предназначены дл  формировани  векторов прерывани  и в соответствие с программой каждой микроэвм 10 и 11 в них записываетс  программа режима I - односторонн   синхронна  запись в регистр 13.

Работу параллельно-программируемых интерфейсов 17 и 18 рассмотрим применительно к решению задачи передачи адреса записи блока 14 пам ти, который занесен в блоки 10 и 11.Этот адрес записи находитс  в регистре Д1 блока 10 (первой микроЭВМ), который  вл етс  дополнительным сегментом (ES).,

Данный адрес записи необходимо передать блоку 11 (второй микроэвм), чтобы при чтении информации из второго блока 14 пам ти адрес чтени  не превысил адреса записи. Блок 11 (втора  микроэвм), обраща сь через И 20 к внвшнеьгу устройству интерфейса 18, вписывает в его регистр вектор прерывани  дл  блока 10 (первой микроЭВМ). Блок 10 (перва  микроЭВМ) по этому вектору, который поступает на вход VEC к запросу прерывани  (вход 1И1), прерывает выполнение своей основной программы поиска сработавшего канала и переходит на программу прерывани . По программе прерывани  первый микропроцессор 5аписывает содержимое регистра Д1 во внешнее устройство , которым  вл етс  регистр А интерфейса 17. 1 .

Так как оба регистра А запрограммированы в режиме II работы, то информаци  иэ регистра А интерфейса 17 переписываетс  в регистр А интерфейса 18. Затем блок 10 (первой микроЭВМ ) записывает в регистр В интерфейса 17 вектор прерывани  дл  блока

11(второй микроэвм), по этому запросу на прерывание блок 11 (второй микроэвм) прекращает выполнить свою

основную программу и переходит на выполнение программы прерывани . По этой программе блок 11 (втора  микро ЭВМ) опрашивает регистр А интерфейса 18 и записывает его содержимое в микропроцессор второй микроэвм.

Многоканальное устройство дл  сбора информации позвол ет обнаружить срабатывание любого канала,апрок- симировать это срабатывание, т.е. очищать от дребезга, точно прив зывать ко времени, когда это срабатывание произошло, и формировать выходной последовательный кадр, содержащий информацию о каждом срабатывании в любом канале.

Claims (1)

1. Формула изобретени 

   Многоканальное устройство дл  сбора информации, содержащее генератор импульсов, первый элемент И,выход которого подключен к первому входу первого блока сравнени  приоритетов , первый блок пам ти, счетчик, первый вход которого  вл етс  управл ющим входом устройства, второй, третий и четвертый элементы И, о т - ли чающеес  тем, что, с целью повышени  достоверности принимаемой информации, в него введены мультиплексор, первый и второй формирователи адреса, второй блок сравнени  приоритетов, первый и второй блоки управлени  передачей, первый и второй блок обработки информации, второй блок пам ти, п тый и шестой элементы И, первый и второй параллельные интерфейсы, информационные входы мультиплексора  вл ютс  информационными входами устройства,выход мультиплексора подключен к информационному входу первого блока пам ти, выходы которого объединены с соответствующими выходами первого блока управлени  передачей и подключены к соответствукнцим информационным входам второго блока пам ти, первого параллельного интерфейса и к соответствующим информационным входам- выходам первого блока обработки информации и первого параллельного интерфейса , выход генератора импуль- сов подключен к вторым входам счетчика и первого блока сравнени  приоритетов , первый и второй выходы последнего подключены соответственно к первому и второму управл ющим входам первого формировател  адреса, информационные выходы последнего подключены к соответствующим адресным

   входам первого блока пам ти,первый, второй и третий управл ющие входы которого подключены к одноименным управл ющим выходам первого формировател  адреса, выходы счетчика подключены к соответствующим адресным входам мультиплексора, первым адресным входам первого формировател  адреса и к информационным входам первого блока управлени  передачей,адресные входы-выходы первого блока обработки информации подключены к соответствующим адресным входам второго формировател  адреса и к соответствующим первым входам первого четвертого элементов И, вторые вхо- дь1е которых подключены к соответствующим управл ющим выходам первого блока обработки информации, выход второго элемента И подключен к управл ющему входу первого блока управлени  передачей, выход третьего элемента И подключен к первому входу второго блока сравнени  приоритетов, первый и второй выходы которого подключены к одноименным управл ющим входам второго формировател  адреса, третий управл ющий вход которого подключен к соответствующему управл ющему выходу первого блока обработки

   информации, выход четвертого элемента И подключен к управл ющему входу первого параллельного интерфейса,выходы второго блока пам ти подключены к соответствующим информационным

   входам-выходам второго блока обработки информации, первым информационным входам-выходам и входам второго параллельного интерфейса, информационным входам второго блока управлени  передачей, выход которого  вл етс  информационным выходом устройства , адресные входы-выходы второго блока обработки информации подключены к соответствующим вторым адресным

   входам второго формировател  адреса, адресным входам второго блока управлени  передачей, первым входам П того и шестого элементов И, вторые входы которых, четвертый управл ющий

   вход второго формировател  адреса и управл ющий вход второго блока управлени  передачей подключены к соответствующим управл ющим выходам второго блока обработки информации,выход

   п того элемента И подключен к вторсг му входу второго блока сравнени  приоритетов, выход шестого элемента И подключен к управл ющему входу второго параллельного интерфейса,третьи выходы первого и второго блока сравнени  приоритетов подключены к разрешающему входу первого блока обработки информации, управл ющий вход запроса режима работы и задающие входы режима работы которого подключены соответственно к первому информационному выходу и к соответствующим вторым информационным выходам второго параллельного интерфейса, вторые информационные входы-выходы которого подключены к соответствующим вторым информацирннь1м входам-выходам первого

   блока параллельного интерфейса,первый 2о работки информации.

   информационный выход и вторые информационные выходы которого подключены соответственно к управл ющему входу запроса режима работы и соответствующим задающим входам режима работы второго блока обработки информации, информационные выходы второго формировател  адреса подключены к соответствующим адресным входам второго блока пам ти, управл ющие входы которого подключены к соответствующим 5трав- л ющим выходам второго формировател  адреса, установочные входы первого и второго блоков обработки информации объединены с первым входом счетчика , четвертый выход второго блока сравнени  приоритетов подключен к разрешающему входу второго блока обФиг . 2

   Фиг л

   Фив.З

   Фиг. 5

   НУ

   fU

   MS

   J

   J5

   J5

   57

   39

   Sbfxod

   Фиг. 6

   Запись первого Запись то/юго сра чтыВани  Cfitaoa-m i а2.нала...на.лаСтруцгтпура . uHcfiof na uu В na.f j rrtui.