SU1399750A1 - Устройство дл сопр жени двух ЦВМ с общей пам тью - Google Patents
Устройство дл сопр жени двух ЦВМ с общей пам тью Download PDFInfo
- Publication number
- SU1399750A1 SU1399750A1 SU864190387A SU4190387A SU1399750A1 SU 1399750 A1 SU1399750 A1 SU 1399750A1 SU 864190387 A SU864190387 A SU 864190387A SU 4190387 A SU4190387 A SU 4190387A SU 1399750 A1 SU1399750 A1 SU 1399750A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- output
- inputs
- blocks
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в многомапганных вычислительных системах, работающих в реальном масштабе времени. Целью изобретени вл етс повышение быстродейст ВИЯ устройства за счет разделени одновременного доступа обеих ЦВМ к общей пам ти. Устройство содержит первый , второй блоки элементов И 12, первый, второй блоки элементов ИЛИ 5, 7, третий, четвертый блоки элементов И 8, 9, первый, второй счетчики 10, 11, п тый, шестой блоки элементов И 12, 13, первый, второй регистры 14, 15, седьмой, восьмой блоки элементов И 16, 17, первый, второй элементы ИЛИ 20, .1, первый-четвертый элементы И 22-23, первый триггер 30, п тый элемент И 31, второй триггер 33, шестой элемент И 35, первый элемент задержки 36, третий, четвертый элементы ИЛИ 37, 38, седьмой элемент И 39, третий триггер 41, восьмой элемент И 43, второй элемент задержки 44, п тый, шестой элементы ИЛИ 45, 46. Устройство обес- печ};вает равноприоритетное обращение двух ЦВМ к общим ресурсам пам ти, разреша такое обращение в любой момент времени. 1 ил. с $ (Л с
Description
Изобретение относитс к вьгчислн- ; тельной технике и может быть использовано в многомашинных вычислительных системах, работающих в реальном мае- штабе времени.
Цель изобретени - повьш1ение быстродействи устройства за счет разрешени одновременного доступа обеих ЦВМ к общей пам ти,
На чертеже представлена блок-схема устройства.
Устройство содержит первый 1 и второй 2 блоки элементов И входы 3 и 4 устройства дл подключени информационных выходов первой,второй ЦВМ, первый блок 5 элементов ИЛИ, На чертеже изображена обща пам ть 6, Кроме того, устройство содержит второй блок 7 элементов ИЖ, третий 8 и четвертый 9 блоки элементов И, первьй 10 и второй П счетчики, п тый 1.2 и шестой 13 блоки элементов И, первый J4 и второй 15 регистры, седьмой 16 и восьмой 17 блоки элементов И, выходы 18 и 19 устройства дл подключени соответственно информационных входов первой и второй ЦВМ, первый 20 и второй 21 элементы ИЛИ, первый - четвертый элементы И 22-25 входы 26 и 27 |УСтройства дл подключени соответственно выходов чтени и записи первой ЦВМ, входы 28 и 29 устройства дл подключени соответственно выходов чтени и записи второй ЦВМ, первый триггер 30, п тый элемент И 31, вход 32 устройства дл подключени вькода запроса первой ЦВМ, второй триггер 33, выход 34 устройства дп подключени входа ответа первой ЦВМ, шестой элемент И 35, первый элемент 36 задержки, третий 37 и четвертый 38 элементы ИЛИ, седьмой элемент И 39, вход 40 устройства дл подключени выхода запроси второй ЦВМ, тре тий триггер 41, выход 42 устройства дл -подключени входа ответа второй IIBM, восьмой элемент И 43, второй элемент 44 задержки, а также п тый 45 и шестой 46 элементы ИЛИ,
Устройство работает следующим образом .
1Ьоба операци обращени ЦВМ начинаетс с сщресной части выборки общей пам ти. После завершени адресной части цикла ЦВМ выполн ет прием или передачу данных. Дл выполнени операции Чте1ше или Запись в пам ть
0 5 0 5 0
5
6 ЦВМ необходимо выполнить два такта обращени . В зависимости от обращений ЦВМ устройство имеет несколько режимов работы.
Режим обращени одной ЦВМ,
Этот режим характеризуетс обращением к устройству одной ЦВМ на отрезке времени, равном времени выполнени операции ввода-вывода процессором .
Триггеры 33 и 41 наход тс в нулевом состо нии, а триггер 30 - в. неопределенном (на обоих выходах единих ы), В первом такте процессор ЦВМ после aдpecarJJIИ устройства в адресной части помещает на вход 3 данные , представл юшле собой адрес чйй- ки пам ти 6, к которой необходимо обратитьс , после чего на входе 27 устанавливаетс сигнал Вывод, означающий , что на входе 3 помещены данные . При -этом на входе 32 Запрос сигнал отсутствует. Данные через блок 12 элементов И записьшаготс в счетчик 10, Этим завершаетс первый такт обращени , при этом в счетчике 10 содержитс адрес чейки пам ти 6, к которой необходимо обратитьс .
Во втором такте обращени после адресной части на входе 32 по вл етс сигнал, блокирующий по инверсному входу блок 12 элементов И и занесение данных в счетчик 10, Этот же сигнал устанавливает выход элемента И 31 в единицу, что приводит к установке триггера 30 в нулевое состо ние и . разрешает прохождение сигналов через блоки 1 и 8 элементов И и элементы и 22 к 23, Далее ЦВМ производит обращение к пам ти 6 по адресу, содержащемус в счетчике 10, выходы которого через блоки 8 и 7 элементов И и ИЖ подключаютс к адресным-входам пам - ; ти 6,
В случае операции Чтение сигнал ввода с входа 26 через элементы И 22 и 20 подаетс на вход чтени пам ти 6, на вьпсоде которой спуст врем срабатьюани пам ти 6 выставл етс информаци , хран ща с в чейке, адрес которой установлен-на адресных входах пам ти 6, Сигнал ввода с выхода элемента И 22 подаетс на вход элемента ИЛИ 37, с выхода которого подаетс на вход элемента 36 задержки, врем задержки которого равно времени срабатывани пам ти 6, С выхода
элемента 36 задержки сигнал подаетс на вход записи регистра 14, фронтом этого сигнала производитс запись в регистр 14 информации с входов данных на которые подана информаци с выходов пам ти 6. Информаци с выходов регистра 14 подаетс на первые входы блока 16 элементов И,на вторые входы которого подаетс сигнал ввода с входа 26, разрешающий трансл цию данных на выход 18. Сигнал с входа 26 подаетс также на первый вход элемента ИЛИ 38, с выхода которого подаетс на нулевой вход триггера 33, разреша переключение триггера в едини- 1, а также на второй вход элемента И 35, на первый вход которого с выхода элемента 36 задержки подаетс сигнал, по приходу которого на выходе элемента И 35 по вл етс нуль, устанавливающий триггер 33 в единицу что приводит к установке на выходе 34 ответного сигнала, информирующего первую ЦВМ о завершении устройством цикла обмена, а также к установке триггера 30 в исходное, неопределенное состо ние (на обоих выходах триггера единицы), что снимает с выходов блока 8 элементов И и элемента И 22 сигналы. ЦВМ снимает сигнал с входа 26, что приводит к сн тию сигнала с выхода элемента ИЛИ 38 и к установке триггера 33 в исходное, нулевое состо ние. Далее ЦВМ снимает сигнал с входа 32, что вл етс признаком завершени обмена с устройством,
В случае операции Запись сигнал вьшода с входа 27 (сигнал запроса на входе 32 уже установлен, триггер 30 установлен в нулевое состо ние) через элементы И 23 и ИЛИ 21 подаетс на вход управлени записью пам ти 6, на адресных входах которого установлен адрес чейки с вькодов. счетчика 10, а на входах данных - данные, которые необходимо записать (подаютс с входа 3 через блоки 1 и 5 элементо И и или), В остальном работа устройства аналогична описанной дл операции Чтение, т.е. сигнал Вьшод с входа 27 через элементы И 23 и ИЛИ 3 подаетс на вход элемента 36 задержки , задерживающего его сигнал на врем срабатывани пам ти 6. Сигнал с выхода элемента 36 задержки производит запись в регистр 14 ложной в этом случае информации, но так как
блок 16 элементов И не транслирует данные в шину 18, это несущественно. Режим последовательного обращени
двух ЦВМ.
Этот режим характеризуетс последовательным обращением к устройству двух ЦВМ на отрезке времени, равном времени выполнени операции вводавывода процессором. Например, одна ЦВМ производит операцию ввода-вьгоода с устройства, а в это врем втора ЦВМ также обратилась к устройству. В этом случае устройство работает
следующим обра ом. Работа элементов устройства происходит аналогично описанной в режиме обращени одной ЦВМ.
Первый, адресный, такт происходит
аналогично описанному. При этом в
счетчик 11 записьюаетс адрес, по которому требуетс обращение к пам ти 6. Во втором такте сигнал с входа 40 приведет в по влению на выходе элемента И 39 единицы. Далее втора ЦВМ выставл ет управл ющий сигнал (на входе 28 или 29). При завершении обмена с устройством первой ЦВМ триггер 33 устанавливаетс в единичное состо ние , что приводит к по влению на единичном входе триггера 30 нул и к перебросу триггера 30 в единичное состо ние . Нулевой сигнал с нулевого выхода триггера 30 подаетс на вторые
входы блоков 2 и 9 элементов И и элементов И 24 и 25, разреша прохождение данных, адреса и управл ющих сигналов ,
В случае одновременного обращени
к устройству двух ЦВМ первые такты обращени - занесение адресов в счетчики - происходит одновременно и независимо . Во вторьк тактах обе ЦрМ выставл ют сигнал на входах 32 и 40.
При этГом триггер 30 в силу физических свойств устанавливаетс в одно из двух состо ний, нулевое или единичное , что разрешает работу с устрой
ством первой или второй ЦВМ соответственно . Работа с другой ЦВМ будет разрешена после выставлени ответного сигнала первой. Таким образом, задержка на обслуживание обращени другой ЦВМ определ етс временем сра- батьюани устройства, которое при исользовании элементов ОЗУ с высоким быстродействием весьма мало, и другой ЭВМ эта задержка практически не ощущаетс .
Сн тие сигнала с выхода элемента ИЛИ 37 или 45 приводит .-. увеличению числа, хранимого в счетчике 10 или 11 соответственно, на единицу, что позвол ет при занесении или считывании массивов информации заносить в начальный адрес массива и в дальнейшем, не снима запросного сигнала , производить запись/чтение, не повтор первого, адресного, такта.
Claims (1)
- Формула изоёретениУстройство дл сопр жени двух ЦВМ с общей пам тью, содержащее с первого по шестой блоки элементов И, первый, второй блоки элементов ИЛИ, первый, второй счетчики, с первого по четвертый элементы И и с первого по четвертый элементы ИЛИ, отличающеес тем, что, с целью повышени быстродействи , в него введены первый, второй элементы задержки , седьмой, восьмой блоки элементов И, первый, второй регистры, п тый, шестой элементы ИЛИ, с п того по восьмой элементы И и с первого по тре , тий триггеры, причем первьм, второй входы и выход первого блока элемен- тов ИЛИ соединены соответственно-с выходами первого, второго блоков элементов И и с вькодом устройства дл подключени информационного -входа общей пам ти, первый, второй входы и выход второго блока элементов ИЛИ соединены соответственно с выходами третьего, четвертого блоков элементов И и с выходом устройства ддт подключени адресного входа общей пам ти, пер вые входы первого и п того блоков элементов И вл ютс входом устройства ,1ЩЯ подключени информационного выхода первой ЦВМ, первые входы второго и шестого блоков элементов И вл ютс входом устройства дл подключени информационного выхода второй ЦВМ, информационные входы первого, второго рёгул тйров вл ютс входом устройства дл подключени информационного выхода общей пам ти, выходы первого, второго регистров соединены с первыми входами соответственно седьмого, восьмого блоков элементов И, выходы седьмого, восьмого блоков элементов И соединены соответственно с выходами устройства дл подключени инфор- маи;ионных входов первой, второй ЦВМ, выходы п того, тестОго блоков элеменg О50 30 35 40 45 50 55тов И соединены с информационными входами соответственно первого, второго счетчиковр выходы первого, второго счетчиков соединены с первьми входами соответственно третьего, четвертого блоков элементов И, первые входа первого, второго элементов И вл ютс соответственно входами устройства дл подключени выходов записи и чтени первой ЦВМ, первые входы третьего, четвертого элементов И вл ютс соответственно входами устройства дл подключени выходов записи и чтени второй ЦВМ, выходы первого,второго элементов ИЛИ вл ютс 1зыходами устройства дл подключени входов чтени и записи общей пам ти соответственно, выход первого элемента И соединен с первыми входами первого и третьего элементов ИЛИ, выход второго элемента И соединен .с первым входом второго элемента ИЛИ и с вторым входом третьего элемента . ИЛИ, выход третьего элемента И соединен с вторым входом первого элемента Т-ШИ, второй вход седьмого блока элементов И и первый вход четвертого элемента ИЛИ вл ютс входом устройства дл подключени выхода чтени первой ЦВМ, второй вход п того блока элементов И и первый вход п того элемента И вл ютс входом устройства дл подключени выхода запроса первой ЦВМ, третий вход п того блока элементов И и второй вход четвертого элемента ИЛИ вл ютс входом устройства дл подключени выхода записи первой ЦВМ, выход третьего элемента ИЛИ соединен со счетным входом первого счет чика и через первый элемент задержки с первым входом шестого элемента И и с входом синхронизации первого регистра , выходы п того и седьмого элементов И соединены соответственно с единичным и нулевым входами первого триггера, единичный выход которого соединен с вторыми входами первого, второго элементов И и пе рвого, третьего блоков элементов И, нулевой выход первого триггера.соединен с вторьми входами третьего, четвертого элемен тов И и второго, четвертого блоков элементов И, выход третьего элемента И соединен с первым входом п того элемента ИЛИ, второй вход которого и второй вход второго элемента ИЛИ соединены с выходом четвертого элемента И, второй вход восьмого блокаэлементов И и первый вход шестого элемента ИЛИ вл ютс входом устройства дл подключени выхода чтени второй ЦВМ, второй вход шестого элемента ИЛИ и второй вход шестого блока элементов И вл ютс входом устройства дл подключени выхода записи второй ЦВМ, третий вход шестого блока элементов И и первьй вход седьмого ю го элемента ИЛИ соединен с вторымгаестого элемента И и с единичным входом второго триггера, нулевые вход и выход которого соединены соответственно с выходом шестого элемента И и с вторым входом п того элемента И, единичный выход второго триггера вл етс выходом устройства дл подключени входа ответа первой ЦВМ, выход шестоЭлемента И вл ютс входом устройства дл подключени выхода запроса второй ЦВМ, выход п того элемента ИЛИ соединен со счетным входом второго счетчика и через второй элемент задержки с первым входом восьмого элемента И и с входом синхронизации второго регистра, выход четвертого элемента ИЛИ соединен с вторым входомвходом восьмого элемента И и с единичным входом третьего триггера,нулевые вход и выход которого соединены соответственно с выходом восьмого элемен- та И и с вторым входом седьмого элемента И, единичный выход третьего триггера соединен с выходом устройства дл подключени входа ответа второй ЦВМ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864190387A SU1399750A1 (ru) | 1986-12-29 | 1986-12-29 | Устройство дл сопр жени двух ЦВМ с общей пам тью |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864190387A SU1399750A1 (ru) | 1986-12-29 | 1986-12-29 | Устройство дл сопр жени двух ЦВМ с общей пам тью |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1399750A1 true SU1399750A1 (ru) | 1988-05-30 |
Family
ID=21283996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864190387A SU1399750A1 (ru) | 1986-12-29 | 1986-12-29 | Устройство дл сопр жени двух ЦВМ с общей пам тью |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1399750A1 (ru) |
-
1986
- 1986-12-29 SU SU864190387A patent/SU1399750A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1399750A1 (ru) | Устройство дл сопр жени двух ЦВМ с общей пам тью | |
SU1661778A1 (ru) | Устройство дл сопр жени двух ЦВМ с общей пам тью | |
SU1446625A1 (ru) | Устройство дл сопр жени ЭВМ с абонентом | |
SU1737454A1 (ru) | Устройство дл запоминани трассы функционировани многопроцессорных систем | |
SU1182534A1 (ru) | Устройство для сопряжения процессора с внешними абонентами | |
SU1596390A1 (ru) | Устройство буферной пам ти | |
SU1605247A1 (ru) | Многопроцессорна система | |
SU1341636A1 (ru) | Устройство дл прерывани программ | |
SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
SU1481854A1 (ru) | Динамическое запоминающее устройство | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1156080A1 (ru) | Двухпортовое устройство сопр жени в вычислительной системе | |
SU1283768A1 (ru) | Устройство дл обслуживани запросов | |
SU1316050A1 (ru) | Буферное запоминающее устройство | |
SU1117626A1 (ru) | Устройство дл сопр жени каналов | |
SU1515165A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
SU1566361A1 (ru) | Устройство дл обмена данными между процессорами | |
SU1348839A1 (ru) | Устройство дл отладки программно-аппаратных блоков | |
SU1691847A1 (ru) | Систолический процессор | |
SU1508227A1 (ru) | Устройство дл сопр жени ЭВМ с магистралью | |
KR0146194B1 (ko) | 하드 디스크 컨트롤러의 램 액세스 장치 | |
SU1605273A1 (ru) | Многоканальное устройство дл сбора информации | |
SU1633416A1 (ru) | Многоканальное устройство дл ввода-вывода информации | |
SU1238091A1 (ru) | Устройство дл вывода информации | |
SU1462336A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью |