SU1312589A1 - Устройство дл межмашинного обмена - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в многомашинных комплексах при решении трансл ционных задач и дл  ускорени  операций ввода-вывода информации. Целью изобретени   вл етс  повышение быстродействи . Устройство состоит из двух каналов, каждый из которых содержит коммутатор, блок пр мого доступа в пам ть, блок управлени  вводом-выводом, блок приоритета, регистр состо ний, дешифратор номера ЭВМ, дешифратор управл ющих сигналов, регистр адреса вектора, блок прерываний. 2 з.п. ф-лы, 3 ил. со ьо сд 00 со

Description

Изобретение относитс  к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах при peнJeнии трансл ционных задач и дл  ускорени  операций ввода-вывода информации.

Цель изобретени  - повышение быстродействи .

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - принципиальна  схема блока управлени  вводом-выводом на фиг. 3 - принципиальна  схема блока приоритета.

Устройство содержит каналы 1 и 2, линии 3 адресов и данных, линии 4 управл юших сигналов, управл юп;ий вход 5 чтени , вход 6 и выход 7 требовани  прерывани , вы- ход 8 и вход 9 требовани  пр мого доступа, выход 10 чтени , входы 11 и выходы 12 адресов и данных, выходы 13 и входы 14 управл ющих сигналов, выход 15 и вход 16 управл ющего сигнала, вход 17 управл ющего сигнала «Ввод 2К, вход 18 управл ю- щего сигнала «Вывод 2К, выход 19 управ- л юндего сигнала «Ввод 1К, выход 20 управл ющего сигнала «Вывод 1К, блок 21 прерываний , регистр 22 адреса вектора, дешифратор 23 номера ЭВМ, дешифратор 24 управл ющих сигналов, коммутатор 25, блок 26 пр мого доступа (в пам ть ЭВМ), блок 27 управлени  вводом-выводом, регистр 28 состо ни  канала, блок 29 приоритета ЭВМ, выход 30 управл ющего сигнала требовани  прерывани , выход 31 управл юнлего сигнала требовани  пр мо| О доступа в нам ть ЭВА , первый информационный выход 32 Разре- щение прерывани , второй информационный выход 33 Требование прерывани , третий информационный выход 34 «Требование пр мого доступа, четвертый информа- ционный выход 35 «Разрешение пр мого доступа , п тый информационный выход 36 «Разрешение ввода информации, шестой информационный выход 37 «Разрешение вывода информации, выход 38 блока прерывани , выход 39 дешифратора номера ЭВМ, выход 40 дешифратора управл ющих сигналов , ЭВМ 41 канала 1 и ЭВМ 42 канала 2. Блок 27 управлени  вводом-выводом состоит из элемента ИЛИ 43, элемента НЕ 44, элемента ИЛИ 45, элемента НЕ 46, элементов И 47-50.

Блок 29 приоритета содержит элементы ИЛИ 51 и 52, элементы НЕ 53--55, элементы И 56--58.

Блок пр мого доступа к пам ти выполнен по известной схеме и обеспечивает ло- гику пр мого доступа в пам ть ЭВМ по инициативе другого устройства.

Блок 27 управлени  вводом-выводом работает следующим образом.

В исходном состо нии на выходе 37 регистра 28 состо ни  канала 1 находитс  уро- вень логического «О, который через элемент НЕ 44 поступает на второй вход элемента И 47 и paspeiuaeT прохождение на выход 14

сигнала «Вывод 1, а ноступа  на второй вход элемента И 48, запрещает прохождение на линии 20 сигнала «Вывод 1К. Следовательно , при обращении нроцессора ЭВМ 41 к пам ти или регистрам внешних устройств в цикле «Вывод на линии 4 выставл ютс  сигналы «Вывод, которые через коммутатор 25 поступают по лини м 13 в блок 27 управлени  вводом-выводом на первый вход элемента ИЛИ 43, а с его выхода поступают на первый вход элемента И 47, а поскольку на втором входе этого элемента находитс  уровень «1, то сигнал «Вывод 1 поступает на выход 14 блока 27 и далее в пам ть и регистры внещних устройств ЭВМ 41.

В исходном состо нии на выходе 36 регистра 28 состо ни  канала 1 находитс  уровень «О, который через элемент НЕ 46 поступает на второй вход элемента и 50 и разрешает прохождение на выход 14 сигнала «Ввод 1, а поступа  на второй вход элемента И 49, запрещает нрохождение на линии 19 сигнала «Ввод 1К. Следовательно, при обращении процессора ЭВМ 41 к пам ти и регистрам внешних устройств в цикле «Ввод он выставл ет на линии 4 сигналы «Ввод, которые через коммутатор 25 поступают по лини м 13 в блок 27 управлени  вводом-выводом на второй вход элемента ИЛИ 45, а с его выхода поступают на первый вход элемента И 50, а поскольку на втором входе этого элемента находитс  уровень «1, то сигнал «Ввод 1 ноступает на выход блока 27 и далее в пам ть и регистры внешних устройств ЭВМ 41.

Таким образом, процессор в исходном состо нии может обращатьс  к своей пам ти и регистрам внешних устройств, как в циклах «Вывод и «Ввод, т.е. при записи и чтении информации.

Например, при необходимости произвести запись массива информации и:; ЭВ. 42 в пам ть ЭВМ 41, в шестой разр д регистра 28 состо ни  канала 2 записываетс  «1, котора  с выхода 37 поступает через элемент НЕ 44 на второй вход элемента И 47 и запрещает прохождение сигналов «Вывод 1, на выход 14, т.е. к своей пам ти и регистрам внешних устройств, поступает на второй вход элемента И 48, разреша  передачу сигналов «Вывод 1 К на линии 20. На третьем входе элемента И 48 стоит уровень «1, поскольку перед началом обмена ЭВМ 41 введена в режим пр мого доступа к пам ти. Сигнал «Вывод 1К с выхода элемента ИЛИ 48 поступает на линию 20 канала 2 и по линии 18 канала 1 поступает в блок 27 управлени  вводом-выводом канала 1 на первый вход элемента ИЛИ 43, с выхода которого проходит на первый вход элемента И 47, на втором входе которого находитс  уровень «Ь, следовательно, сигналы «Вывод 1 проход т на выход элемента И 47

и поступают на линию 4 и далее к пам ти и регистрам внешних устройств ЭВМ 41.

Таким образом, процессору ЭВМ 42 оказываетс  доступной сво  пам ть и регистры внешних устройств по чтению, а пам ть и регистры внешних устройств ЭВМ 41 по записи . Аналогичные рассуждени  справедливы и дл  других режимов работы блока 27 управлени  вводом-выводом.

Блок 29 приоритета работает следующим образом.

С выхода 34 регистра состо ни  сигнал 9 требовани  пр мого доступа поступает на соответствующий вход блока 29 приоритета и проходит на выход 8 блока и поступает на

1 и регистра 28 состо ни  канала 2. При этом разр ды регистра 28 состо ни  канала 1 поступают с информационного выхода через коммутатор 25 на линию 3 младшего

5 байта, а разр ды регистра 28 состо ни  канала 2 с информационного выхода поступают по шинам 12 канала 2 на вход 11 канала I и через коммутатор 25 на линии 3 старшего байта. Таким образом, в течение данного цикла «Ввод в ЭВМ 41 считываетс 

из устройства межмашинного обмена слово состо ни  устройства, содержимое младшего байта которого соответствует содержимому регистра 28 состо ни  канала 1, а содерна второй вход элемента И 56, тем самым запреща  прохождение на выход 31 блока сигнала 9 требовани  пр мого доступа блока 29 приоритета канала 2. С выхода элежимое старшего байта соответствует содервторой вход элемента ИЛИ 51 и на вход эле- (5 жимому регистра 28 состо ни  канала 2. мента НЕ 53, с выхода которого поступаетДалее ЭВМ 41 проводит анализ разр дов слова состо ни  устройства, при этом наличие логической «1 в первом разр де младшего байта свидетельствует о разрешении прерывани  программных операций

мента ИЛИ 51 сигнал требовани  пр мого 20 ЭВМ 41 по требованию ЭВМ 42. Наличие доступа поступает на второй вход элементалогической «1 во втором разр де младшего

ИЛИ 52 и на вход элемента НЕ 54, с выхо-байта свидетельствует о наличии требовада которого поступает на второй вход эле-ни  пр мого доступа ЭВМ 41 в пам ть

мента И 57, запреща  тем самым прохож-ЭВМ 42. Наличие логической «1 в четвертом

дение на выход 7 блока сигнала 33 требо- f. разр де младщего байта свидетельствует о вани  прерывани  канала 1. С выхода эле-разрешении пр мого доступа в пам ть ЭВМ

мента ИЛИ 52 сигнал требовани  пр мого доступа поступает на вход элемента НЕ 55,

41. Наличие логической «1 в п том разр де младшего байта свидетельствует о том, что ЭВМ 41 выполн ет операции записи в какую- либо область адресного пространства пас выхода которого поступает на второй вход элемента И 58 и запрещает прохожде41 . Наличие логической «1 в п том разр де младшего байта свидетельствует о том, что ЭВМ 41 выполн ет операции записи в какую- либо область адресного пространства павани  прерывани  канала 2.

Устройство обеспечивает работу в режиме пр мого доступа в адресное пространство пам ти ЭВМпри записи или чтении массивов информации с возможностью использовани  средств прерывани  программ.

Процесс обмена можно разделить на п ть этапов.

На первом этапе ЭВМ, инициатор обмена , проводит анализ регистров состо ни  каналов 1 и 2. Дл  ЭВМ 41 регистр 29 сос35

ние на выходе 30 арбитра сигнала б требо- 0 ЭВМ 42 массива информации. Наличие логической «1 в шестом разр де байта слова состо ни  устройства свидетельствует о том, что ЭВМ 41 выполн ет операции чтени  из какой-либо области адресного пространства пам ти ЭВМ 42 массива информации. Функциональное значение разр дов старшего байта слова состо ни  устройства аналогично значению соответствующих разр дов младшего байта относительно ЭВМ 42.

На втором этапе ЭВМ, нициатор обмена,

то ни  канала 1 доступен по записи и чте- 40 проводит настройку устройства межмашип- нию, а регистр 29 состо ни  канала 2 тольконого обмена на требуемый тип обмена,

по чтению. Аналогично организован доступ к регистрам состо ни  устройства со стороны ЭВМ 42.

Например, при обращении ЭВМ к устройству межмашинного обмена в цикле «Ввод адрес устройства проходит через коммутатор 25, соедин ющий в исходном состо нии, линии 3 и 4 адресов, данных и управл ющих сигналов ЭВМ 41 с соответствующими

входами дешифраторов номера ЭВМ 23 и jQ шч разр ды адреса - разрешает работу управл ющих сигналов 24. Дещифратор 23дешифратора 24 по входу 39. Дешифратор

анализирует старшие разр ды адреса и раз-24 анализирует младшие разр ды адреса

решает ра боту дешифратора 24 управл ю-и на выходе 40 вырабатывает сигнал, разщих сигналов по входу 39. Дещифраторрешающий запись в регистр состо ни  28

24 анализирует младщие разр ды адреса иканала 1. В течение информационной часна выходе 10 канала 1 вырабатывает сигнал, 55 ти цикла «Вывод в регистр 28 состо ни  разрешающий ввод в ЭВМ 41 в течение ин-канала 1 запоминаютс  данные, определ юформационной части данного цикла «Ввод,щие тип настройки устройства межмашинсодержимого регистра 28 состо ни  каналаного обмена.

45

Например, ЭВА1 41 необходимо записать в определенную область адресного пространства пам ти ЭВМ 42 массив информации. Дл  настройки устройства на данный тип обмена ЭВМ 41 обращаетс  к нему в цикле «Вывод. При этом адрес устройства проходит через коммутатор 25 и поступает на соответствующие входы дешифраторов 23 и 24. Дешифратор 23 анализирует стар1 и регистра 28 состо ни  канала 2. При этом разр ды регистра 28 состо ни  канала 1 поступают с информационного выхода через коммутатор 25 на линию 3 младшего

байта, а разр ды регистра 28 состо ни  канала 2 с информационного выхода поступают по шинам 12 канала 2 на вход 11 канала I и через коммутатор 25 на линии 3 старшего байта. Таким образом, в течение данного цикла «Ввод в ЭВМ 41 считываетс 

из устройства межмашинного обмена слово состо ни  устройства, содержимое младшего байта которого соответствует содержимому регистра 28 состо ни  канала 1, а содержимое старшего байта соответствует содерразр де младщего байта свидетельствует о разрешении пр мого доступа в пам ть ЭВМ

41. Наличие логической «1 в п том разр де младшего байта свидетельствует о том, что ЭВМ 41 выполн ет операции записи в какую- либо область адресного пространства ЭВМ 42 массива информации. Наличие логической «1 в шестом разр де байта слова состо ни  устройства свидетельствует о том, что ЭВМ 41 выполн ет операции чтени  из какой-либо области адресного пространства пам ти ЭВМ 42 массива информации. Функциональное значение разр дов старшего байта слова состо ни  устройства аналогично значению соответствующих разр дов младшего байта относительно ЭВМ 42.

проводит настройку устройства межмашип- ного обмена на требуемый тип обмена,

шч разр ды адреса - разрешает работу дешифратора 24 по входу 39. Дешифратор

Например, ЭВА1 41 необходимо записать в определенную область адресного пространства пам ти ЭВМ 42 массив информации. Дл  настройки устройства на данный тип обмена ЭВМ 41 обращаетс  к нему в цикле «Вывод. При этом адрес устройства проходит через коммутатор 25 и поступает на соответствующие входы дешифраторов 23 и 24. Дешифратор 23 анализирует старДл  рассматриваемого случа  в первый разр д регистра 28 состо ни  канала 1 записываетс  логический «О, что вызывает по вление на выходе 32 сигнала, запрещаю- пдего выработку блоком 21 требовани  прерывани  программных операций ЭВМ 41. Во второй разр д записываетс  логический «О, что вызывает по вление на выходе 33 сигнала, свидетельствующего об отсутствии требовани  прерывани  программных операций ЭВМ 42 по инициативе ЭВМ 41. В третий разр д записываетс  логическа  «1, что вызывает по вление на выходе 34 уп- равл юихего сигнала, который проходит через блок 29 приоритета на выход 8 канала

1и поступает на вход 9 канала 2, далее проходит через блок 29 приоритета канала 2, с выхода 31 которого в блок 26 пр мого доступа в пам ть ЭВМ 42 поступает управл ющий сигнал, вызывающий формирование сигнала требовани  пр мого доступа в пам ть , который разрещает работу блока 27 ввода-вывода и с выхода 16 капала 2 поступает в процессор ЭВМ 42. Последний обрабатывает сигнал требовани  пр мого доступа в пам ть. После предоставлени  процессором ЭВМ 42 пр мого доступа в свою пам ть на выходе 15 блока 26 канала 2 по вл етс  управл ющий сигнал, настраивающий коммутатор 25 капала 2 на передачу информации от ЭВМ 41 в ЭВМ 42. Таким образом, линии 3 и 4 адресов, данных и управл ющих сигналов ЭВМ 41 соедин ютс  через коммутатор 25 канала 1 с выходами

12 и 13 канала 1, входами 11 и 14 канала

2и через коммутатор 25 канала 1, входами 11 и 14 канала 2 и через коммутатор 25 канала 2 соедин ютс  с лини ми 3 и 4 адресов , данных и управл ющих сигналов ЭВМ 42.

При записи в четвертый разр д регистра 28 состо ни  канала 1 логического «О на выходе 35 но вл етс  сигнал, запрещающий выработку блоком 26 пр мого доступа ка- нала 1 сигнала 16 требовани  пр мого доступа в пам ть ЭВМ 41. Таким образом, ЭВМ 41,  вл юща с  инициатором обмена, запрещает доступ к своей пам ти со стороны канала 2 ЭВМ 42.

При записи в п тый разр д регистра 28 состо ни  канала 1 логической «1 па выходе 36 по вл етс  управл ющий сигнал, запрещающий выработку блоком 26 пр мого доступа канала 1 сигнала 16 требовани  пр мого доступа в пам ть ЭВМ 41. Таким образом , ЭВМ 41,  вл юи а с  в рассматриваемом случае инициатором обмена, щает доступ к своей пам ти со стороны канала 2 ЭВМ 42.

При записи в п тый разр д регистра 28 состо ни  канала 1 логической «1 на выходе 36 по вл етс  управл ющий сигнал, который разрешает прохождение сигналов «Ввод 13 через блок 27 управлени  вводом0

о 5

0

5

0

5

выводом на выход 14 канала 1 в пам ть и внешние устройства ЭВМ 41. Следовательно, процессор ЭВМ 41 получает возможность производить чтение в цикле «Ввод информации только из своей пам ти ЭВМ 41. При записи в щестой разр д регистра 28 состо ни  канала 1 логического «О на выходе 37 по вл етс  управл ющий сигнал, который запрещает прохождение сигналов «Вывод через блок 27 управлени  вводом-выводом на выход 14 канала 1 в пам ть и внещние устройства ЭВМ 41. Следовательно, процессору ЭВЛ1 41 станов тс  недоступны сво  пам ть и регистры внеп:них устройств в цикле «Вывод, т.е. по записи.

На этом пастройка устройства межмашинного обмена дл  случа  подготовки к записи информации в пам ть ЭВМ 42 инициативе процессора ЭВМ 41 заканчиваетс .

Основные моменты второго этапа.

1.Настройка устройства межмащинного обмена на тот или иной тип обмена производитс  в результате записи в течение одного цикла «Вывод в регистр состо ни  канала данных, определ ющих требуемый тип обмена .

2.Устройство межмашинного обмена обеспечивает два основных типа обмена как со стороны одной ЭВМ капала, так и со стороны другой ЭВМ.

3.Одним из основных типов обмена  вл етс  запись массива информации под управлением процессора ЭВМ, инициатора обмена , в пам ть другой ЭВМ в режиме пр мого доступа. В данном случае процессору ЭВМ, инициатору обмена, становитс  доступным все адресное пространство пам ти и регистры внешних устройств другой ЭВМ, но только по записи. В то же врем  процессору ЭВМ, инициатору обмена, становитс  доступ ным все адресное пространство своей пам ти и регистры своих внешних устройств, но только по чтению.

4.Другим основным типом обмена  вл етс  чтение массива информации иод управлением процессора ЭВМ, инициатора обмена, из пам ти другой ЭВМ в режиме пр мого доступа. В данном случае процессору ЭВМ, инициатору обмена, становитс  доступным все адресное пространство пам ти и регистры внешних устройств другой ЭВМ, но только по . В то же врем  процессору ЭВМ, инициатору обмена, становитс  доступным все адресное пространство своей пам ти и регистры своих внещних устройств, но только по записи.

5.В общем случае, настройку устройства межмащинного обмена могут проводить одповременно обе ЭВМ. Дл  исключени  неопределенности в ситуации, когда одновременно с ЭВМ 41 настройку проводит и ЭВМ 42, в каналы устройства введены арбитры 29 1гриоритета. Присвоение соответствующего уровн  приоритета сигналам требовани  прерывани  и требовани  пр мого доступа в пам ть производитс  на этапе формировани  структуры многомашинного комплекса и в соответствии с классом решаемых задач посредством соответствующей коммутации логических элементов принципиальной схемы блоков 29 приоритета каналов. Например, сигналу 34 регистра 28 состо ни  канала 1, проход ш.ему через блок 29 приоритета канала 1 на выход 8 канала 1

выхода 14 блока 27 управлени  вводом- выводом канала 1 поступает стробирующий сигнал, а в блоке пам ти ЭВМ 42 адрес первого слова массива не дешифрируетс , так как с выхода 14 блока 27 управлени  вводом- выводом канала 2 стробирующий сигнал не поступает. В информационной части данного цикла «Ввод первое считанное словно принимаетс  в один из регистров процессора ЭВМ 42. Далее в цикле «Вывод процессор

не дешифрируетс  в блоке пам ти ЭВМ 41, поскольку с выхода 14 блока 27 управлени  вводом-выводом канала 1 не поступает сигнал , а в блок пам ти ЭВМ 42 адрес первого за писываемого слова массива дешифрируетс , так как сигнал «Вывод адресной части данного цикла «Вывод проходит от

30

и далее поступающему на вход 9 канала 2 10 ЭВМ 41 в адресной части указывает адрес и через блоки 29 приоритета канала 2  чейки пам ти ЭВМ 42, в которую необходи- на управл ющий выход 31, задан соответ- мо записать первое слово массива, ствующей коммутацией первый приоритет вПри этом адрес первого слова массива

блоке 29 канала 1 и первый приоритет в блоке 29 канала 2, а дл  сигнала 34 регистра 28 состо ни  канала 2 соответствующей коммутацией задан второй приоритет в арбитре 29 канала 2 и второй приоритет в блоке 29 канала 1. Тогда, при одновременном приходе на входы арбитра 29 приоритета, например , канала 1 сигналов требовани  пр - 20 процессора ЭВМ 41 по лини м 4 через комму- мого доступа с выхода 34 регистра 28 сое- татор 25 канала 1, проходит через блок 27 то ни  канала 1 и входа 9 канала 1, посту- управлени  вводом-выводом и по линии 20 пающего с выхода 34 регистра 28 состо ни  поступает с выхода канала 1 на соответ- канала 2 через блок 29 приоритета канала ствующий вход канала 2, проходит через 2 с выхода 8 канала 2, сигнал с выхода 34 блок 27 управлени  вводом-выводом канала регистра 28 состо ни  канала 1 проходит 25 2 и с выхода 14 канала 2 поступает в блок через блок 29 приоритета на выход 8 канала пам ти ЭВМ 42. Следовательно, в инфор- 1, а сигнал с входа 9 канала 1 не проходит через блок 29 приоритета канала 1 на выход 31.

Кроме того, сигнал с выхода 8 канала 1 поступает на вход 9 канала 2 и проходит через блок 29 приоритета канала 2 на управл ющий выход 31 и тем самым запрещает прохождение сигнала с выхода регистра 28 состо ни  канала 2 через блок 29 приоритета канала 2. Однако, если сигнал на выходе 34 регистра 28 состо ни  канала 1 по вл етс  в тот момент, когда на выходе 31 блока 29 приоритета канала 1 уже по вилс  управл ющий сигнал, то сигнал с выхода 34 регистра 28 состо ни  канала 1 не проходит через блок 29 приоритета канала 1 на 40 вает в регистр 28 состо ни  канала 1 данные, выход 8 канала i до тех пор, пока ЭВМ 42 не определ ющие настройку устройства на четвертом этапе. В первом разр де регистра 28 состо ни  канала 1 записываетс  логический «О. Во второй разр д записываетс  логическа  «1, что свидетельствует о наличии требовани  прерывани  программных операций ЭВМ 42 по инициативе ЭВМ 41. В результате этого на выходе 33 регистра 28 состо ни  канала 1 по вл етс  сигнал, который проходит через блок 29 приоритета канала 1 на выход 7 канала 1, далее поступает на вход 6 канала 2 и проходит через блок 29 приоритета канала 2 и с выхода 30 поступает на управл ющий вход блока 21 прерываний. При наличии на втором управл ющем входе блока 21 прерываний разрешающего уровн  на выход 14 канала 2 поступает сигнал требовани  прерывани  программных операций процессора ЭВМ 42. После того, как процессор ЭВМ 42 разрешает

35

мационной части данного цикла «Вывод первое слово массива из процессора ЭВМ 41 поступает на линии управл ющих сигналов канала 1, через коммутатор 25 канала 1 поступает на выходы 13 канала 2, по лини м 4 управл ющих сигналов поступает в блок пам ти ЭВМ 42 и записываетс  в  чейку пам ти по указанному адресу. Аналогично выполн ютс  операции по записи в пам ть ЭВМ 42 других слов массива.

На четвертом этапе ЭВМ, инициатор обмена , выполн ет операции по завершению цикла обмена информацией.

ЭВМ 41 обращаетс  к устройству межмашинного обмена в цикле «Вывод и записызаканчивает обмен информацией с ЭВМ 41 и не записывает в третий разр д регистра

28состо ни  канала 2 логический «О. Таким же образом реализуетс  распределение уровней приоритета дл  сигналов 33 регистров 28 состо ни  каналов 1 и 2 при их одновременном возникновении на выходах блоков

29приоритетов.

На третьем этапе ЭВМ, инициатор обмена, выполн ет операции по записи или чтению массива информации.

В соответствии с выполненной настройкой устройства межмашинного обмена на осуществление записи в пам ть ЭВМ 42 массива информации процессор ЭВМ 41 обращаетс  к своей пам ти, где хранитс  данный массив информации, в цикле «Ввод. Адрес первого слова массива дешифрируетс  в блоке пам ти ЭВМ 41, поскольку с

45

50

55

выхода 14 блока 27 управлени  вводом- выводом канала 1 поступает стробирующий сигнал, а в блоке пам ти ЭВМ 42 адрес первого слова массива не дешифрируетс , так как с выхода 14 блока 27 управлени  вводом- выводом канала 2 стробирующий сигнал не поступает. В информационной части данного цикла «Ввод первое считанное словно принимаетс  в один из регистров процессора ЭВМ 42. Далее в цикле «Вывод процессор

ЭВМ 41 в адресной части указывает адрес  чейки пам ти ЭВМ 42, в которую необходи- мо записать первое слово массива, При этом адрес первого слова массива

не дешифрируетс  в блоке пам ти ЭВМ 41, поскольку с выхода 14 блока 27 управлени  вводом-выводом канала 1 не поступает сигнал , а в блок пам ти ЭВМ 42 адрес первого за писываемого слова массива дешифрируетс , так как сигнал «Вывод адресной части данного цикла «Вывод проходит от

ЭВМ 41 в адресной части указывает адрес  чейки пам ти ЭВМ 42, в которую необходи- мо записать первое слово массива, При этом адрес первого слова массива

процессора ЭВМ 41 по лини м 4 через комму- татор 25 канала 1, проходит через блок 27 управлени  вводом-выводом и по линии 20 поступает с выхода канала 1 на соответ- ствующий вход канала 2, проходит через блок 27 управлени  вводом-выводом канала 2 и с выхода 14 канала 2 поступает в блок пам ти ЭВМ 42. Следовательно, в инфор-

0

0 процессора ЭВМ 41 по лини м 4 через комму- татор 25 канала 1, проходит через блок 27 управлени  вводом-выводом и по линии 20 поступает с выхода канала 1 на соответ- ствующий вход канала 2, проходит через блок 27 управлени  вводом-выводом канала 5 2 и с выхода 14 канала 2 поступает в блок пам ти ЭВМ 42. Следовательно, в инфор-

0 вает в регистр 28 состо ни  канала 1 данные, определ ющие настройку устройства на четвертом этапе. В первом разр де регистра 28 состо ни  канала 1 записываетс  логический «О. Во второй разр д записываетс  логическа  «1, что свидетельствует о наличии требовани  прерывани  программных операций ЭВМ 42 по инициативе ЭВМ 41. В результате этого на выходе 33 регистра 28 состо ни  канала 1 по вл етс  сигнал, который проходит через блок 29 приоритета канала 1 на выход 7 канала 1, далее поступает на вход 6 канала 2 и проходит через блок 29 приоритета канала 2 и с выхода 30 поступает на управл ющий вход блока 21 прерываний. При наличии на втором управл ющем входе блока 21 прерываний разрешающего уровн  на выход 14 канала 2 поступает сигнал требовани  прерывани  программных операций процессора ЭВМ 42. После того, как процессор ЭВМ 42 разрешает

5

мационной части данного цикла «Вывод первое слово массива из процессора ЭВМ 41 поступает на линии управл ющих сигналов канала 1, через коммутатор 25 канала 1 поступает на выходы 13 канала 2, по лини м 4 управл ющих сигналов поступает в блок пам ти ЭВМ 42 и записываетс  в  чейку пам ти по указанному адресу. Аналогично выполн ютс  операции по записи в пам ть ЭВМ 42 других слов массива.

На четвертом этапе ЭВМ, инициатор обмена , выполн ет операции по завершению цикла обмена информацией.

ЭВМ 41 обращаетс  к устройству межмашинного обмена в цикле «Вывод и записы40

45

40

50

40

55

прерывание по требованию устройства межмашинного обмена, на в 1ходе 38 блока 21 прерываний канала 2 по вл етс  сигнал, настраивающий коммутатор 25 канала 2 на выдачу информации из регистра 22 адреса вектора через коммутатор 25 канала 2 на линии 4 управл ющих сигналов ЭВМ 42.

В третий разр д регистра 28 состо ни  канала 1 записываетс  логический «О, что вызывает по вление на выходе 34 управл ющего сигнала, который, проход  через блок 29 каналов 1 и 2, поступает на вход блока 26 пр мого доступа в пам ть ЭВМ 42. В результате этого на выходе блока 26 канала 2 по вл етс  сигнал, привод щий к настройке коммутатора 25 канала 2 в исходное состо ние , т.е. настраивает (оммутатор на прием информации с линий 3 адресов и данных ЭВМ 42.

В четвертый разр д регистра 28 состо ни  канала 1 записываетс  логическа  «1,

что вызывает по вление на выходе 35 уп- 20 передачи массива информации. Передачу

равл ющего сигнала, которь и разрешает выработку блоком 26 сигнала требовани  пр мого доступа в пам ть ЭВМ 41 при наличии сигнала 31 с выхода блока 29 приоритета канала 1.

В п тый и шестой разр ды регистра 28 состо ни  канала 1 записываютс  логические «О, что свидетельствует об отсутствии операций ввода или вывода информации из ЭВМ 41 в ЭВМ 42.

Поскольку запись данных, определ ющих настройку устройства, в регистр 28 состо ни  канала 1 производитс  в течение одного цикла «Вывод, последовательность операций по заверьнению цикла обмена следующий:

процессор ЭВМ 42 выходит из состо ни  предоставлени  пр мого доступа в пам ть;

коммутатор 25 канала 1 настраиваетс  на прием информации с линий 4 ЭВМ 41;

процессор ЭВМ 4 обрабатывает сигнал требовани  прерывани  программных операций;

коммутатор 25 канала 1 настраиваетс  на передачу на линии адресов и данных адреса вектора.

На п том этапе ЭВМ. инициатор обмена , выполн ет операции по переводу устройства межмашинного обмена в режим ожидани .

ЭВМ 41 обращаетс  к устройству межмашинного обмена в цикле «Вывод и записы вает в регистр 28 состо ни  канала 1 данные онредел ющие тин ожидани ;

ЭВМ 41 разрешает вынолнение операции прерывани  программных операций своего процессора по инициативе ЭВМ 42;

ЭВМ 41 разрешает пр мой доступ к своей пам ти по инициативе ЭВМ 42.

Возможны и другие режимы ожидани 5 настройку на которые гложет выполн ть пользователь устройства в зависимости от струк

туры многомашинного вычислительного комплекса и класса решаемых задач.

Устройство дл  межмашинного обмена позвол ет сократить число программных операций при передаче массива информации из одной ЭВМ в другую ЭВМ, поскольку передача одного информационного слова осуществл етс  в течение одного цикла (команды ) «Ввод или «Вывод. Организаци  передачи одного информационного слова из одной ЭВМ в другую может состо ть из одного цикла , в течение которого осуществл етс  настройка устройства на требуемый тип обмена, и другого цикла «Вы- 5 вод, в течение которого выполн ютс  операции по переводу устройства в режим ожидани , т.е. в исходное состо ние. Следовательно , настройка устройства на требуемый тип обмена и перевод устройства в режим ожидани  осуществл етс  перед и после

массива информации процессор, инициатор обмена, осуществл ет со скоростью, близкой к скорости выполнени  операций типа пам ть-пам ть, что повыщает быстродействие вычислительного комплекса при обмене информацией между двум  машинами.

Claims (3)

1. Устройство дл  межмашинного обмена

0 содержащее два канала, каждый из которых содержит коммутатор, регистр состо ний, регистр адреса вектора, дешифратор номера ЭВМ, дешифратор управл ющих сигналов, блок прерываний, причем перва  и втора  группы информационных входов-выходов

5 коммутатора первого и второго каналов образуют группы информационных и управл ющих входов-выходов устройства дл  подключени  к группам информационных и управл ющих входов-выходов первой и второй ЭВМ соответственно, первый выход де0 шифратора управл ющих сигналов первого и второго каналов соединен с первым входом чтени  регистра состо ний первого и второго каналов и с вторым входом чтени  регистра состо ни  второго и первого каналов соответственно, перва  группа информационных выходов коммутатора первого и второго каналов соединена с группой информационных входов регистра состо ний jTepBoro и второго каналов, с первыми группами информационных входов дешифратора

0 номера ЭВД и дешифратора управл ющих сигналов первого и второго каналов, с группой информационнЕзУх выходов регистра адреса вектора и регистра состо ний второго и первого каналов, с первой группой информационных входов коммутатора вто5 рого и первого каналов соответственно, втора  группа информационных выходов коммутатора первого и второго каналов соединена с вторыми группами информационных

5

10

f5

входов дешифратора номера ЭВМ и дешифратора управл ющих сигналов первого и второго каналов, с группой информационных выходов блока прерывани  второго и первого каналов и с второй группой информационных входов коммутатора второго и первого каналов соответственно, при этом в каждом канале выход дешифратора номера ЭВМ соединен с управл ющим входом дешифратора управл ющих сигналов, второй выход которого соединен с входом записи регистра состо ний, первый информационный выход которого соединен с первым кодовым входом блока прерывани , выход запроса которого соединен с входом чтени  регистра адреса вектора и первым управл ющим входом коммутатора, отличающеес  тем, что, с целью увеличени  быстродействи , в каждый канал устройства введены блок приоритета, блок пр мого доступа в пам ть и блок управлени  вводом-выводом , причем первый вход требовани  преры- 20 вани  и первый вход требовани  пр мого доступа блока приоритета первого и второго каналов соединены с первым выходом требовани  .прерывани  и первым выходом требовани  пр мого доступа блока приоритета второго и первого каналов соответственно, выход запроса блока пр мого доступа в пам ть первого и второго каналов соединен с вторым управл ющим входом коммутатора первого и второго каналов, с входом запроса блока управлени  вводом-выводом второго и первого каналов и с третьим управл ющим входом коммутатора второго и третьего каналов соответственно, выход команды ввода и выход команды вывода блока управлени  вводом-выводом первого и второго каналов соединены с входом команды ввода и с входом команды вывода блока управлени  вводом-выводом соответственно, при этом в каждом канале второй и третий информационные выходы регистра состо ний соединены с вторым входом требовани  прерывани  и входом требовани  пр мого доступа блока приоритета соответственно , второй выход требовани  пр мого доступа которого соединен с входом требовани  блока пр мого доступа в пам ть, синхроБход которого соединен с четвертым

2.Устройство по п. 1, отличающеес  тем что блок управлени  вводом-выводом со держит два элемента ИЛИ, четыре элемента И, два элемента НЕ, причем первый вход первого элемента И соединен с первым входом второго элемента И и  вл етс  входом запроса блока управлени  вводом- выводом, второй вход первого элемента И соединен с входом первого элемента НЕ и  вл етс  входом разрещени  вывода блока управлени  вводом-выводом, второй вход второго элемента И соединен с входом второго элемента НЕ и  вл етс  входом разрещени  ввода блока управлени  вводом- выводом, первые входы первого и второго элементов ИЛИ  вл ютс  входами команд ввода и вывода блока управлени  вводом и выводом соответственно, вторые входы пер вого и второго элементов ИЛИ образуют группу кодовых входов блока управлени  вводом-выводом, выходы первого и второго элементов И  вл ютс  выходами команд вывода и ввода блока управлени  вводом- выводом, выходы третьего и четвертого элементов И образуют группу кодовых выходов блока управлени  вводом-выводом, при этом в блоке управлени  вводом-выводом выход второго элемента ИЛИ соединен с третьим входом первого элемента И и первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента НЕ, выход первого элемента ИЛИ соеди ,Q нен с третьим входом второго элемента И и первым входом четвертого элемента И, второй вход которого соединен с выходом второго элемента НЕ.

3.Устройство по п. 1, отличающеес  тем, что блок приоритета содержит два элемента ИЛИ, три элемента НЕ и три элемента И, причем первый вход первого элемента И  вл етс  первым входом требовани  прерывани  блока приоритета, первый вход второго элемента И соединен с первым входом первого элемента ИЛИ и  вл етс 

40 вторым входом требовани  прерывани  блока приоритета, первый вход третьего элемента И соединен с первым входом второго элемента ИЛИ и  вл етс  первым входом требовани  пр мого доступа блока приоритета , второй вход второго элемента ИЛИ сое25

35

информационным выходом регистра состо - динен с входом первого элемента НЕ и  вл - ний, п тый и шестой информационные вы-етс  вторым входом требовани  пр мого доступа и первым выходом требовани  пр мого доступа блока приоритета, выход втоходы которого соединены с входом разрешени  ввода и входом разрешени  вывода блока управлени  вводом-выводом, второй выход требовани  прерывани  блока приоритета соединен с вторым кодовым входом блока прерывани , группы кодовых выходов блока пр мого доступа в пам ть и блока управлени  вводом-выводом соединены с второй группой информационных входов коммутатора , втора  группа информационных выходов которого соединена с группами кодовых входов блока пр мого доступа в пам ть и блока управлени  вводом-выводом.

рого элемента И  вл етс  первым выхо- cQ дом требовани  прерывани  блока приоритета , выход первого элемента И  вл етс  вторым выходом требовани  прерывани  блока приоритета, выход третьего элемента И  вл етс  вторым выходом требовани  пр мого доступа блока приоритета, при этом в 55 блоке приоритета второй вход первого элемента И соединен с выходом второго элемента НЕ, вход которого соединен с выходом первого элемента ИЛИ, второй вход ко10

f5

0

2.Устройство по п. 1, отличающеес  тем, что блок управлени  вводом-выводом содержит два элемента ИЛИ, четыре элемента И, два элемента НЕ, причем первый вход первого элемента И соединен с первым входом второго элемента И и  вл етс  входом запроса блока управлени  вводом- выводом, второй вход первого элемента И соединен с входом первого элемента НЕ и  вл етс  входом разрещени  вывода блока управлени  вводом-выводом, второй вход второго элемента И соединен с входом второго элемента НЕ и  вл етс  входом разрещени  ввода блока управлени  вводом- выводом, первые входы первого и второго элементов ИЛИ  вл ютс  входами команд ввода и вывода блока управлени  вводом и выводом соответственно, вторые входы первого и второго элементов ИЛИ образуют группу кодовых входов блока управлени  вводом-выводом, выходы первого и второго элементов И  вл ютс  выходами команд вывода и ввода блока управлени  вводом- выводом, выходы третьего и четвертого элементов И образуют группу кодовых выходов блока управлени  вводом-выводом, при этом в блоке управлени  вводом-выводом выход второго элемента ИЛИ соединен с третьим входом первого элемента И и первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента НЕ, выход первого элемента ИЛИ соедиQ нен с третьим входом второго элемента И и первым входом четвертого элемента И, второй вход которого соединен с выходом второго элемента НЕ.

3.Устройство по п. 1, отличающеес  тем, что блок приоритета содержит два элемента ИЛИ, три элемента НЕ и три элемента И, причем первый вход первого элемента И  вл етс  первым входом требовани  прерывани  блока приоритета, первый вход второго элемента И соединен с первым входом первого элемента ИЛИ и  вл етс 

0 вторым входом требовани  прерывани  блока приоритета, первый вход третьего элемента И соединен с первым входом второго элемента ИЛИ и  вл етс  первым входом требовани  пр мого доступа блока приоритета , второй вход второго элемента ИЛИ сое5

5

динен с входом первого элемента НЕ и  вл - етс  вторым входом требовани  пр мого доступа и первым выходом требовани  пр мого доступа блока приоритета, выход второго элемента И  вл етс  первым выхо- дом требовани  прерывани  блока приоритета , выход первого элемента И  вл етс  вторым выходом требовани  прерывани  блока приоритета, выход третьего элемента И  вл етс  вторым выходом требовани  пр мого доступа блока приоритета, при этом в блоке приоритета второй вход первого элемента И соединен с выходом второго элемента НЕ, вход которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ и с входом третьего элемента НЕ, выход которого соединен с вторым входом

второго элемента И, выход нервого элемента НЕ соединен с вторым входом третьего элемента И.

2ц-г

Фиг.1

73

а

Фиг.г

Фи. З

Составитель С. Пестмал

Редактор М. БланарТехред И. ВересКорректор ЛА. Шарошн

Заказ 1844/48Тираж 673Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушска  наб., д. 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4