SU1728867A1 - Устройство дл сопр жени ЭВМ с общей магистралью - Google Patents
Устройство дл сопр жени ЭВМ с общей магистралью Download PDFInfo
- Publication number
- SU1728867A1 SU1728867A1 SU904839544A SU4839544A SU1728867A1 SU 1728867 A1 SU1728867 A1 SU 1728867A1 SU 904839544 A SU904839544 A SU 904839544A SU 4839544 A SU4839544 A SU 4839544A SU 1728867 A1 SU1728867 A1 SU 1728867A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- inputs
- group
- Prior art date
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в многомашинных или многопроцессорных вычислительных системах с магистральной структурой обмена информацией. Цель изобретени - повышение быстродействи и сокращение времени подключени устройств к магистрали обмена. Цель достигаетс тем, что в устройство, содержащее дешифратор адреса, блок прерывани , регистр команд, регистр состо ний, регистр данных источника, регистр данных приемника , регистр адреса, три триггера, первую группу элементов И, элемент сравнени , элемент разв зки, два элемента И, два элемента НЕ, блок захвата магистрали, узлы приемопередатчиков адреса, данных и управл ющих сигналов, введены четыре элемента И, два элемента И-НЕ, два элемента ИЛИ, элемент ИЛИ-НЕ, втора группа элементов И, блок пр мого доступа в пам ть, дешифратор кода сообщени , счетчик слов, счетчик адреса, счетчик циклов обмена и четвертый триггер. 6 ил, (Л С
Description
Изобретение относитс к вычислительной технике и может быть использовано в многомашинных или многопроцессорных вычислительных системах с магистральной структурой обмена информацией.
Известны устройства дл сопр жени ЭВМ и других источников с магистралью обмена.:
Известно устройство дл сопр жени цифровой вычислительной машины с общей магистралью вычислительной системы, содержащее блок синхронизации, входы-выходы которого соединены с управл ющими шинами магистрали, регистр информации, группа информационных входов и управл ющий вход которого соединены соответственно с первой группой входов и первым выходом блока управлени , блок анализа
состо ний магистрали, группа входов которого подключена к соответствующим управл ющим шинам магистрали, группу приемников, группу передатчиков, входы группы приемников и выходы группы передатчиков подключены к информационным шинам магистрали, выходы группы приемников соединены с группой входов регистра информации, группа выходов которого вл етс группой информационных выходов устройства, втора группа входов, второй выход и первый вход блока управлени вл ютс соответственно группой адресных входов устройства, выходом управл ющих признаков и входом опроса устройства, а третий выход соединён с первым входом блока синхронизации, первые вход и выход блока анализа состо ни магистрали соедиго
00
00
о
йены с соответствующими приоритетными шинами магистрали, а второй вход соединен с входом запроса устройства, а также содержащее счетчик слов, счетчик текущего адреса, причем группы входов счетчика слов и счетчика текущего адреса соединены с выходами группы приемников, группы выходов - соответственно с группами информационных и адресных выходов устройства, первые управл ющие входы - с четвертым выходом блока управлени , а вторые управл ющие входы - с входом опроса устройства , выход счетчика слов подключен к второму входу блока управлени и к третьему входу блока анализа состо ни магистрали , четвертый вход и второй выход которого вл ютс соответственно входом ответа и выходом допуска подпрограммы устройства , второй вход блока синхронизации вл етс входом управл ющего признака устройства, блок анализа состо ни магистрали , содержащий четыре триггера, два элемента И, элемент НЕ, приемник и передатчик , блок управлени содержит схему сравнени , четыре триггера, два элемента И, узел коммутации, группы приемников и передатчиков, блок синхронизации содержит группу приемников, передатчиков, генератор , распределитель импульсов, триггер, элементы И, ИЛИ.
Устройство не позвол ет подключать ЦВМ к управл ющим и информационным шинам общей магистрали и создавать многомашинную вычислительную систему. Синхронизаци ЦВМ вычислительной системы обеспечиваетс специальным блоком синхронизации . При одновременном запросе со стороны двух и более ЦВМ конфликтные ситуации разрешаютс блоками анализа состо ни магистрали. Приоритеты на подключение к магистрали определ ютс местоположением ЦВМ в многомашинном комплексе. При зан тии магистрали ЦВМ переходит на управл ющую программу подготовки устройств дл обмена данными, котора осуществл етс двум операци ми вывода двух управл ющих слов, сопровождающихс сигналами синхронизации. После подготовки канала обмена ЦВМ - датчик инициирует обмен данных в магистрали , при этом передача каждого слова осуществл етс в течение одного рабочего цикла ЭВМ (ЦВМ-датчик выдает два управл ющих слова и выполн ет команду возврата).
Построение многомашинной вычислительной системы с помощью дан н ых устройств требует большой группы управл ющих и информационных шин, что снижает помехоустойчивость системы и затрудн ет организацию многомашинного обмена между ЭВМ. Кроме того, многомашинна система , построенна при использовании данного устройства, предполагает наличие одного устройства, формирующего сетку тактовых
импульсов, и специального устройства дл формировани специального строба синхронизации при выборе наиболее приоритетного устройства. При выходе из стро одного из этих устройств вс многомашин0 на система оказываетс неработоспособной . Отсутствие данных узлов в каждом устройстве обуславливает низкую надежность функционировани многомашинной системы.
5 Известно устройство дл сопр жени , содержащее первый блок дешифрации адреса , входы которого соединены с адресными и управл ющими входами устройства, регистр адреса, регистр данных, регистр ко0 манд, блок управлени , управл ющие входы которых соединены с выходами блока дешифрации адреса, а информационные входы - с информационными входами-выходами устройства , блок прерываний, входы которого
5 соединены с выходами блока управлени , выходы регистра команд соединены с вторыми входами регистра данных и регистра состо ний , с вторым входом-выходом блока уп- равлени и с первым входом блока
0 прерываний, выход регистра данных соединен с вторыми информационными входами- выходами устройства, выход регистра адреса соединен с адресным входом-выходом устройства, третий выход блока управ5 лени соединен с вторым управл ющим входом-выходом устройства, э также содержащее блок захвата магистрали, буферный регистр, второй блок дешифрации адреса, регистр прерываний, элемент ИЛИ, причем
0 первый вход-выход буферного регистра данных соединен с первым информационным входом-выходом устройства, первый вход - с выходом регистра команд, второй вход-с выходом блока дешифрации адреса,
5 входы блока захвата магистрали соединены с выходами первого блока дешифрации адреса , регистра команд, с входом разрешени доступа, с входом блока управлени , а выходы соединены с выходом запроса до0 ступа к магистрали, с входом буферного регистра данных, входы второго блока дешифрации адреса соединены с адресным и управл ющим входами-выходами устройства , а выходы с входами блока и регистра
5 прерываний. Данное устройство используетс дл сопр жени различных вычислительных средств, имеющих интерфейсы Обща шина и Магистраль и включенных по иерархической структуре. По инициативе процессора осуществл етс обращение
к устройству и введение в него необходимой информации дл организации обмена с другим устройством. После этого устройство осуществл ет захват магистрали и производит необходимый обмен по интерфейсу Магистраль.
Недостатком данного устройства вл етс отсутствие возможности выполнени арбитража захвата магистрали в случае формировани запросов на подключение к магистрали сразу в нескольких абонентах, подключенных к магистрали. Это требует наличи специального узла в системе, осуществл ющего арбитраж подключени устройств к магистрали обмена, что усложн ет систему в целом. Кроме того, дл реализации данного устройства и его составных частей требуютс значительные аппаратные затраты и значительное число линий св зи, что также.усложн ет систему в целом.
Известно устройство дл сопр жени ЭВМ с магистралью обмена/содержащее дешифратор адреса, блок прерывани , регистр команд, регистр состо ни , регистр данных источника, регистр адреса, блок захвата магистрали, два приемопередатчика , приемник, два передатчика, регистр адреса приемника, регистр данных приемника , элемент сравнени , три триггера, два элемента И, два элемента НЕ, группу элементов И, причем первый, второй информационные выходы, информационный вход и группа информационных входов первого приемопередатчика вл ютс выходами , входом и группой входов устройства дл подключени соответственно к входу требовани прерывани , синхровходу, выходу разрешени прерывани и к группе управл ющих входов ЭВМ, группа информационных входов приемника образует группу входов устройства дл подключени к группе адресных выходов ЭВМ, группа информационных входов-выходов второго приемопередатчика образует группу входов-выходов устройства дл подключени к группе информационных входов-выходов ЭВМ, группа информационных выходов регистра данных источника и группа информационных входов регистра данных приемника образуют группы выходов и входов устройства дл подключени к информационной шине магистрали обмена, группа информационных выходов регистра адреса приемника и перва группа информационных входов элемента сравнени образуют группы выходов и входов устройства дл подключени к адресной шине магистрали обмена, информационный выход первого передатчика и вход первого элемента НЕ вл ютс выходом и входом устройства дл подключени
к шине захвата источника магистрали обмена , информационный выход второго передатчика и первый вход первого элемента И вл ютс выходом и входом устройства дл
подключени к шине захвата приемника магистрали обмена, синхровход первого триггера , соединенный с входом записи регистра данных приемника, и выход второго элемента И вл ютс входом и выходом устройства дл
0 подключени к шине синхронизации источника магистрали обмена, единичный выход первого триггера, соединенный с первым информационным входом регистра состо ни , и синхровход второго триггера, соеди5 ненный с входом второго элемента НЕ, вл ютс выходом устройства дл подключени к шине синхронизации приемника магистрали обмена, при. этом группа информационных выходов приемника сое0 динена с группой информационных входов дешифратора адреса, группа управл ющих входов и первый выход которого соединены соответственно с группой информационных выходов и с первым информационным вхо5 дом первого приемопередатчика, второй информационный вход и информационный выход которого соединены соответственно с выходом требовани прерывани и с входом разрешени прерывани блока преры0 вани , выход ответного сигнала которого соединен с информационным входом дешифратора адреса, второй выход которого соединен с управл ющим входом второго приемопередатчика, группа информацион5 ных выходов которого соединена с группами информационных входов регистра команд, регистра адреса приемника и регистра источника, группа информационных выходов регистра данных приемника соеди0 нена с группой информационных выходов регистра состо ни , с группой информационных входов второго приемопередатчика и с группой выходов вектора прерывани блока прерывани , группа разрешающих вхо5 дов которого соединена с группой информационных выходов регистра команд , вход записи которого соединен с третьим выходом дешифратора адреса, четвертый выход которого соединен с входом
0 чтени регистра состо ни , второй информационный вход которого соединен с выходом первого элемента И, второй вход которого соединен с третьим информационным входом регистра состо ни , с входом
5 чтени регистра адреса приемника, с информационным входом второго триггера, с входом чтени регистра данных источника, с информационным входом первого передатчика , с единичным, выходом третьего триггера и с первым входом запроса прерывани блока прерывани , второй вход запроса прерывани которого соединен с четвертым информационным входом регистра состо ни , с информационным входом первого триггера, с информационным входом второго передатчика, с входом разрешени записи регистра данных приемника и с выходом элемента сравнени , втора группа информационных входов которого соединена с группой младших разр дов первых вхо- дов элементов И группы и с группой информационных выходов регистра адреса, информационный вход которого соединен с первым информационным выходом регистра команд, второй информационный выход которого соединен с вторыми входами элементов И группы и с входом записи регистра адреса, информационный выход которого соединен со старшим разр дом первых входов элементов И групп, третьи входы кото- рых соединены с выходом первого элемента НЕ и с разрешающим входом блока захвата магистрали, втора группа информационных входов которого соединена с выходами элементов И группы, разрешающий и такто- вый выходы блока захвата магистрали соединены соответственно с информационным входом и синхровходом третьего триггера, вход чтени регистра данных приемника соединен с нулевым входом первого триггера и с п тым выходом дешифратора адреса, шестой выход которого соединен с входом записи регистра данных источника и с нулевым входом второго триггера, нулевой выход которого соединен с п тым информационным входом регистра состо ни и с первым входом второго элемента И, второй вход которого соединен с выходом второго элемента НЕ, седьмой выход дешифратора адреса соединен с входом записи регистра адреса прием- ника.
Устройство позвол ет осуществл ть обмен информацией между любыми ЭВМ, вход щими в состав многомашинной вычислительной системы, массивами любой пере- менной длины. Дл организации обмена устройства, имеющие запрос на подключение , осуществл ют арбитраж приоритетов на подключение и вы вление абонента с максимальным приоритетом. Обмен информацией между ЭВМ и устройством сопр жени осуществл етс по инициативе ЭВМ в программном режиме.
Недостатком известного устройства вл етс низкое быстродействие, обусловлен- ное ограниченными возможност ми программного режима обмена между устройствами сопр жени и ЭВМ, требующего дл каждой единицы передаваемых данных выполн ть значительное число команд по
обеспечению буферизации данных, преобразовани форматов, подсчета количества переданных сообщений, формировани адресов пам ти и так далее и не позвол ющего выполн ть программную обработку массива при высокой скорости обмена данными и при высокой интенсивности потоков сообщений (в реальном масштабе времени) в вычислительной системе.
Кроме того, приоритетность подключени в известном устройстве определ етс фиксированным кодом адреса устройства относительно магистрали обмена, что может привести к значительным задержкам подключени устройств с низким кодом адреса при высокой интенсивности подключени устройств с более высоким приоритетом .
Цель изобретени - повышение быстродействи и сокращение времени подключени абонентов с низким кодом приоритета.
В устройство дл сопр жени ЭВМ с общей магистралью, содержащее дешифратор адреса, блок прерывани , регистр команд , регистр состо ний, регистр данных источника, регистр данных приемника, регистр адреса, три триггера, первую группу элементов И, элемент сравнени , элемент разв зки, два элемента И, два элемента НЕ, блок захвата магистрали, узлы приемопередатчиков адреса, данных и управл ющих сигналов, входами-выходами подключенные к лини м общей шины ЭВМ, выходы приемопередатчиков управл ющих сигналов и адреса соединены с входами дешифратора адреса, первый выход которого соединен с входом записи регистра команд, первый выход которого соединен с входом записи регистра адреса и с вторыми входами группы элементов И, перва группа входов которой соединена с выходами регистра адреса, старший разр д информационного входа которого соединен с вторым выходом регистра команд, управл ющий выход дешифратора адреса соединен с управл ющими входами приемопередатчиков данных, выходы которых соединены с информационными входами регистра команд, регистра данных источника, выходы которого соединены с лини ми данных магистрали обмена, к которой подключены информационные входы регистра данных приемника, группа входов и выходов блока захвата магистрали и перва группа входов элемента сравнени , втора группа входов которого соединена с выходами регистра адреса, входы приемопередатчиков данных соединены с кодовыми выходами блока прерывани , с выходами регистра данных приемника, с выходами регистра состо ни , первый вход
которого соединен с первым входом блока прерывани , с управл ющим входом регистра данных источника, с первым входом первого элемента И, с выходом третьего триггера, который через элемент разв зки соединен с линией источника магистрали обмена, к которой подключен первый элемент НЕ, выход которого соединен с управл ющим входом блока захвата магистрали и с третьими входами группы элементов И, выходы которых соединены с информационными входами блока захвата магистрали, информационный выход и выход строб-сигнала которого соединены соответственно с одноименными входами третьего триггера, второй выход дешифратора адреса соединен с управл ющим входом регистра состо ни , выход первого триггера соединен с четвертым входом регистра состо ни и с первым входом второго элемента И, второй вход которого соединен с выходом второго элемента НЕ. вход которого соединен с входом сброса первого триггера и подключен к линии строб-сигнала приемника магистрали обмена, к которой подключен выход второго триггера и п тый вход регистра состо ни , третий вход которого соединен с выходом первого элемента И, второй вход которого соединен с линией приемника магистрали обмена, п тый и шестой выходы регистра команд соединены с входами управлени прерыванием блока прерывани , выход запроса и вход подтверждени блока прерывани подключен к приемопередатчикам управл ющих сигналов, а выход ответного сигйала блока прерывани соединен с первым дополнительным входом дешифратора адреса, введены дополнительнотретий-ше- стой элементы И, два элемента И-НЕ, два элемента ИЛИ, элемент ИЛИ-НЕ, втора группа элементов И, блок пр мого доступа в пам ть, дешифратор кода сообщени , счетчик слов, счетчик адреса, счетчик циклов обмена и четвертый триггер, вход установки в единицу которого соединен с выходом первого элемента И-НЕ, первый вход которого соединен с выходом элемента совпадени , выход четвертого триггера соединен с первым входом третьего элемента И, с информационным входом второго триг- гера, с первым входом первого элемента ИЛИ, с вторым входом регистра состо ни , с вторым входом блока прерывани и с вторым входом блока пр мого доступа, управ- л ющий вход которого соединен с седьмым выходом регистра команд, восьмой выход которого соединен с вторым входом третьего элемента И, выход которого соединен с линией признака приемника магистрали обмена , третий и четвертый выходы регистра
команд соединены с первыми входами второй группы элементов И, вторые входы которой соединены с первым входом блока пр мого доступа в пам ть, с первым входом второго элемента И-НЕ, с информационным входом первого триггера, с вторым входом первого элемента ИЛИ и с выходом третьего триггера, выходы второй группы элементов соединены с лини ми управлени магистрали обмена, к которым подключены входы дешифратора кода сообщени , первый выход которого соединен с вторым входом первого элемента И-НЕ, второй выход дешифратора соединен с первым входом п того элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, третий выход дешифратора соединен с третьим входом блока пр мого доступа в пам ть, с вторым входом второго элемента И-НЕ, с входом сброса четвертого триггера и с первым входом четвертого элемента И, второй вход которого соединен с линией строб-сигнала источника магистрали обмена, выход четвертого элемента И соединен со счетным входом второго триггера , с входом записи регистра данных при- емника, управл ющий вход которого соединен с входом сброса второго триггера и с выходом элемента ИЛИ-НЕ, первый вход которого соединен с первым выходом блока пр мого доступа в пам ть и с вторым дополнительным входом дешифратора адреса , второй вход элемента ИЛИ-НЕ соединен с четвертым выходом дешифратора адреса, третий выход которого соединен с вторым входом второго элемента ИЛИ, первый вход которого соединен с вторым выходом блока пр мого доступа в пам ть, выход второго элемента ИЛИ соединен с входом записи регистра данных источника и с третьим входом второго элемента И-НЕ, выход которого соединён с входом установки в единицу первого триггера, инверсный выход которого соединен с четвертым входом блока пр мого доступа в пам ть, п тый вход которого соединен с выходом второго триггера , первый вход шестого элемента И соединен с входом первого элемента НЕ, второй вход шестого элемента И соединен с первым выходом регистра команд, выход шестого элемента И соединен со счетным входом счетчика циклов обмена, выходы которого соединены с второй группой входов элементов И первой группы, вход сброса счетчика циклов обмена соединен с инверсным выходом третьего триггера, вход сброса которого соединен с дев тым выходом регистра команд, выход переполнени счетчика слов соединен с четвертым входом блока прерывани , третий вход которого
соединен с шестым входом блока пр мого доступа в пам ть и с третьим входом регистра состо ни , шестой вход которого соединен с входом сброса первого триггера, информационные, выходы счетчиков слов соединены с входами приемопередатчиков данных, вход записи счетчика слов соединен с выходом п того элемента И, управл ющий вход счетчика слов соединен с п тым выходом дешифратора адреса, шестой выход которого соединен с входом записи счетчика адреса, информационные входы которого соединены с выходами приемопередатчиков данных, выходы счетчика адреса соединены с входами приемопередатчиков адреса, вход управлени которых соединен с третьим выходом блока пр мого доступа в пам ть, с входом вычитани счетчика слов, со счетным входом и с управл ющим входом счетчика адреса, входы и выходы сигналов захвата общей шины блока пр мого доступа в пам ть подключены к входам и выходам приемопередатчиков управл ющих сигналов общей шины.
Отличие предлагаемого устройства от известных вл етс возможность организации обмена массивами между любыми ЭВМ в многомашинной вычислительной системе без участи процессоров этих ЭВМ, что приводит к повышению скорости обмена сообщени ми между устройствами, так как при этом значительно упрощаютс функции процессора за счет сокращени р да команд , обеспечивающих буферизацию данных , преобразование форматов, подсчет количества переданных данных, формирование адресов пам ти и т.д.
Кроме того, устройство позвол ет регулировать очередность подключени к магистрали обмена за счет анализа и введени в код приоритета на подключение к магистрали обмена кода количества зан тий магистрали обмена другими абонентами в течение времени ожидани подключени данного устройства к магистрали обмена и тем самым упор дочить подключение абонентов с низким кодом адреса (приоритета) относительно магистрали обмена.
На фиг.1 приведена структурна схема предлагаемого устройства; на фиг.2 -структурна схема дешифратора адреса; на фиг.З - структурна схема блока захвата магистрали; на фиг.4 - структурна схема блока прерывани ; на фиг.5 - структурна схема блока пр мого доступа в пам ть; на фиг.6 - схема использовани устройства дл сопр жени при создании многомашинных вычислительных систем.
На фиг.1 показаны обща шина 1 ЭВМ, магистраль 2 обмена, содержаща линии 3
данных, линий 4 управл ющих сигналов, линию 5 признака источника, линию 6 признака приемника, линию 7 строб-сигнала источника, линию 8 строб-сигнала приемника .
Устройство дл сопр жени ЭВМ с магистралью обмена содержит узел приемопередатчиков 9 управл ющих сигналов, узел приемопередатчиков 10 адреса, узел при0 емопередатчиков 11 данных, дешифратор 12 адреса, регистр 13 команд, регистр 14 состо ни , второй триггер 15, регистр 16 данных источника, первый триггер 17, регистр 18 данных приемника, счетчик 19 слов,
5 счетчик 20 адреса, регистр 21 адреса, кодовые входы 22, первую группу элементов И 23, блок 24 захвата магистрали, первый триггер 25, элемент 26 разв зки, первый элемент НЕ 27, элемент 28 сравнени , пер0 вый элемент И-Н Е 29, четвертый триггер 30, третий элемент И 31, первый элемент И 32, второй элемент НЕ 33, второй элемент И 34, вторую группу элементов И 35, дешифратор 36, первый элемент ИЛИ 37. п тый элемент
5 И 38, четвертый элемент И 39, второй элемент И-НЕ 40, второй элемент ИЛИ 41, элемент ИЛИ-НЕ 42, шестой элемент И 43, счетчик 44 циклов, блок 45 прерывани , блок 46 пр мого доступа в пам ть.
0 Дешифратор 12 адреса содержит кодовые входы 47, элемент 48 совпадени , регистр 49, триггер 50, дешифратор 51, группу элементов И 52, первый 53 и второй 54 элементы ИЛИ.
5 Блок 24 захвата магистрали обмена содержит первую группу элементов И 55, группу передатчиков 56, группу приемников 57, группу элементов 58 эквивалентность, элемент ИЛ И-НЕ 59, группу элементов ИЛИ 60,
0 вторую группу элементов И 61, элемент И 62, одновибратор 63.
Блок 45 прерывани содержит элемент И 64, первый 65, второй 66, третий 67 и четвертый 68 триггеры, первый элемент
5 ИЛ И 69, элемент И-НЕ 70, п тый триггер 71, второй элемент ИЛИ 72, регистр 73 вектора прерывани , третий элемент ИЛИ 74.
Блок 46 пр мого доступа в пам ть содержит элемент И-ИЛИ-НЕ 75, первый
0 триггер 76, элемент И-НЕ 77, второй триггер 78, первый элемент ИЛИ 79, третий 80 и четвертый 81 триггеры, элемент 82 задержки, п тый триггер 83, первый элемент И 84, второй элемент И 85, второй элемент ИЛИ 86.
5 Линии данных общей шины 1 ЭВМ соединены с входами-выходами приемопередатчиков 11 данных, выходы которых соединены с информационными входами регистра 13 команд, регистра 16 данных ис- точника, счетчика 20 адреса, выходы которого соединены с входами приемопередатчиков 10 адреса, входы-выходы которых соединены с лини ми адреса общей шины 1 ЭВМ, выходы приемопередатчиков 10 адреса соединены с входами дешифратора 12 адреса, входы и выходы управл ющих сигналов которого соединены через приемопередатчики 9 управл ющих сигналов с соответствующими лини ми управл ющих сигналов общей шины 1 ЭВМ.
Первый выход дешифратора 12 адреса соединен с входом записи регистра 13 команд , второй выход дешифратора 12 адреса соединен с управл ющим входом регистра 14 состо ни , третий выход дешифратора 12 адреса соединен с вторым входом элемента ИЛИ 41, первый вход которого соединен с вторым выходом блока 46 пр мого доступа в пам ть, первый выход которого соединен с первым входом элемента ИЛ И-НЕ 42, второй вход которого соединен с четвертым выходом дешифратора 12 адреса, п тый выход которого соединен с управл ющим входом счетчика 19 слов, шестой выход дешифратора 12 адреса соединен с входом записи счетчика 20 адреса, управл ющий и счетный входы которого соединены с входом вычитани счетчика 19 слов, с управл ющим входом приемопередатчиков 10 адреса и с третьим выходом блока 46 пр мого доступа в пам ть. Выходы регистра 16 данных источника соединены с лини ми 3 данных магистрали 2, к которой подключены входы-выходы блока 24 захвата магистрали , перва группа входов элемента 28 совпадени , информационные входы счетчика слов 19 и регистра 18 данных приемника , выходы которых объединены с кодовыми выходами блока 45 прерывани и соединены с входами приемопередатчиков 11 данных .
Первый выход регистра 13 команд соединен с вторыми входами группы элементов И 23, с входом записи регистра 21 адреса и с вторым входом шестого элемента И 43, выход которого соединен со счетным входом счетчика 44, выходы которого, а также выходы регистра 21 адреса соединены с первой группой входов группы элементов И 23, выходы которых соединены с информационными входами блока 24 захвата магистрали , информационный выход и выход строб-сигнала которого соединены с одноименными входами триггера 25, инверсный выход которого соединен с входом сброса счетчика 44. Кодовые входы 22 устройства соединены с информационными входами регистра 21 адреса, старший разр д которого соединен с вторым выходом регистра 13 команд, третий и четвертый выходы которого соединены с первыми входами группы элементов И 35, выходы которых соединены с лини ми 4 управл ющих сигналов магистрали 2, к которым подключены входы дешифратора 36, первый выход которого соединен с вторым входом элемента И-НЕ 29, первый вход которого соединен с выходом элемента 28 совпадени , выход элемента И-НЕ 29 соединен с входом установки в
0 единицу триггера 30, вход сброса которого соединен с первым входом элемента И 39, с. вторым входом элемента И-НЕ 40, с третьим входом блока 46 пр мого доступа в пам ть и с третьим выходом дешифратора 36,
5 второй выход которого соединен с первым входом элемента И 38, второй вход которого соединен с выходом элемента ИЛИ 37, выход элемента И 38 соединен с входом записи счетчика 19 слов, выход переполнени
0 которого соединен с четвертым входом блока 45 прерывани . Выход триггера 25 соединен с вторым входом элемента ИЛИ .37, с информационным входом триггера 15, с управл ющим входом
5 регистра 16, с первым входом элемента И-НЕ 40, с первыми входами регистра 14 состо ни , блока 45 прерывани , блока 46 пр мого доступа в пам ть, с первым входом элемента И 32, с вторыми входами группы
0 элементов И 35 и через элемент 26 разв зки соединен с линией 5 источника магистрали 2, котора соединена с первым входом элемента И 43 и с входом элемента НЕ 27, выход которого соединен с управл ющим
5 входом блока 24 захвата магистрали и с третьими входами группы элементов И 23. Выход триггера 30 соединен с информационным входом триггера 17, с вторым входом регистра 14 состо ни , с вторыми входами
0 блока 45 прерывани и блока 46 пр мого доступа в пам ть и с первым входом элемента И 31, второй вх-од которого соединен с восьмым входом регистра 13 команд, дев тый выход которого соединен с входом
5 сброса триггера 25.
Выход элемента И 31 соединен с линией 6 приемника магистрали 2, котора подключена к второму входу элемента И 32, выход которого соединен с шестым входом блока
0 46 пр мого доступа в пам ть, с четвертым входом блока 45 прерывани и с третьим входом регистра 14 состо ни , четвертый вход которого соединен с выходом триггера 15 и с вторым входом элемента И 34, первый
5 вход которого соединен с выходом элемента НЕ 33, выход элемента И 34 соединен с линией 7 строб-сигнала магистрали 2, котора соединена с вторым входом элемента И 39, выход которого соединен со счетным входом триггера 17 и с входом записи регистра 18, управл ющий вход которого соединен с выходом элемента ИЛИ-НЕ 42 и с входом сброса триггера 17, выход которого соединен с п тым входом регистра 14 состо ни , с п тым входом блока 46 пр мого до- ступа в пам ть и подключен к линии 8 строб-сигнала магистрали 2, котора соединена с входом элемента НЕ 33, с шестым входом регистра 14 состо ни и с входом сброса триггера 15, вход установки в едини- цу которого соединен с выходом элемента И-НЕ 40, третий вход которого соединен с входом записи регистра 16 и с выходом элемента ИЛ И 41, Выход запроса прерывани , вход подтверждени прерывани блока 45 прерывани , а также входы-выходы сигналов зан ти магистрали блока 46 пр мого доступа в пам ть соединены через приемопередатчики 9 управл ющих сигналов к лини м общей шины 1 ЭВМ, седьмой выход регистра 13 команд соединен с входом управлени блока 46 пр мого доступа в пам ть , выход ответного сигнала блока 45 прерывани соединен с первым дополнительным входом дешифратора 12 адреса.
В дешифраторе 12 адреса перва группа входов элемента 48 совпадени соединена с кодовыми входами 47 адреса, втора группа входов элемента 48 совпадени и информационные входы регистра 49 соеди- нены с информационными входами дешифратора 12 адреса, выход элемента 48 совпадени соединен с информационным входом триггера 50, счетный вход которого соединен с входом записи регистра 49 и с управл ющим входом дешифратора 12 адреса , выходы регистра 49 соединены с входами дешифратора 51, выходы которого соединены с первой группой входов группы элементов И 52, вторые входы которой сое- динены с выходом триггера 50, третьи входы группы элементов И 52 соединены с входами управлени дешифратора 12 адреса, выходы группы элементов И 52 соединены с первым - шестым выходом дешифратора 12 адреса и с входами элементов ИЛИ 53 и 54, выходы которых соединены с выходами сигналов управлени дешифратора 12 адреса, первый и второй дополнительные входы дешифратора 12 адреса соединены с входами элемента ИЛИ 54.
В блоке 24 захвата магистрали его информационные входы подключены к первым входам элементов 58 эквивалентность и элементов И 55, выходы которых через передатчики 56 соединены с лини ми 3 данных , которые.подключены через приемники 57 к вторым входам элементов 58 эквивалентность и входам элемента ИЛИ-НЕ 60,
выход которого соединен с первым входом элемента И 62 и первыми входами элементов ИЛИ 60, вторые входы которых соединены с выходами элементов 58 эквивалентность, выходы элементов ИЛИ 60 соединены с входами элементов И 67, выходы которых, а также выход старшего элемента ИЛИ 60 соединены с вторыми входами элементов И 55. Управл ющий вход блока 24 соединен с вторым.входом элемента И 62, выход которого соединен с входом одновибратора 63, выход которого соединен с выходом строб-сигнала блока 24, информационный выход которого соединен с выходом младшего элемента И группы 61.
В блоке 45 прерывани первый вход соединен со счетным входом триггера 66, первым входом регистра 73 и первым входом элемента И 64, второй вход которого соединен с первым входом управлени прерыванием блока 45 и информационным входом триггера 66, выход элемента И 64 соединен с информационными входами триггеров 65 и 67, счетный вход триггера 65 соединен с четвертым входом блока 45, выход триггера 65 соединен с первым входом элемента ИЛИ 69, второй вход которого соединен с выходом триггера 66, третий вход элемента ИЛИ 69 - с выходом триггера 67, счетный вход которого соединен с третьим входом блока 45 и вторым входом регистра 73, третий вход которого соединен с вторым входом блока 45 и счетным входом триггера 68, информационный вход которого соединен с вторым входом разрешени прерывани блока 45, выход триггера 68 соединен с четвертым входом элемента ИЛИ 69, выход которого соединен с выходом запроса блока 45 и первым входом элемента И-НЕ 70, выход которого соединен с входом установки в единицу триггера 71, пр мой и инверс- ный выходы которого соединены соответственно с первыми входами элементов ИЛИ 72 и 74, вторые входы которых соединены с вторым входом элемента И-Н Е 70 и входом подтверждени блока 45, выход элемента ИЛИ 72 соединен со счетным входом триггера 71, входом сброса триггеров 65-69, выходом ответного сигнала блока 45 и управл ющим входом регистра 73, выходы которого соединены с кодовыми выходами блока 45. В блоке 46 пр мого доступа в пам ть ЭВМ второй, третий, п тый входы и вход управлени соединены с входами элемента И-ИЛИ-НЕ 75, третий, четвертый, шестой входы и вход управлени соединены с другими входами элемента И-ИЛИ-НЕ 75, выход которого соединен со счетным входом триггера 76, выход которого соединен с выходом требовани пр мого доступа блока
46 и с первым входом элемента И-НЕ 77, выход которого соединен с входом установки в единицу триггера 78, пр мой и инверсный выходы которого соединены соответственно с первыми входами элементов ИЛИ 79 и 86, вторые входы которых соединены с вторым входом элемента И-НЕ 77 и входом подтверждени пр мого доступа блока 46, выход элемента ИЛИ 79 соединен со счетным входом триггера ;78, входом сброса триггера 76 и входом установки в единицу триггера 80, выход которого соединен с выходом подтверждени блока 46 и входом установки в единицу триггера 81, выход которого соединен третьим выходом блока 46, счетным входом триггера 80 и через элемент 82 задержки с входом установки в единицу триггера 83, инверсный выход которого соединен со счетным входом триггера 81, выход триггера 83 соединен с первыми входами элементов И 84 и 85, вторые входы которых соединены соответственно с первым и вторым входами блока 46, выходы элементов И 84 и 85 соединены соответственно с вторым и первым выходами блока 46, вход ответа общей шины которого соединен с входом сброса триггера 83.
Устройство работает следующим образом .
В начальный момент производитс установка триггеров 15, 17, 25 и 30, регистра 13 в нулевое состо ние, на входы регистра 21 подаетс код приоритета устройства на подключение к магистрали обмена. В магистрали 3 данных устанавливаетс исходное состо ние, на выходе элемента ИЛИ-НЕ 59 - единичный сигнал, на выходах элементов ИЛИ 60, И 61 - единичный сигнал, который подаетс на входы элементов И 55 (цепи начальной установки не показаны).
Устройство дл сопр жени вл етс внешним устройством дл ЭВМ и представл ет шесть программно-доступных регистров: регистр 13 команд ЭВМ, регистр 14 состо ни устройства, регистр 16 данных источника, регистр 18 данных приемника, счетчик 19 слов, счетчик 20 адреса.
Регистр 13 команд вл етс дев тиразр дным и содержит первый разр д - признак запроса на подключение устройства к магистрали обмена; второй разр д - признак передачи срочного сообщени ; третий, четвертый разр ды - признаки передаваемого сообщени . При коде 10 в третьем и четвертом разр дах регистра команд в регистр 16 данных записываетс код адреса приемного устройства, при коде 01 - код длины массива передаваемого сообщени , при коде 11 в регистр 16 записываютс слова (байты) передаваемого массива; п тый,
шестой разр ды - разрешение прерывани соответственно источника и приемника информации; седьмой разр д - разрешение режима пр мого доступа в пам ть ЭВМ;
восьмой разр д - признак готовности приемной ЭВМ к приему сообщени из магистрали; дев тый разр д - признак сброса триггера источника сообщени .
Обращение к регистрам со стороны
0 ЭВМ осуществл етс путем установки на адресных шинах общей шины адреса одного из регистров и селекции установленного адреса дешифратором 12 адреса. На первых входах 47 элемента 48 сравнени установ5 лен групповой адрес регистров, представл ющий код старших разр дов адресов регистров. В момент установки на общей шине адреса регистра на входе элемента 48 сравнени формируетс единичный сигнал,
0 который записываетс в триггер 50 единичным сигналом, стробирующим адрес. Этим же сигналом код младших разр дов адреса записываетс в регистр 49 и поступает на входы дешифратора 51 кодов, который име5 ет шесть выходов и формирует единичный сигнал только на выходе, соответствующем регистру, к которому осуществл етс обращение . На выходе элементов И 52 единичный сигнал формируетс к моменту
0 установки на общей шине сигналов, строби- рующих данные, на выходе элемента ИЛИ 53 формируетс ответный сигнал устройства при обращении ЭВМ к регистру устройства . Единичным сигналом с выхода
5 элемента ИЛИ 54, формируемым при чтении регистров, осуществл етс подключение общей шины к выходам регистров 14, 18м 19, нулевым сигналом осуществл етс подключение общей шины через приемники к
0 входам регистров 13, 16 и 20.
Процесс обмена сообщени ми в режиме пр мого доступа в пам ть производитс по инициативе ЭВМ - источника сообщени . Дл организации обмена устройство 5 источник сообщени производит захват магистрали только в случае отсутстви обмена по магистрали, становитс источником сообщени , производит передачу адреса приемного устройства, принимает сигнал о
0 готовности приемной ЭВМ к обмену, принимает от Э ВМ код длины передаваемого массива и начальный адрес чейки пам ти, из которой производитс чтение массива, и получает канал ЭВМ (общую шину 1) дл
5 вывода массива данных из пам ти ЭВМ.
В устройстве - приемнике сообщени производитс анализ адреса приемного устройства , формирование признаков устройства - приемника, признака готовности ЭВМ к приему массива данных, запись кода
длины принимаемого сообщени , начального адреса чейки пам ти, в которую производитс запись прин того массива и зан тие общей шины ЭВМ приемника.
Дл захвата магистрали обмена ЭВМ - источник обращаетс к регистру 13 команд и устанавливает в первом разр де регистра сигнал Запрос и единичный сигнал во втором разр де регистра 13, если сообщение вл етс срочным. Сигнал Запрос посту- пает на вход записи регистра 21 и вторые входы элементов И 23. Если обща магистраль 1 обмена свободна, то на шине 5 источника имеет место нулевой потенциал, на третьих входах элементов И 23 - единичный потенциал, поэтому в случае свободной магистрали 1 обмена в момент установки сигнала Запрос с выходов регистра 21 на входы блока 24 захвата магистрали через элементы И 23 начинает поступать код при- оритета данного .устройства на подключение к магистрали обмена и код (нулевой в случае начала работы) с выходов счетчика 44.
Рассмотрим работу блока 24 захвата ма- гистрали в случае одновременного поступлени сигнала Запрос сразу в нескольких устройствах сопр жени , подключенных к магистрали.
В момент формировани сигнала За- прос с выходов регистра 20 код приоритета , бит срочности (если сообщение срочное) и код с выходов счетчика 44 через элементы И 23, группу элементов И 55 и передатчики 56 поступают в магистраль 3, где устанав- ливаетс результирующий потенциал монтажного или во всех устройствах, подключенных к общей магистрали 1 обмена, на выходе элемента ИЛИ-НЕ 59 формируетс нулевой потенциал. Данный элемент ИЛИ- НЕ 59, а также элементы ИЛИ 60 предназначены дл исключени прохождени сигналов с выходов элементов 58 эквивалентность на входы элементов И 61 на врем переходных процессов, возникающих из-за различи пути прохождени сигналов на первые и вторые входы элементов 58 эквивалентность. С помощью элементов 58 эквивалентность осуществл етс сравнение в каждом разр де потенциала бита приорите- та данного устройства и результирующего потенциала , который имеет место в общей магистрали обмена. В старших разр дах осуществл етс сравнение бит срочности. Если потенциалы старших бит совпадают, то на выходе элемента 58 эквивалентность формируетс единичный потенциал, который поступает на входы элементов И 55 и разрешает дальнейшую выдачу в магистраль 3 бит приоритета из данного устройства.
Если потенциалы бит в старшем разр де не совпадают, то на выходе элемента 58 эквивалентность старшего разр да формируетс нулевой потенциал. Это означает, что в общей магистрали обмена одновременно подключаетс аналогичное устройство с более высоким приоритетом, чем данное. В этом случае на вход элементов И 61 с выхода старшего элемента 58 эквивалентность поступает нулевой сигнал, который с помощью элементов И 55 блокирует выдачу кода приоритета из данного устройства . Если в устройстве потенциалы старших бит совпали, то осуществл етс сравнение потенциалов бит следующих младших разр дов. Если в.каком-то разр де потенциалы бит не совпадают, то на выходе элемента 58 эквивалентность в данном разр де формируетс нулевой сигнал, который подаетс на входы элементов И 61 данного и младших разр дов и отключает выходы регистра 21 младших разр дов от магистрали обмена с помощью элементов И 55 младших разр дов.
После сравнени кодов приоритета во всех разр дах только в одном устройстве на выходе младшего элемента И 61 остаетс единичный сигнал, который поступает на информационный вход триггера 25. На син- хровход данного триггера поступает сигнал с выхода одновибратора 63, который запускаетс в случае свободной магистрали обмена (на магистрали 5 - нулевой сигнал) после формировани отрицательного перепада на выходе элемента ИЛИ-НЕ 59, и формирует импульс, длительность которого больше времени срабатывани элементов И 55, 61, эквивалентность 58, необходимого дл определени устройства с максимальным приоритетом. Задним фронтом импульса с выхода одновибратора 63 единичный сигнал с информационного входа, соединенного с выходом элемента И .61, записываетс в триггер 25. Единичный сигнал с выхода триггера 25 характеризует данное устройство как источник и переводит в активное состо ние выходы регистра 16, а также через передатчик 26 поступает на шину 5, откуда через элемент НЕ 27 во всех устройствах , подключенных к магистрали обмена , поступает на вход элемента И 23, отключает выходы блока 24 захвата магистрали от магистрали 3 и блокирует в дальнейшем работу блока 24 захвата магистрали.
Кроме того, в устройстве - источнике сообщени единичный сигнал с выхода триггера 25 поступает в первый разр д регистра состо ни и блок прерывани , где в случае разрешени прерывани источника (единичный сигнал в п том разр де регистpa команд) производитс установка в единичное состо ние триггера 66, формирующего в общую шину ЭВМ сигнал требовани прерывани , в ответ на который ЭВМ формирует сигнал разрешени прерывани . Данный сигнал через элемент И-НЕ 70 осуществл ет установку в единичное состо ние триггера 71, сброс триггера 66 и переводит в активное состо ние выходы регистра 73 вектора прерывани .
После чтени вектора прерывани источника ЭВМ переходит на подпрограмму источника: обращаетс к счетчику 20 адреса и записывает начальный адрес чейки пам ти ЭВМ, из которой необходимо осуществ- л ть вывод информации, в регистр 16 данных источника записываетс адрес приемного устройства, в которое необходимо передавать сообщение, в третий, четвертый разр ды регистра 13 команд записываетс код 10, характеризующий наличие в регистре 16 данных и магистрали 3 кода адреса приемного устройства.
Во всех устройствах, подключенных к магистрали, в элементе 28 сравнени произ- водитс сравнение кода адреса приемного устройства, наход щегос в магистрали 3, и кода собственного адреса с выходов регистра 21. При совпадении этих кодов на выходе схемы 28 сравнени формируетс единич- ный сигнал, который поступает на первый вход элемента И-НЕ 29, на второй вход ко- торого поступает единичный сигнал с первого выхода дешифратора 36, характеризующий в магистрали наличие кода адреса приемного устройства, и устанавливает триггер 30 в единичное досто ние.
В устройстве - приемнике сообщени ЭВМ всегда разрешает прерывание начала приема путем установки единичного сигна- ла в шестом разр де регистра 13 команд. В момент формировани единичного сигнала на выходе триггера 30 положительным перепадом осуществл етс установка триггера 68 в единичное состо ние. При этом производитс выдача в общую шину сигнала требовани прерывани , прием сигнала подтверждени прерывани , обнуление триггера 68 и выдача вектора прерывани приемного устройства.
После анализа данного вектора прерывани ЭВМ переходит на подпрограмму приема: осуществл ет анализ второго разр да регистра 14 состо ни , запись в счет- чик20 адреса кода начальной чейки пам ти ЭВМ, в которую записываетс принимаемый массив, затем ЭВМ устанавливает единичный сигнал в седьмом и восьмом разр дах регистра 13 команд, характеризующий готовность ЭВМ к приему массива
данных, при этом приемное устройство на выходе элемента И 31 формирует единичный сигнал, который поступает в линию 5. В устройстве - источнике при этом формируетс единичный сигнал на выходе элемента И 32, который поступает в блок прерываний и устанавливает в единичное состо ние триггер 67. Блок прерывани после выполнени процедуры прерывани устанавливает на общую шину вектор прерывани , характеризующий готовность приемного устройства к началу обмена. После анализа прин того вектора прерывани ЭВМ - источник записывает в регистр 16 данных код длины передаваемого массива, который поступает в магистраль 3, а в регистр 13 команд в шестом и седьмом разр дах записывает код 01, характеризующий наличие в линии кода длины массива. Данный код поступает на информационные входы счетчика 19 слов и в устройстве - источнике и приемнике записываетс в данный счетчик сигналом с выхода элемента И 38. После этого ЭВМ - источник обращаетс к регистру 13 команд и устанавливает в третьем, четвертом и седьмом разр дах единичные сигналы, которые с третьих и четвертых разр дов поступают через элементы И 35 в магистраль 4 и привод т к формированию единичного сигнала на третьем входе дешифратора 36,
После этого начинаетс обмен информацией в режиме пр мого доступа в пам ть ЭВМ. В устройстве - источнике в момент формировани единичного сигнала на третьем выходе дешифратора 36 (на инверсном выходе триггера 15 имеет место единичный сигнал) при разрешенном режиме ПДП производитс установка в единичное состо ние триггера 76, формирующего сигнал требовани пр мого доступа. ЭВМ, получив данный сигнал, формирует ответный сигнал подтверждение пр мого доступа, который устанавливает в единичное состо ние триггер 78, в нулевое состо ние триггер 76, в единичное состо ние триггер 80, который информирует все устройства, подключенные к общей шине ЭВМ, о зан тии общей шины 1. Единичным сигналом с выхода триггера 80 производитс установка в единичное состо ние триггера 81. Данный сигнал переводит в активное состо ние выходы регистра 20 и переключает приемопередатчик 10 на передачу в ОШ кода адреса и управл ющих сигналов, необходимых дл организации обмена. В устройстве - источнике в ОШ устанавливаетс адрес чейки пам ти, из которой производитс считывание слова данных. Сигналом с выхода элемента И 86 производитс запись считанного
слова данных в регистр 16 и установка в единичное состо ние триггера 15. Данные с выходов регистра 16, переведенные в активное состо ние в устройстве - источнике, единичным сигналом с выхода триггера 25, передаютс в магистраль 3 и далее на входы регистра 18 в приемном устройстве. Строб- сигнал данных поступает с выхода триггера 15 через элемент И 33 в магистраль 7, далее в приемном устройстве производит запись данных с магистрали в регистр 18 и устанавливает триггер 17 в единичное состо ние. Единичный сигнал с выхода триггера 17 поступает в магистраль 8 и производит в устройстве - источнике установку триггера 15 в нулевое состо ние. Единичный сигнал с инверсного выхода триггера 15 поступает в блок пр мого доступа, где производитс следующий цикл захвата ОШ в запись в регистр 16 следующего слова данных из чейки пам ти, определ емой кодом адреса в регистре.
В приемном устройстве единичный сигнал с выхода триггера 17 поступает в блок пр мого доступа и производит установку триггера 76 в единичное состо ние. Выполнение процедуры зан ти ОШ осуществл етс так же, как и в устройстве - источнике. При получении ответного сигнала подтверждени пр мого доступа производитс сброс триггера 76, установка в единичное состо ние триггеров 81 и 83, зан тие ОШ, перевод в активное состо ние выходов регистра 20, переключение приемопередатчиков 10 на выдачу в ОШ адреса чейки пам ти ЭВМ, в которую производитс запись данных из регистра 18, выходы которого перевод тс в активное состо ние сигналом с выхода элемента ИЛИ 42. Этим же сигналом (задним фронтом) производитс сброс триггера 17 в нулевое состо ние, задним фронтом сигнала с выхода элемента И 85 - изменение адреса следующей чейки пам ти в счетчике 20 и уменьшение на единицу содержимого счетчика 19.
Если в устройстве - источнике в регистре 16 записано следующее, слово данных, то в момент окончани чтени содержимого регистра 18 и сброса триггера 17 в устройстве - источнике на выходе элемента И 34 формируетс очередной строб-сигнал и запись очередного слова данных в регистр 18, и процессы захвата ОШ и передачи устройством прин того слова данных в приемную ЭВМ продолжаютс .
В процессе обмена массивами данных в устройстве - источнике и устройстве - приемнике производитс изменение содержимого счетчика 19 слов и изменени кода адреса чейки пам ти, формируемого счетчиком 20 адреса. В момент передачи последнего слова данных в устройстве - источнике при обнулении содержимого счетчика 19 на дополнительном выходе счетчика 19
формируетс сигнал, который поступает в блок 45 прерывани , устанавливает в единичное состо ние триггер 65. Блок прерывани выполн ет процедуру прерывани и устанавливает в общую шину ЭВМ вектор
0 прерывани , характеризующий окончание вывода устройством массива данных. В этом случае ЭВМ анализирует четвертые и шестые разр ды регистра 14 состо ний и в случае свободных регистра 16 в устройстве
5 - источнике и регистра 18 в устройстве - приемнике производит формирование единичного сигнала в дев том разр де регистра 13 команд, который производит сброс триггера 25. В этом случае устройство - ис0 точник прекращает захват магистрали 2 обмена , освобождает линию 5 и формирует нулевой код в линии 4. В устройстве - приемнике производитс формирование нулевого кода на третьем выходе дешифратора
5 36, сброс триггера 30 и освобождени линии 6 магистрали 2 обмена.
На этом процесс обмена между устройствами - источником и приемником заканчиваетс , начинаетс новый процесс
0 захвата магистрали обмена другими устройствами , имеющими запрос на подключение. В тех устройствах, в которых имеетс запрос на подключение, но не зан вших магистраль за счет низкого приоритета на под5 ключение, с помощью счетчика 44 в течение наличи запроса на подключение (единичный сигнал на первом выходе регистра 13 команд) производитс подсчет количества раз зан ти магистрали 2 другими устройст0 вами (количество единичных сигналов на ли- нии 5 источника) и увеличение кода приоритета за счет подачи кода с выхода счетчика 44 в более старшие разр ды, чем код с выхода регистра 21.
5 Кроме того, устройство позвол ет выполн ть обмен массивами любой заранее неизвестной длины. В этом случае в устройстве - источнике в момент передачи кода длины массива передаетс максимальный
0 код, который затем записываетс в счетчик 19, а процесс окончани обменом контролируетс ЭВМ и производитс по инициативе ЭВМ - источника путем формировани единичного сигнала в дев том разр де регист5 ра 13 команд.
Claims (1)
- Формула изобретени Устройство дл сопр жени ЭВМ с общей магистралью, содержащее дешифратор адреса, блок прерывани , регистр команд, регистр состо ний, регистр данных источника , регистр данных приемника, регистр адреса, три триггера, первую группу элементов И, элемент сравнени , элемент разв зки , два элемента И, два элемента НЕ, блок захвата магистрали, узлы приемопередатчиков адреса, данных и управл ющих сигналов, входы-выходы которых вл ютс входами-выходами устройства дл подключени к лини м общей шины ЭВМ, перва группа выходов узла приемопередатчиков управл ющих сигналов и группа выходов узла приемопередатчиков адреса соединены соответственно с первой и второй группами входов дешифратора адреса, первый выход которого соединен с входом записи регистра команд, первый выход которого соединен с входом записи регистра адреса и с вторыми входами элементов И первой группы, первые входы которых соединены с группой выходов регистра адреса, старший разр д информационного входа которого соединен с вторым выходом регистра команд , управл ющий выход дешифратора адреса соединен с управл ющим входом узла приемопередатчиков данных, группа выходов которого соединена с группами информационных входов регистра команд и регистра данных источника, группа выходов которого соединена через линию Данные магистрали обмена с группой информационных входов регистра данных приемника, первой группой информационных входов и группой выходов блока захвата магистрали и первой группой входов элемента сравнени , втора группа входов которого соединена с группой выходов регистра адреса, группа входов узла приемопередатчиков данных соединена с кодовыми выходами блока прерывани , с выходами регистра данных приемника и с выходами регистра состо ни , первый информационный вход которого соединен с первым синхронизирующим входом блока прерывани , с управл ющим входом регистра данных источника, с первым входом первого элемента И, с пр мым выходом первого триггера и входом элемента разв зки, выход которого через линию Признак источника магистрали обмена подключен к входу первого элемента НЕ, выходом соединенного с управл ющим входом блока захвата магистрали и с третьими входами элементов И первой группы, выходы которых соединены с второй группой информационных входов блока захвата магистрали, информационный выход и выход строб-сигнала которого соединены соответственно с информационным и синхронизирующим входами первого триггера, второй выход дешифратора адреса соединен с управл ющим входом регистра состо ни , пр мой выход второго триггера - с вторым информационным входом регистра состо ни и с первым входом второго элемента И, второй вход которого соединен свыходом второго элемента НЕ, вход которого соединен с входом сброса второго триггера и подключен через линию Строб-сигнал приемника магистрали обмена к выходу третьего триггера и третьему информационному0 входу регистра состо ни , четвертый информационный вход которого соединен с выходом первого элемента И, третий и четвертый выходы регистра команд - соответственно с первым и вторым входами управлени пре5 рыванием блока прерывани , выход запроса и вход подтверждени блока прерывани подключены соответственно к первым информационным входу и выходу узла приемопередатчиков управл ющих сигналов,0 выход ответа блока прерывани соединен с первым дополнительным входом дешифратора адреса, отличающеес тем, что, с целью повышени быстродействи устройства и сокращени времени подключе5 ни абонентов с низким кодом приоритета, в устройство введены четыре элемента И, два элемента И-НЕ, два элемента ИЛИ, элемент ИЛИ-НЕ, втора группа элементов И, блок пр мого доступа в пам ть, дешифратор0 кода сообщени , счетчик слов, счетчик адреса , счетчик циклов обмена и четвертый триггер , причем вход установки в 1 четвертого триггера соединен с выходом первого элемента И-НЕ, первый вход которого соеди5 нен с выходом элемента сравнени , выход четвертого триггера - с первым входом третьего элемента И, с информационным входом третьего триггера, с первым входом первого элемента ИЛИ, с п тым информа0 ционным входом регистра состо ни и с вторым синхронизирующим входом блока прерывани , первый и второй информационные и управл ющий входы блока пр мого доступа в пам ть соединены соответствен5 но с пр мыми выходами первого и четвертого триггеров и п тым выходом регистра команд, шестой выход которого соединен с вторым входом третьего элемента И, выход которого соединен через линию Признак0 приемника магистрали обмена с вторым входом первого элемента И, седьмой и восьмой выходы регистра команд - с первыми входами элементов И второй группы, вторые входы которых соединены с первым5 входом второго элемента И-НЕ, с информационным входом второго триггера, с вторым входом первого элемента ИЛИ и с пр мым выходом первого триггера, выходы элементов И второй группы соединены соответственно через линии Управлениемагистрали обмена с группой входов дешифратора кода сообщени , первый выход которого соединен с вторым входом первого элемента И-НЕ, второй и третий выходы дешифратора кода сообщени - соответст- венно с первыми входами п того и четвертого элементов И, второй вход п того элемента И - с выходом первого элемента ИЛИ, третий выход дешифратора кода сообщени - с третьим информационным вхо- дом блока пр мого доступа в пам ть, с вторым входом второго элемента И-НЕ и с входом сброса четвертого триггера, второй вход четвертого элемента И соединен через линию Строб-сигнал источника магистра- ли обмена с выходом второго элемента И, выход четвертого элемента И - со счетным входом третьего триггера и с входом записи регистра данных приемника, управл ющий вход которого соединен с входом сброса третьего триггера и с выходом элемента ИЛИ-НЕ, первый вход которого соединен с первым выходом блока пр мого доступа в пам ть и с вторым дополнительным входом дешифратора адреса, третий и четвертый выходы которого соединены соответственно с первым входом второго элемента ИЛИ и вторым входом элемента ИЛИ-НЕ, второй вход второго элемента ИЛИ соединен с вторым выходом блока пр мого доступа в па- м ть, выход второго элемента. ИЛИ - с входом записи регистра данных источника и с третьим входом второго элемента И-НЕ, выход которого соединен с входом установки в 1 второго триггера, инверсный выход которого соединен с четвертым информационным входом блока пр мого доступа в пам ть , п тый информационный вход которого соединен с выходом третьего триггера , первый вход шестого элемента И - через линию Признак источника общей магистрали - с выходом элемента разв зки, второй вход шестого элемента И - с первым выходом регистра команд, выход шестого элемента И - со счетным входом счетчика циклов обмена, группа выходов которого соединена с четвертыми входами элементов И первой группы, п тые входы которых подключены к выходу регистра адреса, вход сброса счетчика циклов обмена соединен с инверсным выходом первого триггера, вход сброса которого соединен с дев тым выходом регистра команд, выход переполнени счетчика слов - с четвертым синхронизирующим входом блока прерывани , третий синхронизирующий вход которого соединен с шестым информационным входом блока пр мого доступа в пам ть и выходом первого элемента И, шестой информационный вход регистра состо ни - с выходом третьего триггера, группа информационных выходов счетчика слов -струйной информационных входов узла приемопередатчиков данных, вход записи счетчика слов - с выходом п того элемента И, управл ющий вход счетчика слов - с п тым выходом дешифратора адреса, шестой выход которого соединен с входом записи счетчика адреса, группа информационных входов которого соединена с группой выходов узла приемопередатчиков данных, группа выходов счетчика адреса.- с группой информационных входов узла приемопередатчиков адреса, вход управлени информационных входов узла приемопередатчиков адреса, вход управлени которого соединен с третьим выходом блока пр мого доступ.а в пам ть , с входом вычитани счетчика слов, со счетным и управл ющим входами счетчика адреса, с третьего по г; : гый выходы и входы подтверждени у, отзета блока пр мого доступа в пам ть подключены соответственно к второй группе входов и второму и третьему выходам узла приемопередатчиков управл ющих сигналов , вторым информационным входом соединенного с седьмым выходом дешифратора адреса, группа информационных входов счетчика слов соединена через линии Данные магистрали обмена с группой выходов регистра данных источника.ОI и Оге6 ЩZ.988Zil/VIмi
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904839544A SU1728867A1 (ru) | 1990-06-15 | 1990-06-15 | Устройство дл сопр жени ЭВМ с общей магистралью |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904839544A SU1728867A1 (ru) | 1990-06-15 | 1990-06-15 | Устройство дл сопр жени ЭВМ с общей магистралью |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1728867A1 true SU1728867A1 (ru) | 1992-04-23 |
Family
ID=21521112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904839544A SU1728867A1 (ru) | 1990-06-15 | 1990-06-15 | Устройство дл сопр жени ЭВМ с общей магистралью |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1728867A1 (ru) |
-
1990
- 1990-06-15 SU SU904839544A patent/SU1728867A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1051526, кл. G 06 F 13/00, 1982. Авторское свидетельство СССР № 1434448, кл. G 06 F 13/24, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1728867A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью | |
SU1274634A3 (ru) | Устройство дл приоритетного подключени источника информации к общей магистрали | |
SU1679498A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
SU1434448A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью | |
SU1462336A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью | |
SU1193682A1 (ru) | Устройство дл св зи процессоров | |
RU1783531C (ru) | Устройство дл сопр жени цифровых вычислительных машин | |
SU1012235A1 (ru) | Устройство дл обмена данными | |
SU1596339A1 (ru) | Устройство дл сопр жени периферийного устройства с ЭВМ | |
SU1288709A1 (ru) | Устройство дл сопр жени ЭВМ с внешними устройствами | |
SU1434442A1 (ru) | Устройство дл сопр жени микропроцессора с М периферийными блоками | |
SU1265784A1 (ru) | Устройство дл сопр жени вычислительной машины с внешними абонентами | |
SU1672460A1 (ru) | Устройство дл сопр жени системной и локальной магистралей. | |
SU1564635A1 (ru) | Устройство дл сопр жени N абонентов с М ЭВМ | |
SU1130854A1 (ru) | Устройство дл ввода информации | |
SU1679494A1 (ru) | Устройство дл сопр жени абонента с магистралью | |
SU1411765A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с общей магистралью | |
SU955008A1 (ru) | Устройство дл ввода-вывода информации | |
SU1758647A1 (ru) | Устройство дл сопр жени двух процессоров через общую пам ть | |
SU1709312A1 (ru) | Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали | |
SU1432494A1 (ru) | Устройство дл ввода изображени в ЭВМ | |
SU1290330A2 (ru) | Вычислительна система | |
SU1612303A1 (ru) | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали | |
SU1508220A1 (ru) | Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств | |
RU1803918C (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали |