SU1413633A1 - Устройство дл цифрового контрол электронных схем - Google Patents

Abstract

Изобретение относитс  к электронной и вычислительной технике и может быть использовано в аппаратуре автоматического контрол  и диагности ки электронных узлов. Цель изобретени  - повышение быстродействи . Устройство содержит блок 1 управлени , блок 2 элементов И, блок 3 формирова ни  тестового слова, регистры 4, 5, | 7 6,цифроаналоговый преобразователь 7,блок 8 коммутации, блок 9 сравнени , аналого-цифровой преобразователь 10, группу входов-выходов 11, группу выходов 12 результата контрол , выход 13 готовности результата контрол , группу адресных входов 14, вход 15 запуска, выход 16 готовности приема тестового слова, входов 17 тестового слова. Сущность изобретени  заключаетс  в использовании информации о непровер емых контактах , хран щейс  в регистре теста, дл  формировани  тестового слова таким образом, чтобы в разр ды регистра теста, соответствующие контролируемым контактам, записывались биты тестовой информации, поступающие из внешнего устройства, а в разр ды регистра теста, соответствующие непровер емым контактам, автоматически вписывались случайные значени . Положительный эффект достигаетс  за счет ввода только значащей тестовой информации. 2 з.п. ф-лы, 3 ил. « 00 а Од &э

Description

Изобретение относитс  к электронной и вычислительной технике и может быть использовано в аппаратуре автоматического контрол  и диагностики электронных узлов.

Цель изобретени  - повышение быстродействи  .

На фиг, 1 приведена функциональна  схема устройства дл  цифрового контрол  электронных схем; на фиг.2 функциональна  схема блока формировани  тестового словам на фиг. 3 - функциональна  схема блока управлени  ,

Устройстйо содержит блок 1 управлени , блок 2 элементов И, блок 3 формировани  тестового слова, регистры 4-6, гщфроаналоговый преобразователь (ЦАП) 7, блок 8 коммутах-щи, блок 9 сравнени , аналого-цифровой преобразователь (ЬУШ) 10, группу входов-выходов 11, группу выходов 12 реэультата контрол , выход 13 готовности результата контрол , группу управл ющих входов 14, вход 15 запуска , выход 16 готовности приема тестового слова и группу информационных входов 17.

Блок 3 формиро1 ани  тестового слова (фиг. 2) содержит генератор 18 тактовых импульсов, счетчики 19 и 20, коммутатор 21, элемент И 22, элемент ИЛИ 23, регистры 24 и 25 сдвига группу информационных входов 26, группу информапдонных входов 27 маски , вход 28 запуска, вход 29 задани  режима, группу информационных выходов 30, выход 31 готовности тестового -слова и выход 32 готовности части тестового слова.

Блок 1 управлени  (фиг. 3) содержит деишфратор 33, элемент ИЛИ 34, элементы И 35-37, элемент задержки 38, с первого по п тьй выходы 39-43, стробируюгций вход 44, вход 45 разрешени  записи и группу информационных входов 46.

Предлагаемое устройство работает следуюпщм образом.

Устройство принимает сжатую тестовую информацию по входу 17 и управл ющую информацию по входу 14. Информаци  сопровождаетс  сигналом запуска , поступающим по входу 15. Сигнал запуска разблокируе счетчики 19 и 20 и регистр 25. Пги этом сбрасваетс  готовнос ,. приема тестового слова и информаци  записываетс  в регистр 24 и дешифратор ЗЗ . Порци  информации, переписанна  в регистр 24 блока 3, подвергаетс  распределению в определенные разр ды тестового слова. Дл  этого коммутатор 21, управл емый счетчиком 19, коммутирует по очереди один за дру0 гим все разр ды регистра 6 на один из входов элемента И 22. Приход щий на элемент И 22 через коммутатор 21 сигнал состо ни  соответствующего разр да регистра 6 стробируетс  им5 пульсом генератора 18 и, если он имеет потенциал 1, импульс проходит на синхровход сдвига регистра 24. Тем же импульсом от генератора 18 бит тестовой информации с выхода

0 I регистра 24 переписываетс  по входу Jпоследовательной записи в регистр 23. Если опрашиваемый разр д регистра 6 маски имеет потенциал .О, импульс на синхровход сдвига регистра 24 не

5 проходит, и значение бита тестовой информации на выходе регистра 24 сдвига и входе регистра 25 не мен етс . В регистр 25 записываетс  информаци  по импульсу от генератора

0 18. Записываемое в регистр 25 значение соответствует значению, которое должен иметь очередной контролируемый контакт в формируемом тестовом слове, . значению выхода регистра 24. Пос скольку это значение может быть как нулевым, так и единичным, нельз  заранее знать что запишетс  в разр ды регистра 4, соответствующие непрове- р емьм контактам согласно содержимо0 му регистра 6 маски. Но это не принципиально , так как эта информаци  не используетс  ни дл  коммутации сигналов на объект контрол , ни дл  .сравнени  с сигналами, снимаемыми

г с объекта контрол . Контроль за тем, все ли биты из прин той в регистр 24 порции тестовой информации были использованы дл  формировани  тестового слова, осуществл етс  счетчиком 20, выход переполнени  которого через элемент ИЛИ 23 используетс  дл  формировани  сигнала готовности части тестового слова. ЦЛЛ и АЦП устанавливают соответствие между сигналом на контакте объекта контрол  и многоразр дным двоичным кодом его цифровох о отображени , т.е. каждому контакту объекта контрол  в регистре 4 должны соответствовать несколько разр дов

0

5

31

кода. Это ведет к тому, что каждому ра зр ду в регистрах 5 и 6 соответст- вует несколько разр дов регистра 4. Соответственно и разр дность счетчика 19 должна учитывать число разр дов регистра 4, Поэтому дл  управлени  коммутатором 21 младшие разр ды счетчика 19 не используютс . Это позвол ет примен ть сигнал переполнени  счетчика 19 в качестве сигнала готовности тестового слова, стробирующегр выходные сигналы блока 1 управлени  и участвующего в формировании сигнала 32 готовности формировани  части тестового слова. Два источника формировани  сигнала 32, объедин емые элементом ИЛИ 23, определ ют двойственную причину, по которой очередной цикл формировани  тестового слова может-быть завершен: когда очередна  порци  тестовой информации обработана и требуетс  получить следующую когда формирование тестового слова за вершено и дальнейшее формирование не требуетс  (даже если какие-то биты остались не обработанными в регистре 24 сдвига) Сформированное тестовое слово с выходов регистра 25 может быть переписано по нужному адресу, определ емому блоком управлени . Код получател  тестового слова определ етс  внешним устройством и сопровождает каждую порцию тестовой информации. Этот код поступает на входы дешифратора 33 с пам тью в виде регистра. Соответствующие сигналы записи в получающие регистры формируютс  после стробировани  выходных уровней дешифратора 33 сигналом 31 завершени  формировани  тестового слова. На выходе элемента ИЛИ 34 формируетс  сигнал 43 режима, который поступает на вход коммутатора 21. Если сигнал 43 имеет уровень 1 то на выходе коммутатора 21 посто нно имеетс  потенциал 1. Это приводит к последовательной переписи всей тестовой информации из регистра 24 в регистр 25 без пропусков и вставок. Такой режим необходим при записи информации в регистры 5 и 6. Дл  регистра 6 маски все разр ды должны быть значащими, так как иначе нельз  перезаписать в него конфигурацию непровер емых контактов. Дл  регистра 5 коммутации тот же режим необходим , поскольку имеют место случайности значении, записьшаемых в тес3633

товое слово в познщшх непровер емых контактов, хот  они все по определению должны быть коммутируемыми . По сигналу 39 записи в регистр 4 тестовое слово из регистра 25 переписываетс  в регистр 4, Этот же сигнал записи в регистр 4 теста поступает на вход элемента задержки 38 ,

с выхода которого снимаетс  сигнал 41 ГОТОВНОСТИ результата контрол . Информаци  с регистра теста поступает на ЦАП 7, на выходах которых формируютс  уровни, определ емые

5 входными тестовыми кодами. Сформированные ЦАП 7 (дл  каждого контакта в отдельности) уровни поступают на входы блока 8 коммутации, который в зависимости от режима работы

0 с входом-выходом 11 объекта контрол , определ емым состо нием соответствующего разр да регистра 5 коммутации, либо коммутирует полученный уровень на вход объекта конт5 рол , либо блокирует его прохождение . В любом случае уровень сигнала , присутствующий на входе-выходе объекта контрол  (коммутируемый или нет),преобразуетс  АЦП, в код оторый

Q сравниваетс  в блоке 9 сравнени  с кодом, хран щимс  в регистре 4 теста . После маскировани  на блоке элементов И сигналов, относ щихс  к не- провер емьм контактам, поступают на выход 12 результата устройства.

Claims (3)

1. Устройство дл  цифрового контрол  электронных схем, содержащее блок управлени , первый и второй регистры , цифроаналоговьй преобразователь , блок сравнени , аналого-цифровой преобразователь, и блок коммута .- ции, причем группа управл мщих входов устройства соединена с группой адресных входов блока управлени , первый и второй выходы которого соединены с входами записи первого и второго регистров соответственно, группа выходов разр дов первого регистра соединена с группой входов цифро- аналогового преобразовател , группа выходов которого соединена с группой информационных входов блока коммута ции, группа управл ющих входов которого соединена с группой выходов разр дов второго регистра, перва  группа информационных входов блока срав0

0

нени  соединена с группой выходов аналого-цифрового преобразовател , ;группа входов которого соединена с группой выходов блока коммутации и  вл етс  группой входов-выходов уст- ipoftcTBa дл  подключени  к группе входов-выходов контролируемой схемы, отличающеес  тем, что, с целью повышени  быстродействи  уст :ройства, в него введены блок форми- ;ровани  тестового слова, третий ре- :гистр и блок элементов И, причем третий выход блока управлени   вл ет :с  выходом ГОТОВНОСТИ результата кон рол  устройства, группа выходов результата контрол  которого соединена с группой выходов, блока элементов И четвертый выход блока управлени  соединен с входом записи третьего регисра , группа информационных входов которого объединена с группаъш инфор- : мационных входов первого и второго : регистров и подключена к группе ин- формационньгх выходов блрка формировани  тестового слова, группа информационных входов маски которого соединена с группой, выходов разр дов третьего регистра и, первой группы входов блока элементов И. втора  група входов которого соединена с группой выходов блока сравнени , втора  группа информационных входов которого соединена с группой выходов разр дов первого регистра, стробнр то11рй вход блока управлени  соединен с выходом готовности тестового слова блока формировани  тестового слова, выход готовности части тестового слова которого соединен с входом разрешени  записи блока управлени  и  вл етс  выходом готовности приема тестового слова устройства, группа информационных входов которого соединена с группой информационных входов блока формировани  тестового слова, вход запуска которого  вл етс  входом запуска устройства, вход задани  режима блока формировани  , тестового слова соединен с п тым выходом блока управлени .

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит три элемента И, элемент ИЛИ, элеме.нт задержки и дешифратор , группа.информационных входов которого  вл етс  группой адресных входов блока, первый, второй, третий , четвертый и п тый / ходы которого соединены с выходами первого элемента И, второго элемента И, элемента задержки, третьего элемента И и элемента ИЛИ соответственно, строби- рующий вход блока управлени  соеди- HEi с первыми входами первого, второго и третьего элементов И, второй вход первого элемента И соединен с

Q первым выходом дешифратора, второй выход которого соединен с вторым входом второго элемента И и первым входом элемента ИЛИ, второй вход которо- . То объединен с вторьм входом третьего

элемента И и подключен к третьему

выходу дешифратора, вход записи которого  вл етс  входом разрешени  записи блока управлени ,, выход первого элемента И соединен с входом элемен0 та задержки,

3. Устройство по п. 1, о т л и- чающеес  тем, что блок форми- рс вани  тестового слова содержит геi; нефатор тактовых импульсов, два счетчика , элемент И, элемент ИЛ.И5 два регистра сдвига и коммутатор, причем группа информационньк входов первого регистра сдвига  вл етс  группой инр формационньгх входов блока, группа информационных входов маски которого соединена с группой информационных входов коммутатора, группа управл ющих входов которого соединена с группой выходов разр дов первого счетчи- ка, выход переполнени  которого соединен с первым входом элемента ИЛИ и  вл етс  выходом готовности тестового слова блока, выход готовности части тестового слова которого соединен с выходом элемента ИЛИ и входом записи первого регистра сдвига, вход , сдвига которого соединен с тактовым входом второго счетчика и подключен к элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, тактовым входом первого счетчика и входом сдвига второго регистра сдвига, вход блокировки которого объединен с входами блокировки первого и второго счетчиков II  вл етс  входом запуска блока, вход задани  режима которого соединен с управл ющим входом коммутатора, выход которого соединен с вторым входом

5 : пемента И, последовательный выход первого рег истра сдвига соединен с последовательным входом второго регистра сдвига, группа БЫХОДОВ кото0

5

0

714116 УЗ8

рого  вл етс  группой информационных второго счетчика соединен с вторым выходов блока, выход переполнени  входом элемента ИЛИ.