SU412619A1 - - Google Patents

Info

Publication number
SU412619A1
SU412619A1 SU1654366A SU1654366A SU412619A1 SU 412619 A1 SU412619 A1 SU 412619A1 SU 1654366 A SU1654366 A SU 1654366A SU 1654366 A SU1654366 A SU 1654366A SU 412619 A1 SU412619 A1 SU 412619A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
addresses
circuit
inputs
channels
Prior art date
Application number
SU1654366A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1654366A priority Critical patent/SU412619A1/ru
Application granted granted Critical
Publication of SU412619A1 publication Critical patent/SU412619A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

АДАПТИВНЬ Й КОММУТАТОР СИСТЕМЫ ТЕЛЕИЗМЕРЕНИЙ
1
Изобретение относитс  к телемеханике и может быть применено в цифровых радиотелеметрических системах с кодовым разделением каналов.
Известны адаптивные коммутаторы системы телеизмерений, содержащие логическую схему выбора каналов, синхронизатор, последовательно соединенные схемы статической и динамической пам ти адресов каналов и диодной матрицы, выходы которой подключены ко входам ключей, схемы «ИЛИ и анализаторов активности измер емых параметров , а другие входы ключей и анализаторов активности измер емых параметров подключены к датчикам. Однако в известных устройствах сложна  аппаратурна  реализаци .
Цель изобретени  - упрощение устройства и повыщение надежности его работы.
Дл  этого в устройство введены схемы «И, одни из входов которых через логическую схему выбора каналов подключены к выходу анализаторов активности измер емых параметров , другие - к выходам синхронизатора, а выходы соединены со входами схемы статической пам ти адресов каналов.
На чертеже показана блок-схема предлагаемого устройства.
Адаптивный коммутатор системы телеизмерений состоит из анализаторов активности
измер емых параметров 1, логической схемы выбора каналов 2, котора  содержит схемы совпадени  3, схемы «ИЛИ 4 и каскады, антисовпаденн  5, схем «И 6, статической 7
и динамической 8 схем пам ти адресов каналов , диодной матрицы 9, ключей 10, схемы «ИЛИ 11.
Устройство работает следующим образом. Напр жени  с датчиков поступают на соответствующие входы адаптивного коммутатора . Эти напр жени  непрерывно анализируютс  анализаторами активности 1. Анализаторы активности выполн ют неравномерную дискретизацию непрерывных сообщений
по выбранному алгоритму. В соответствующие моменты времени, в зависимости от активности измер емых процессов, выбранного алгоритма и погрешности восстановлени , анализаторы активности 1 вырабатывают
требование на опрос каналов.
Сигналы с выходов анализаторов активности 1 ноступают на входы логической схемы выбора каналов 2, котора  состоит из Л щин, равных числу каналов коммутатора . Схемы совпадений 3 включены между каждыми соседними шинами (через одну шину , две и т. д.). Общее число схем совпадени  3 равно числу сочетаний из .V по два. К jV-й шине подключены .V-1 схемы совпадени  3, вторые входы этих схем нодключены соответственно к первой, второй, ..., шинам . Со схем совпадени  3 сигналы через схемы «ИЛИ 4 постунагот на каскады антисовнадени  5, которые расноложены во всех шннах, кроме нервой, соответствуюнаей первому каналу. Если на вход логической схемы 2 постуиило нанр жение с выхода одного из анализаторов активности 1, то каскады логической схемы 2 пропускают это нанр жение на выход, пе оказыва  на него никакого воздействи . Если же напр жении по в тс  сразу на нескольких выходах анализаторов 1, то на выходе логической схемы 2 проходит напр жение с того входа, который соответствует наименьшему номеру каналов. Напр жение с анализаторов активности 1 поступает на входы а и б, что соответствует нервому и второму каналам. Напр жение, действующее на входы а, через каскад антисовнадени  5 проходит на выход схемы 2, а напр жение, действующее на входе б, через каскад антисовпадени  5 не проходит, так как срабатывает схема совпадени  3 (между шинами а и б) и выходное напр жение схемы 3 закрывает каскад антисовпадени  5. В результате этого, при поступлении требований группами (по два, три и т. д.) или когда интервалы между моментами их по влени  меньще канального интервала, логическа  схема выбора каналов 2 организует дисциплину обслуживани  в пор дке нумерации каналов. С выходов логической схемы выбора каналов 2 сигналы поступают на один из входов соответствующей схемы «И 6. На вторые входы схем «И 6 подаютс  синхронизируюнше импульсы синхронизатора нередающей аппаратуры системы телеизмерений, период следовани  которых равен канальному интервалу (длительности слова). В момент поступлени  синхроимпульсов от синхронизатора открываетс  та с.хема «И 6, на первый вход которой воздействует сигнал с выхода логической схемы выбора каналов 2. Синхронизирующий импульс должен иметь минимальную длительность, чтобы обеспечить срабатывание схемы статической пам ти адресов каналов 7. Если это требование не выполн етс , то возможен случай одновременного считывани  двух и более адресов схемы статической пам ти адресов каналов 7, а это недопустимо. Таким образом, схемы «И 6 выполн ют роль схемы считывани  состо ни  выходных шин логической схемы выбора каналов 2. Сигнал с выхода одной из схем «И 6 поступает на вход схемы статической пам ти адресов каналов 7. Схема статической пам ти адресов каналов 7 представл ет собой запоминающее устройство номеров каналов адаптивного коммутатора в двоичном коде. Разр дность двоичного кода определ етс  выражением: « log2(.V+l). Отсюда следует, что канальность адаптивного коммутатора должна быть . Причем, адрес номера канала, содержаш:ий одни нули, должен быть запреш.енньш. Запись номеров каналов в двоичном коде производитс  перед работой. Если необходимо сменить адреса в процессе работы, то в составе нередаюш,ей аппаратуры имеетс  программное устройство, с записанными адресами номеров каналов, которое включаетс  по соответствующей команде. Дл  этого схема статической пам ти адресов каналов 7 должна иметь каскады ввода адресов и устройство считывани , а элементы пам ти должны сохран ть записанную информацию при считывании. Устройство считывани  схемы статической пам ти адресов каналов 7 состоит из обмоток считывани  и набора схем «ИЛИ. Общее число схем «ИЛИ равно числу разр доз в двоичном коде п, а число входов в каждой схеме «ИЛИ равно числу каналов Л Выходы схем «И б  вл ютс  обмотками считывани  схемы статической пам ти адресов каналов 7. Напр жение, поступающее по одному из выходов схем «И 6,  вл етс  сигналом считывани  номера соответствующего канала в двоичном коде. Двоичное число в параллельном коде поступает на схему динамической пам ти адресов каналов 8, представл ющую собой отдельные триггерные  чейки пам ти без взаимных св зей друг с другом. В конце каждого канального интервала триггера схемы 8 устанавливаютс  в нулевое состо ние импульсов сброса, поступающих с синхронизатора нередающей аппаратуры . Сигналы с выхода схемы статической нам ти адресов каналов 7 поступают на единичные входы триггеров схемы динамической пам ти адресов каналов 8, следовательно, адрес номера канала в двоичном коде переписываетс  из  чеек статической пам ти адресов каналов 7 в  чейки схемы динамической пам ти адресов каналов 8. В соответствии с записанным числом в схеме динамической пам ти адресов каналов 8 возбуждаетс  соответствующа  выходна  шина диодной матрицы 9 и открываетс  ключ 10 данного канала. Диодна  матрица 9 обычна , но запрещенной  вл етс  комбинаци , состо ща  из одних пулей. Напр жение с датчика, прошедшее через ключ 10 поступает на аналого-цифровой преобразователь , в котором к измерительной информации приписываетс  адрес номера канала , поступающий со схемы статической пам ти адресов каналов 7. Одновременно с подачей сигнала на ключ 10 производитс  сброс выходного каскада соответствующего анализатора активности 1 в исходное состо  ние и через схему «ИЛИ 11 поступает сигнал запрета на циклический коммутатор. Последнее необходимо дл  того, чтобы обеснечить занолнение «холостых слов, которые
по вл ютс  при использовании адаптивного коммутатора.
Предмет изобретени 
Адаптивный коммутатор системы телеизмерений , содержащий логическую схему выбора каналов, синхронизатор, последовательно соединепные схемы статической и динамической пам ти адресов каналов и диодной матрицы, выходы которой подключены ко входам ключей, схемы «ИЛИ и анализаторов активности измер емых параметров, а другие входы ключей и анализаторов активности измер емых параметров подключены к датчикам, отличающийс  тем, что,
с целью упрощени  устройства и повыщени  надежности его работы, в него введены схемы «И, одни из входов которых через логическую схему выбора каналов подключены к выходу анализаторов активности измер емых параметров, другие - к выходам синхронизатора , а выходы соединены со входами схемы статической пам ти адресов каналов .
SU1654366A 1971-05-10 1971-05-10 SU412619A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1654366A SU412619A1 (ru) 1971-05-10 1971-05-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1654366A SU412619A1 (ru) 1971-05-10 1971-05-10

Publications (1)

Publication Number Publication Date
SU412619A1 true SU412619A1 (ru) 1974-01-25

Family

ID=20474568

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1654366A SU412619A1 (ru) 1971-05-10 1971-05-10

Country Status (1)

Country Link
SU (1) SU412619A1 (ru)

Similar Documents

Publication Publication Date Title
US4166271A (en) Digital recognition circuits
GB1071692A (en) Digital signal processing system
SU412619A1 (ru)
US3323107A (en) Plural station telemetering system responsive to condition to interrupt scan until station information is transmitted
US4477918A (en) Multiple synchronous counters with ripple read
EP0110354B1 (en) Detecting improper operation of a digital data processing apparatus
SU497581A1 (ru) Устройство дл регистрации информации
SU762202A1 (ru) Многоканальный счетчик импульсов 1
SU615514A1 (ru) Устройство дл контрол входа и выхода рабочих и служащих
SU1136166A2 (ru) Устройство дл контрол цифровых систем
SU1160260A1 (ru) "cпocoб дeфektaции пoдшипhиkob kaчehия"
SU882029A1 (ru) Выделитель комбинации цифровых сигналов
SU440777A1 (ru) Генератор случайной последовательности импульсов
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU744987A1 (ru) Распределитель импульсов
SU1495788A1 (ru) Генератор случайных чисел
SU1691841A1 (ru) Устройство дл контрол цифровых объектов
RU1815634C (ru) Устройство дл вычислени минимального покрыти
SU1290345A1 (ru) Устройство дл исследовани графов
SU1310804A2 (ru) Устройство дл сортировки информации
SU1532958A1 (ru) Устройство дл приема и обработки информации
SU714412A1 (ru) Статистический анализатор
SU1647878A1 (ru) Селектор импульсов заданной длительности
SU978197A1 (ru) Ассоциативное оперативное запоминающее устройство
SU1413633A1 (ru) Устройство дл цифрового контрол электронных схем