SU1307550A1 - Device for simulating equiprobable sample without replacement - Google Patents

Abstract

Изобретение может быть использовано в моделирующих устройствах вычислительной техники. Цель изобретени  - повышение быстродействи  устройства . Устройство содержит циклический п-разр дный регистр 1 сдвига, элемент ИЛИ 3.1, группу элементов И 4.1-4.П, элемент И 6, двоичный веро тностный элемент 7, генератор 8 тактовых импульсов и шину 9 Опрос.Введение п коммутаторов 2.1-2.П, (п-1) элементов ИЛИ 3.2-З.п, группы из п- триггеров -5.1-5.П и образование новых функциональных св зей способствует достижению поставленной цели 1 ил. П (ЛThe invention can be used in modeling devices of computer technology. The purpose of the invention is to increase the speed of the device. The device contains a cyclic p-bit shift register 1, an OR 3.1 element, an AND 4.1-4 element group, an AND 6 element, a binary probabilistic element 7, an 8-clock pulse generator, and a bus 9 Poll. Introduction of n switch 2.1-2. P, (p-1) of elements OR 3.2-Z.p, groups of p-triggers -5.1-5.P and the formation of new functional connections contributes to the achievement of the set goal 1 Il. P (L

Description

11307550 -211307550 -2

Изобретение относитс  к импульсной чивают с помощью коммутаторов 2.1,..The invention relates to a pulse clock using switches 2.1, ..

,,,2.п последовательное соединение,,, 2.p serial connection

технике и может быть использовано вtechnology and can be used in

моделирующих устройствах вычислительной техники.modeling devices of computing.

Цель изобретени  - повышение быст- 5 один из разр дов которого записываетродеистви .The purpose of the invention is to increase the speed of one of the bits of which records the progeny.

На чертеже представлена функциональна  схема устройства дл  моделировани  равноверо тной бесповторной выборки.The drawing shows a functional diagram of a device for simulating uniformly repeat-free sampling.

Устройство дл  моделировани  равноверо тной бесповторной выборки содер- |жит циклический п-разр дный регистр .A device for simulating a uniform non-repetitive sample contains a cyclic p-bit register.

с  единица. Сигналами с выхода элемента И 6, которые формируютс  при совпадении сигналов с выходов двоичного веро тностного элемента 7 и ге- 0 нератора 8 тактовых импульсов, осуществл етс  продвижение единицы по разр дам 1 ,1,,..., 1 .п циклического п-разр дного регистра сдвига. При этом веро тность считать единицу с любосдвига с разр дами 1.1-1.п, п-комму- таторов 2.1,..о,2„п, п элементов ИЛИ го разр да циклического п-разр дного 3.1,...,З.п, группу элементов И 4.1, регистра сдвига в тактовые, определ - ...,4,п, группу из п триггеров 5.1,. емые частотой тактовых импульсов ге- ...,5.п,.элемент И 6, двоичный веро- нератора 8 тактовых импульсов, момен-  тнос| ный элемент 7, генератор 8 так- ты времени будет сколь угодно близ- товых импульсов, шину 9 Опрос,сое- 20 ки к 1/п. : диненную с объединенными вторыми входами элементов И 4.14.п группы,with unit. The signals from the output of the element 6, which are formed when the signals from the outputs of the binary probabilistic element 7 and the oscillator 8 clock pulses coincide, advance the unit by bits 1, 1 ,, ..., 1. bit shift register. In this case, the probability to consider a unit with one-shift with bits 1.1-1.p, p-commutators 2.1, .. o, 2 n, n elements of the OR bit and cyclic p-bit 3.1, ..., 3 .n, a group of elements and 4.1, the shift register in clock, defined - ..., 4, n, a group of n flip-flops 5.1 ,. the frequency of the clock pulses of the generator, ..., 5.p,. element 6, the binary clock of the oscillator 8 clock pulses, the moment | element 7, generator 8, time clocks will be arbitrarily close pulses, bus 9 interrogation, sockets to 1 / p. : dinennuyu with the combined second inputs of elements And 4.14.p group,

первые входы элементов И 4.1,...,4.пthe first inputs of the elements And 4.1, ..., 4.p

Пусть, например, в момент прихода импульса по шине 9 Опрос единица оказалась в i-м разр де 1.1 циклического п-разр дного регистра 1 сдвига. Тогда триггер 5.1, соединенный с выходом элемента И 4.1 группы, переключитс  в состо ние, при котором (1-1) коммутатор 2,1-1 осуществит подключение выхода (1-1)-го разр да 1.1-1 циклического п-разр дного регистра сдвига к входу (1+1)-го элемента ИЛИ 3.1+1, выход которого подключен к входу (1+1)-го разр да 1,1+1 циклического п-разр дного регистра сдвига.ПриLet, for example, at the moment of arrival of an impulse along the bus 9 Interrogation unit appeared in the i-th bit of 1.1 cyclic n-bit shift register 1. Then the trigger 5.1, connected to the output of the element AND 4.1 of the group, will switch to the state in which (1-1) the switch 2.1-1 will connect the output of the (1-1) -th bit 1.1-1 cyclic n-bit shift register to the input of the (1 + 1) -th element OR 3.1 + 1, the output of which is connected to the input of the (1 + 1) -th bit of the 1.1 + 1 cyclic n-bit shift register.

которой соединены с выходами соответл- which are connected to the outputs of the

30thirty

Пусть, например, в момент прихода импульса по шине 9 Опрос единица оказалась в i-м разр де 1.1 циклического п-разр дного регистра 1 сдвига. Тогда триггер 5.1, соединенный с выходом элемента И 4.1 группы, переключитс  в состо ние, при котором (1-1) коммутатор 2,1-1 осуществит подключение выхода (1-1)-го разр да 1.1-1 циклического п-разр дного регистра сдвига к входу (1+1)-го элемента ИЛИ 3.1+1, выход которого подключен к вхо ду (1+1)-го разр да 1,1+1 циклического п-разр дного регистра сдвига.ПриLet, for example, at the moment of arrival of an impulse along the bus 9 Interrogation unit appeared in the i-th bit of 1.1 cyclic n-bit shift register 1. Then the trigger 5.1, connected to the output of the element AND 4.1 of the group, will switch to the state in which (1-1) the switch 2.1-1 will connect the output of the (1-1) -th bit 1.1-1 cyclic n-bit shift register to the input of the (1 + 1) -th element OR 3.1 + 1, the output of which is connected to the input of the (1 + 1) -th bit of the 1.1 + 1 cyclic n-bit shift register.

ствующих разр дов 1,1,.,.,1,п цикли че ского п-разр дного регистра сдвига, тактовый вход которого соединен с выходом элемента И 6, первый и второй входы которого соединены соответственно с выходами генератора 8 тактовых импульсов и двоичного веро тностного элемента 7, входы триггеров 5.1,1,1,.,., 1, n cycles of the black n-bit shift register, the clock input of which is connected to the output of the element AND 6, the first and second inputs of which are connected respectively to the outputs of the generator 8 clock pulses and binary probability finite element 7, the inputs of the trigger 5.1,

...,5.п группы из п триггеров соединены с выходами соответствующих элементов И 4.1,,..,4.п группы элементов 35 каждом следующем опросном импульсе по И. Последовательно соединенные 1-й шине 9 Опрос устройство работает коммутатор 2,1 и 1-й элемент ИЛИ 3-1..., 5.n groups of n flip-flops are connected to the outputs of the corresponding elements And 4.1 ,, .., 4.n groups of elements 35 of each next polling pulse via I. Serially connected to the 1st bus 9 Polling the device is running the switch 2.1 and 1st element OR 3-1

(1 1,2,,..,п) включены межд.у разр  дами 1.1,,..,1.п циклического п-разр дного регистра сдвига. Выход j-ro(1 1.2 ,, .., p) are included between bits 1.1, .., cyclic p-bit shift register. J-ro output

триггера 5.j группы из п триггеровtrigger 5.j group of n triggers

соединен с управл ющим входом (j-1)- .(j-l)-ro (j 1,2,...,n) коммутатораconnected to the control input (j-1) -. (j-l) -ro (j 1,2, ..., n) of the switch

2.J.2.J.

Второй выход k-ro коммутатора 2.k 5The second output of the k-ro switch 2.k 5

соединен с вторым входом (k+1)-roconnected to the second input (k + 1) -ro

(k 1,2,...,n-l) элемента ШШ 3.k+1, Вьгход первого триггера 5 о 1 группы(k 1,2, ..., n-l) of the ШШ 3.k + 1 element, Start of the first trigger of 5 o 1 group

из п триггеров соединен с управл ю1щи:мof the n triggers connected to the control: m

входом п-гЬ коммутатора 2.п, второй 50 ответствующих элементов И группыэлевыход которого соединен с вторым вхо- ментов И, вторые входы элементов Иinput n-rb of switch 2.n, the second 50 of the corresponding elements AND of the output group of which is connected to the second of the inputs AND, the second inputs of the elements AND

дом первого элемента ИЛИ 3.1,the house of the first element OR 3.1,

аналогично,similarly

Таким образом, после каждого ,п опросного и тульса осуществл етс  4Q трансформаци  устройства из в . k(n-j)-разр дное.Thus, after each, polling and pulses, the 4Q transformation of the device from c. k (n-j) is a bit.

Claims (1)

Формула изобретени Invention Formula Устройство дл  моделировани  равноверо тной бесповторной выборки, содержащее циклический п-разр дный регистр сдвига,- выходы разр дов которого соединены с первыми входами сокоторой объединены и соединены с шиной Опрос, элемент 11ЛИ, генератор тактовых импульсов, выход которого 55 соединен с первым входом элемента И, второй вход которого соединен с выходом двоичного веро тностного элемента , выход элемента И соединен с тактовым входом циклического п-разУстройство дл  моделировани  равноверо тной бесповторной выборки работает следуюпщм образом.A device for simulating a uniform non-repetitive sampling, containing a cyclic p-bit shift register, the outputs of which bits are connected to the first inputs of which are combined and connected to the bus. Interrogation, element 11LI, clock generator, the output 55 of which is connected to the first input of the element I , the second input of which is connected to the output of the binary probabilistic element, the output of the element I is connected to the clock input of the cyclic p-slot. The device for simulating a uniformly repeated samples is followed by in a way. При включении устройства триггеры 5.1,...,5,п группы из п триггеров устанавливаютс  (цепи установки не показаны ) в состо ни , которые обеспевсех разр дов 1.1,.,.,1.п циклического п-разр дного регистра сдвига, вWhen the device is turned on, the triggers 5.1, ..., 5, n groups of n triggers are set (installation circuits not shown) in the state that all bits 1.1,.,., 1.n of the cyclic n-bit shift register, in с  единица. Сигналами с выхода элемента И 6, которые формируютс  при совпадении сигналов с выходов двоичного веро тностного элемента 7 и ге- нератора 8 тактовых импульсов, осуществл етс  продвижение единицы по разр дам 1 ,1,,..., 1 .п циклического п-разр дного регистра сдвига. При этом веро тность считать единицу с любого разр да циклического п-разр дного регистра сдвига в тактовые, определ - емые частотой тактовых импульсов ге- нератора 8 тактовых импульсов, момен- ты времени будет сколь угодно близ- ки к 1/п. : with unit. Signals from the output of the element 6, which are formed when the signals from the outputs of the binary probabilistic element 7 and the generator 8 clock pulses coincide, advance the unit on bits 1, 1 ,, ..., 1. one shift register. In this case, the probability of counting a unit from any bit of a cyclic n-bit shift register to a clock, determined by the frequency of the clock pulses of the generator is 8 clock pulses, the times will be arbitrarily close to 1 / n. : го разр да циклического п-разр дного регистра сдвига в тактовые, определ - емые частотой тактовых импульсов ге- нератора 8 тактовых импульсов, момен- ты времени будет сколь угодно близ- ки к 1/п. : The second bit of the cyclic p-bit shift register in clock, determined by the frequency of the clock pulses of the generator is 8 clock pulses, the times will be arbitrarily close to 1 / n. : Пусть, например, в момент прихода импульса по шине 9 Опрос единица оказалась в i-м разр де 1.1 циклического п-разр дного регистра 1 сдвига. Тогда триггер 5.1, соединенный с выходом элемента И 4.1 группы, переключитс  в состо ние, при котором (1-1) коммутатор 2,1-1 осуществит подключение выхода (1-1)-го разр да 1.1-1 циклического п-разр дного регистра сдвига к входу (1+1)-го элемента ИЛИ 3.1+1, выход которого подключен к входу (1+1)-го разр да 1,1+1 циклического п-разр дного регистра сдвига.ПриLet, for example, at the moment of arrival of an impulse along the bus 9 Interrogation unit appeared in the i-th bit of 1.1 cyclic n-bit shift register 1. Then the trigger 5.1, connected to the output of the element AND 4.1 of the group, will switch to the state in which (1-1) the switch 2.1-1 will connect the output of the (1-1) -th bit 1.1-1 cyclic n-bit shift register to the input of the (1 + 1) -th element OR 3.1 + 1, the output of which is connected to the input of the (1 + 1) -th bit of the 1.1 + 1 cyclic n-bit shift register. каждом следующем опросном импульсе по шине 9 Опрос устройство работает each next polling pulse on the bus 9 polling device is working каждом следующем опросном импульсе по шине 9 Опрос устройство работает each next polling pulse on the bus 9 polling device is working аналогично,similarly Таким образом, после каждого ,п опросного и тульса осуществл етс  трансформаци  устройства из в . k(n-j)-разр дное.Thus, after each, n interrogation and pulses, the device is transformed from c. k (n-j) is a bit. Формула изобретени Invention Formula Устройство дл  моделировани  равноверо тной бесповторной выборки, содержащее циклический п-разр дный регистр сдвига,- выходы разр дов которого соединены с первыми входами сокоторой объединены и соединены с шиной Опрос, элемент 11ЛИ, генератор тактовых импульсов, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом двоичного веро тностного элемента , выход элемента И соединен с тактовым входом циклического п-раз313075504A device for simulating uniform non-repetitive sampling, containing a cyclic p-bit shift register, whose bit outputs are connected to the first inputs with which are combined and connected to the bus. Interrogation, element 11LI, clock generator, the output of which is connected to the first input of the element I the second input of which is connected to the output of the binary probabilistic element, the output of the element I is connected to the clock input of the cyclic n-time313075504 р дного регистра сдвига, о т л и - сдвига, выход j-ro триггера группы чающеес  тем, что, с целью из п триггеров соединены с управл ю- повышени  быстродействи , в него вне-, щим входом (j-l)-ro (,2,,..,п) дены п коммутаторов, (п-1) элемент коммутатора, второй выход k-ro комму- ИЛИ, группа из п-триггеров, входы ко- 5 татора соединен с вторым входом торых соединены с выходами соответст- (k+1)-ro (,2,...,п-1) элемента ИЛИ, вугощих элементов И группы элементов выход первого триггера группы из п И, последовательно соединенные i-й триггеров соединен с управл ющим вхо- коммутатор и 1.-й элемент ИЛИ (i 1 , дом п-го коммутатора, второй выход 2,..,, п) включены между разр дами fO которого соединен с вторым входом циклического п-разр дного регистра первого элемента ИЛИ,a regular shift register, tl and -shift, the output of the j-ro trigger of the group is that, for the purpose of n triggers, they are connected to the control of speed increase, to which an external input (jl) -ro (, 2 ,, .., p) are given to n switches, (p-1) switch element, the second output of k-ro switch, a group of p-flip-flops, the inputs of the switch 5 connected to the second input of which are connected to the outputs of the corresponding (k + 1) -ro (, 2, ..., p-1) of the element OR, of the declining elements AND of the group of elements, the output of the first trigger of the group of n AND connected in series with the i-th trigger is connected to the control input switch p and 1-th OR element (i 1, house nth switch, the second output 2, .. ,, n) are connected between the bits of fO is connected to the second input of the cyclic n-bit registers of the first OR gate,