SU1462280A1 - Device for stretch-linear approximation - Google Patents
Device for stretch-linear approximation Download PDFInfo
- Publication number
- SU1462280A1 SU1462280A1 SU874282755A SU4282755A SU1462280A1 SU 1462280 A1 SU1462280 A1 SU 1462280A1 SU 874282755 A SU874282755 A SU 874282755A SU 4282755 A SU4282755 A SU 4282755A SU 1462280 A1 SU1462280 A1 SU 1462280A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- input
- approximation
- pulse
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может использоватьс , например, дл генерировани с высокой точностью последовательности отсчетов быстро- осциллирующей функции при мин имальном объеме используемой пам ти. Цель изобрет ени - повышение быстродействи . Поставленна цель достигаетс за счет введени RS-триггера 2, элементов И 4 и ИЛИ 6, накапливающего сумматора 8. Устройство дл кусочно- линейной аппроксимации содержит генератор 1 импульсов, RS-триггер 2, счетчик 3 адреса, элемент И 4, посто нное запоминающее устройство 5, элемент ИЛИ 6, счетчик 7, накапливающий сумматор 8, вход 9 запуска, шину 10 выходного сигнала. Накапливающий сумматор 8 содержит сумматор и регистр. 3 ил.® (ЛThe invention relates to automation and computing and can be used, for example, to generate with high precision a sequence of samples of a fast oscillating function with a minimum amount of used memory. The purpose of the invention is to increase speed. The goal is achieved by introducing RS-flip-flop 2, elements AND 4 and OR 6, accumulating adder 8. A device for piecewise-linear approximation contains a generator of 1 pulses, RS-flip-flop 2, a counter 3 addresses, element And 4, permanent memory 5, the element OR 6, the counter 7, the accumulating adder 8, the launch input 9, the output signal bus 10. Accumulator adder 8 contains an adder and a register. 3 il .® (L
Description
Од ts5Od ts5
toto
0000
10ten
1515
Изобретение относитс к автоматике и вычислительной технике и может быть использоватьс , например., дл генер1фовани с высокой точностью последовательности отсчетов быстроос- циллирующей функции при минимальном объеме используемой пам ти.The invention relates to automation and computer technology and can be used, for example., To generate a high accuracy of a sequence of samples of a fast oscillating function with a minimum amount of used memory.
Цель изобретени - повышение быстродействи . ,The purpose of the invention is to increase speed. ,
На фиг.1 приведена функциональна схема устройства; на фиг.2 - временные диаграммы наиболее важных дл :понимани работы устройства сигналов; , ; на фиг.З - накапливающий сумматор.Figure 1 shows the functional diagram of the device; 2 shows timing diagrams of the most important for: understanding the operation of the device signals; ,; on fig.Z - accumulating adder.
.Устройство дл кусочно-линейнойDevice for piecewise linear
:аппроксимаций (фиг,1) содержит гене;ратор 1 импульсов, RS-триггер 2, счетчик j адреса, элемент И 4, посто нное запоминающее устройство 5,20 элемент ИЛИ 6, счетчик 7, накапливающий сумматор 8, вход 9 запуска, шину 10 выходного сигнала. Накапливающий сумматор 8 (фиг,3) содержит сумматор II и регистр 12,: approximations (fig, 1) contains a gene; pulse rapper 1, RS flip-flop 2, address j counter, element AND 4, persistent storage 5.20 element OR 6, counter 7, accumulator 8, start input 9, bus 10 output signal. Accumulating adder 8 (FIG. 3) contains adder II and register 12,
Устройство работает следун цим образом,The device works as follows,
Аппроксимаци кодовой .последовательности и,., (фиг,2) на выходе накапли- вающего сумматора 8 начинаетс в30The approximation of the code sequence and,., (FIG. 2) at the output of the accumulating adder 8 begins at 30
с поступлениемwith admission
ПодUnder
воздействием этого импульса счетчик . 3 адреса и сумматор 8 обнул ютс , а КЗ-триггер 2 устанавливаетс в единичное состо ние.the impact of this pulse counter. The 3 addresses and the adder 8 are zeroed out and the short-circuit trigger 2 is set to one.
Выходы посто нного запоминающего устройства 5 разделены на два пол . В поле, соответствук цее первому выходу , записываетс длина интервала (в виде числа периодов генератора 1) на котором шаг интегрировани выходного сигнала устройства имеет посто нное значение, а в поле, соответствующее второму выходу, записываетс зна-ic аппроксимации, содержащее генераторThe outputs of the permanent storage device 5 are divided into two floors. In the field corresponding to the first output, the length of the interval is recorded (as the number of periods of generator 1) at which the integration step of the output signal of the device has a constant value, and in the field corresponding to the second output is recorded the sign-ic approximation containing the generator
момент времени t (, О импульса и о с входа 9 запуска.time t (, O pulse and about from the input 9 run.
ки счетчика 7 и тактовый вход сумматора 8. На информационные входы с вторых выходов блока 5 подаетс знач ние посто нного на данном интервале аппроксимации шага интегрировани .ki of counter 7 and the clock input of the adder 8. The information inputs from the second outputs of block 5 are supplied with the value of the approximation step that is constant for a given interval of this approximation.
По каждому импульсу с выхода элемента И 4 счетчика 7 уменьшает свое состо ние на единицу, а накапливающий сумматор 8 суммирует значение шага интегрировани . После поступлени К импульсов с выхода элемента ИЛИ 4, где К, - код длины первого интервала аппроксимации, на выходе переполнени счетчика 7 по вл етс импульс и,, Под воздействием последнего счетчик 3 переключаетс в следу ющее положение, при котором на первы выходах блока 5 устанавливаетс значение длины второго интервала аппрок симации K,j, а на вторых выходах блока 5 устанавливаетс значение шага интегрировани на этом интервале, Лод воздействием этого же импульса 25 и, проход щего через элемент ИЛИ 6, в счетчик 7 записываетс значение К и работа устройства происходит анало . гичным образом.For each pulse from the output of the element AND 4 of the counter 7, it reduces its state by one, and the accumulating adder 8 sums the value of the integration step. After the arrival of K pulses from the output of the OR 4 element, where K is the code of the length of the first approximation interval, a pulse 7 appears at the overflow output of the counter. Under the influence of the latter, the counter 3 switches to the following position, at which sets the length of the second approximation interval K, j, and on the second outputs of block 5 sets the value of the integration step on this interval, Lod by the action of the same pulse 25 and passing through the element OR 6, the value 7 is written to counter 7 Device operation takes place analo. in a hectic way.
После генерировани N-1 импульса с выхода счетчика 7 счетчик 3 перекл чартс в положение, при котором на его выходе переполнени по вл етс , импульс Uj, перевод щий триггер 2 в нулевое состо ние, В результате этого прекращаетс прохождение импульсов с выхода генератора 1 через элемент И 4 и заканчиваетс аппроксимаци выходного сигнала.After generating the N-1 pulse from the output of the counter 7, the counter 3 switches the charts to the position at which the pulse Uj appears at its overflow output, which triggers trigger 2 to the zero state. As a result, the pulses from the generator 1 exit through element 4 and ends with an approximation of the output signal.
Дл генерации убывающих фзшкций. необходимо учитывать знак приращени To generate decreasing functions. it is necessary to take into account the increment sign
3535
4040
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874282755A SU1462280A1 (en) | 1987-07-13 | 1987-07-13 | Device for stretch-linear approximation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874282755A SU1462280A1 (en) | 1987-07-13 | 1987-07-13 | Device for stretch-linear approximation |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1462280A1 true SU1462280A1 (en) | 1989-02-28 |
Family
ID=21318869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874282755A SU1462280A1 (en) | 1987-07-13 | 1987-07-13 | Device for stretch-linear approximation |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1462280A1 (en) |
-
1987
- 1987-07-13 SU SU874282755A patent/SU1462280A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1179307, кл. G 06 F 1/02, 1984. Авторское свидетельство СССР № 1332303, кл. G 06 F 1/02, 1986 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1462280A1 (en) | Device for stretch-linear approximation | |
SU1388858A1 (en) | Random process generator | |
SU1075255A1 (en) | Parallel binary code/unit-counting code translator | |
SU1501100A1 (en) | Function generator | |
SU966685A2 (en) | Interface | |
SU1444744A1 (en) | Programmable device for computing logical functions | |
SU1325462A1 (en) | Device for sorting binary numbers | |
SU1430946A1 (en) | Digital generator of periodic functions | |
SU1387004A2 (en) | N-sensors-to-computer interface | |
SU1591010A1 (en) | Digital integrator | |
SU1270900A1 (en) | Device for converting serial code to parallel code | |
SU1322441A1 (en) | Device for delaying pulses | |
SU1504652A1 (en) | Queue orering device | |
SU1539980A1 (en) | Pulse repetition frequency multiplier | |
SU750496A1 (en) | Multichannel system for analysis of extremums | |
SU1278889A1 (en) | Device for determining median | |
SU1264239A1 (en) | Buffer storage | |
SU1008747A1 (en) | Device for determination of non-linear object nuclei | |
SU1383326A1 (en) | Device for programmed delay of information | |
SU1529207A1 (en) | Device for input of digital information | |
SU1596256A1 (en) | Apparatus for recording electric pulses | |
SU1274159A1 (en) | Parallel code-to-serial code converter | |
SU1444738A1 (en) | Timer | |
SU1181122A1 (en) | Device for generating pulses | |
SU1310822A1 (en) | Device for determining the most significant digit position |