SU1156251A1 - Multistage counter with check - Google Patents
Multistage counter with check Download PDFInfo
- Publication number
- SU1156251A1 SU1156251A1 SU833567803A SU3567803A SU1156251A1 SU 1156251 A1 SU1156251 A1 SU 1156251A1 SU 833567803 A SU833567803 A SU 833567803A SU 3567803 A SU3567803 A SU 3567803A SU 1156251 A1 SU1156251 A1 SU 1156251A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- elements
- outputs
- Prior art date
Links
Landscapes
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
1. МНОГОКАСКАДНЫЙ СЧЕТЧИК С КОНТРОЛЕМ, каждый каскад которого содержит первый элемент Ш1И-НЕ и счетный блок, тактовый вход которого соединен с выходом первого элемента Ш1И-НЕ, первый вход которого во всех каскадах, кроме первого, соединен с выходом переноса счетного блока предыдущего каскада, первый и второй входы первого элемента ИЛИ-НЕ первого .каскада соединены соответственно с входной шиной и с выходом элемента И, первый и второй входы которого соединены соответственно с выходом второго элемента ИЛИ-НЕ и с выходом генератора импульсов , отличающийс тем, что, с целью повышени точности контрол , в каждый каскад введен блок контрол , а в каскады, начина со второго, введены элемент И и вто .рой элемент ИЛИ-НЕ, выход которого соединен с первым входом элемента И, второй вход и выход которого соединен соответственно с выходом генератора импульсов и с вторым входом первого элемента НЛИ-НЕ, каждом разр де информационные выходы счетного блока соединены с входами блока контрол , выходы которого соединены с входами второго элемента ИЛИ-НЕ. 2. Счетчик ПОП.1, отличающийс тем, что каждый блок контрол содержит дешифратор, имеющий N) выходов, N элементов НЕ,. М-1 элементов ИЛИ, N-1 первых элементов 8 (Л И и N-1 вторых элементов И, каждый i-й выход (,2, ..., N) дешифратора соединен с входом i-ro элемента НЕ, выход которого, кроме последнего , соединен с первым входом соответствующего i-ro второго элемента И, второй вход которого соединен с выходом соответствующего {-го элемента ИЛИ и с первым входом соответств тощего i-ro первого элемента И, ; второй вход и выход которого соединены соответственно с выходом (i+1)-ro элемента НЕ и первым входом i-ro элемента ИЛИ, второй вход которого соединен с i-M выходом дешифратора, входы которого соединены с -входами блока контрол , соответствующие выходы которого соединены с выходами вторых элементов И и с последним выходом дешифратора.1. A MULTIPLE COUNTER WITH A CONTROL, each cascade of which contains the first element SH1I-NOT and a counting unit, the clock input of which is connected to the output of the first element SH1I-NOT, the first input of which in all stages except the first one is connected to the transfer output of the counting unit of the previous stage , the first and second inputs of the first element OR — NOT the first. cascade are connected respectively to the input bus and to the output of the AND element, the first and second inputs of which are connected respectively to the output of the second OR-NOT element and to the output of the imp generator pulses, characterized in that, in order to increase the control accuracy, a control unit is inserted into each cascade, and an AND element and a second OR-NOT element are entered into the cascades, the output of which is connected to the first input of the AND element, the second the input and output of which is connected respectively to the output of the pulse generator and to the second input of the first element NLI-NOT; each section, the information outputs of the counting unit are connected to the inputs of the control unit, the outputs of which are connected to the inputs of the second element OR NOT. 2. Counter POP.1, characterized in that each control unit contains a decoder having N) outputs, N elements NOT ,. M-1 of the elements OR, N-1 of the first elements 8 (L I and N-1 of the second elements AND, each i-th output (, 2, ..., N) of the decoder is connected to the input of the i-ro element NO, the output of which , besides the last, is connected to the first input of the corresponding i-ro of the second element AND, the second input of which is connected to the output of the corresponding {th element OR and to the first input of the corresponding i-ro first element AND,; the second input and output of which are connected respectively to the output (i + 1) -ro of the element NOT and the first input of the i-ro element OR, the second input of which is connected to the iM output of the decoder The inputs of which are connected to the inputs of the control unit, the corresponding outputs of which are connected to the outputs of the second And elements and to the last output of the decoder.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол работоспособности счетчиков. Известно устройство дл проверки многокаскадного счетчика, каждый каскад которого содержит элемент HJIH-HE и счетный блок, тактовый вход которого соединен с выходом элемента ИЛИ-НЕ, первый вход которого соединен с выходом переноса счетного блока предыдущего каскада, вторые входы элементов И1И-НЕ соединены с выходом элемента Н, входы которого соединены с выходом генератора импульсов и с выходом многовходового элемента ИЛИ-НЕ, входы которого соединены с выходом счетного блока всех каналов }. Недостатком этого устройства вл етс низка точность контрол . Наиболее близким к предлагаемому вл етс многокаскадный счетчик с контролем, каждый каскад которого со держит первый элемент ИЛИ-НЕ и счетный блок, тактовый вход которого соединен с выходом первого элемента ИЛИ-НЕ, первый вход которого во всех каскадах, кроме первого, соединен с выходом переноса счетного блока предыдущего каскада, первый и второй входы первого элемента ЙПИ-НЕ первого каскада соединены соответственно с входной шиной и с выходом элемента И, первый и второй входы которого соединены соответственно с выходом второго элемента ИЛИ-НЕ и с выходом генератора импульсов, выход элемента И соединен ,с вторыми входами первых элементов ШТИ-НЕ остальных каскадов , в каждом ка1скаде выход счетного блока соединен с входом блока индикации и с соответствующим входом вто рого элемента ИЛИ-НЕ первого каскада t2l. Недостатком известного устройства вл етс относительно низка точност контрол . Св занна с тем, что нет возможности определить, на каком име но такте произошел сбой счетного бло ка одного из каналов. Цель изобретени - повьаиение точности контрол . Поставленна цель достигаетс тем, что во многокаскадном счетчи- ке с контролем, каждый каскад котороро Содержит первый элемент ИПИ-НЕ if счетный блок, тактовый вход которого соединен с выходом первого элеента ИЛИ-НЕ, первый вход ко- торого во всех каскадах, кроме первого, соединен с выходом переноса счетного блока предыдущего каскада , первый и второй входы первого элемента ИЛИ-НЕ первого каскада соединены соответственно с входной шиной и с выходом элемента И, первый и второй входы которого соединены соответственно с выходом второго элемента ИЛИ-НЕ и с выходом генератора импульсов , в каждый каскад введен блок контрол , а в каскады, начина со второго, введены элемент И и второй элемент ИЛИ-НЕ, выход которого соединен с первым входом элемента И, второй вход и выход которого соединен соответственно с выходом генератора импульсов и с вторым входом первого элемента ИЛИ-НЕ, в каждом разр де информационные выходы счетного блока соединены с входами блока контрол , выходы которого со1единены с входами второго элемента ИЛИ-НЕ. Кроме того, в многокаскадном счетчике с контролем каждый блок контрол содержит дешифратор, имеющий N выходов, N элементов НЕ,N -1 элементов ИЛИ, N-1 первых элементов И и N-1 вторых элементов И, каждый 1-й выход (i 1,2, ...,Ю дешифратора саединен с входом i-го элемента НЕ, выход которого, кроме последнего , соединен с первым входом соответствующего 1-го второго элемента И второй вход которого соединен с выходом соответствующего i-ro элемента ИЛИ и с первым входом соответствующего 4-го первого элемента И, второй вход и выход которого соединены соответственно с . выходе (i+1)-ro элемента НЕ и первым входом -го элемента ИЛИ, второй вход которого соединен с -м выходом дешифратора , входы которого соединены с входами блока контрол , соответствующие выходы которого соединены с выходами вторых элементов И и с последним выходом дешифратора.. На чертеже изображена схема многокаскадного счетчика с контролем. На чертеже обозначены: генератор 1 импульсов, трехкаскадный счетчик 2, счетные блоки 3 1 - 3 « 3, первые элементы - 4«3 ИПИ-ИЕ; блоки 5 : контрол , вторые элементы - ШШ-ЙЕ, элементы . На чертеже тактовые входы счетных блоков - 3 3 соединены соотчетственно с выходами первых элементов 4 . ILIH-HE, первые входы которых соединены соответственно с входной шиной и с выходами переносов счетных блоков , информационные выходы счетных блоков - соединены соответственно с входами блоков - контоол выходы которых соединены соответственно с входами вторых элементов - ИЛИ-НЕ, выходы которых со динены соответственно с первыми входами элементов - И, вторые входы которых соединены с выходом г нератора 1 импульсов, выходы элемен тов - И соединены соответст венно с вторыми входами первых элементов - ИЛИ-НЕ. Каждый Из блоков - контр л содержит дешифратор 8, имеющий, например четыре выходаj элементы - НЕ; первые элементы И; элементы - ИЛИ и вторые элементы - И. Кроме того, счетчик имеет входную шину 13 В каждом из блоков - конт рол первый, второй, третий и четвертый выходы дешифратора 8 соединены соответственно с входами элементов - НЕ; выходы элементов НЕ соединены соответственно с первыми входами вторых элементов - И, вторые входы которых соединены соответственно с выходами элементов - ИЛИ и соединены соответственно с первыми входами первых элементов - И, вторые входы которых соединены соответственно с выходами элементов - НЕ, выходы первых элементов - И соединены соответ ственно с первыми входами элементов 11 1 - ШШ, вторые входы которы соединены соответственно с первым, вторым и третьим выходами дешифратора В, входы которого соединены с входами каж ого из блоков - контрол , выходы каждого из которых соединены с выходами вторых элементов - И и с четвертым выходом дешифратора 8. В каждом из блоков - 5 3 пары элементов , , , , и , 11«3 составл ют установочные триггеры, причем триггер устанавлива етс в единичное состо ние положительным импульсом, приход щим на оди из входов соответству1оа(их элементов И«1 - и устанавливаетс в нулевое состо ние отрицательным импульсов , приход щим один из входом соответствующих элементов - И. Устройство работает следующим образом . В исходном состо нии все блоки - счетчика 2 обнулены, на выходах блоков - контрол также нулевые сигналы, и элементы - И открыты дл прохождени счетных импульсов на счетные блоки - . Контроль всех блоков - осуществл етс одинаковым образом. .Работу рассматривают на примере одного счетного блока . В исходном состо нии содержимое счетного блока равно нулю и на первом выходе дешифратора 8 - единичный сигнал, который записывает в триггер на элементах И, ИЛИ единицу и одновременно, инвертиру сь элементом НЕ, запирает второй элемент И. По приходу первого счетного импульса содержимое блока становитс равным 1, и единичный сигнал по вл етс теперь на втором выходе дешифратора 8; проинвертировавшись соответствующ1т элементом НЕ, он устанавливает триггер на элементах И, ИЛИ в нулевое состо ние и закрывает соответствующий второй элемент И. Одновременно единица записываетс в триггер, образованный элементом ИЛИ и первым элементом И. При прохождении двух импульсов на выходах блока контрол по вл ютс нулевые сигналы. Очередной третий устанавливает содержимое блока , равным трем. На четвертом выходе дешифратора 8 по вл етс единичный сигнал, который поступает на вход элемента ИЛИ-НЕ, и счет прекращаетс . Одновременно этот сигнал, проинвертировавщись соответствующим элементом НЕ, стирает единицу в триггере. Таким образом, в случае исправной работы в блоке содержимое равно трем и только на последнем выходе блока контрол - единичный сигнал, который свидетельствует о правильности работы счетного блока 3 1. В случае возникновени сбо послеовательность по влени импульсов на выходах дешифратора 8 нарушаетс , то приводит к тому, что соответстующий триггер не сбрасываетс в ноль, на выходе соответствующегоThe invention relates to automation and computing and can be used to monitor the performance of the meters. A device for testing a multi-stage counter is known, each stage of which contains an HJIH-HE element and a counting unit, the clock input of which is connected to the output of the OR-NOT element, the first input of which is connected to the transfer output of the counting unit of the previous stage, the second inputs of III-NOT elements are connected to output element H, the inputs of which are connected to the output of the pulse generator and the output of the multi-input element OR NOT, the inputs of which are connected to the output of the counting unit of all channels}. A disadvantage of this device is low control accuracy. Closest to the proposed is a multi-stage counter with control, each stage of which contains the first element OR NOT and a counting unit, the clock input of which is connected to the output of the first element OR NOT, the first input of which in all stages except the first is connected to the output transfer the counting unit of the previous cascade, the first and second inputs of the first element JIP-NOT of the first cascade are connected respectively to the input bus and to the output of the element I, the first and second inputs of which are connected respectively to the output of the second element nta OR OR NOT and with the output of the pulse generator, the output of the element I is connected to the second inputs of the first elements of the STI-NOT of the other stages, in each cascade the output of the counting unit is connected to the input of the display unit and the corresponding input of the second element OR NOT the first stage t2l . A disadvantage of the known device is the relatively low control accuracy. This is due to the fact that it is not possible to determine at which tact the counting block of one of the channels failed. The purpose of the invention is to improve the accuracy of the control. The goal is achieved by the fact that in a multi-stage counter with control, each stage of the kotoro Contains the first element of the IPI-NOT if the counting unit, the clock input of which is connected to the output of the first element OR-NOT, the first input of which in all stages except the first connected to the transfer output of the counting unit of the previous stage, the first and second inputs of the first element OR NOT the first stage are connected respectively to the input bus and to the output of the element And, the first and second inputs of which are connected respectively to the output of the second el of the OR-NOT unit and with the output of the pulse generator, the control unit is inserted into each cascade, and the AND element and the second OR-NOT element, the output of which is connected to the first input of the AND element, the second input and output are connected, are entered into the cascades. in accordance with the output of the pulse generator and with the second input of the first element OR NONE, in each section the information outputs of the counting unit are connected to the inputs of the control unit, the outputs of which are connected to the inputs of the second element OR NONE. In addition, in a multi-stage counter with control, each control unit contains a decoder having N outputs, N NOT elements, N -1 OR elements, N-1 first AND elements and N-1 second AND elements, each 1st output (i 1 , 2, ..., Yu of the decoder is connected to the input of the i-th element NOT, the output of which, except the last one, is connected to the first input of the corresponding 1st second element AND the second input of which is connected to the output of the corresponding i-ro element OR and to the first the input of the corresponding 4th first element And the second input and output of which are connected respectively at the output (i + 1) -ro of the element NOT and the first input of the ith element OR, the second input of which is connected to the th output of the decoder, the inputs of which are connected to the inputs of the control unit, the corresponding outputs of which are connected to the outputs of the second elements And the last output of the decoder .. The drawing shows a diagram of a multi-stage counter with control. The drawing shows: 1 pulse generator, three-stage counter 2, counting blocks 3 1 - 3 "3, first elements - 4" 3 IPI-IE; blocks 5: control, the second elements - SH-YE, elements. In the drawing, the clock inputs of the counting units - 3 3 are connected respectively with the outputs of the first elements 4. ILIH-HE, the first inputs of which are connected respectively to the input bus and to the transfer outputs of the counting blocks, the information outputs of the counting blocks are connected respectively to the inputs of the blocks - the branch outputs of which are connected respectively to the inputs of the second elements - OR-NOT, the outputs of which are connected respectively with the first inputs of the elements are AND, the second inputs of which are connected to the output of the pulse generator 1, the outputs of the elements AND are connected respectively to the second inputs of the first elements OR OR NOT. Each Of the blocks - control contains a decoder 8, having, for example, four outputs j elements - NOT; the first elements And; elements - OR and the second elements - I. In addition, the counter has an input bus 13 In each of the blocks, control first, second, third and fourth outputs of the decoder 8 are connected respectively to the inputs of the elements - NOT; the outputs of the elements are NOT connected respectively to the first inputs of the second elements - AND, the second inputs of which are connected respectively to the outputs of the elements - OR and connected respectively to the first inputs of the first elements - AND, the second inputs of which are connected respectively to the outputs of the elements - NOT, the outputs of the first elements - AND respectively, they are connected to the first inputs of the elements 11 1 - ШШ, the second inputs of which are connected respectively to the first, second and third outputs of the decoder B, whose inputs are connected to the inputs of each block s - control, the outputs of each of which are connected to the outputs of the second elements And and the fourth output of the decoder 8. In each of the blocks - 5 3 pairs of elements,,,, and, 11 "3 are installation triggers, and the trigger is set to a single state by a positive impulse that arrives at one of the inputs of the corresponding (their elements are < 1 > and is set to the zero state by negative impulses, arriving at one of the inputs of the corresponding elements —I. The device operates as follows. In the initial state, all the blocks of counter 2 are zeroed, at the outputs of the blocks of control there are also zero signals, and the elements AND are open for passing counting pulses to the counting blocks of. The control of all blocks is carried out in the same way. . Work is considered on the example of one counting block. In the initial state, the content of the counting block is zero and on the first output of the decoder 8, a single signal that writes a trigger on the AND, OR one and simultaneously inverting the element NOT, the second element I locks. Upon the arrival of the first counting pulse, the block becomes equal to 1, and a single signal now appears at the second output of the decoder 8; having inverted the corresponding NOT element, it sets the trigger on the AND, OR elements to the zero state and closes the corresponding second element I. At the same time, the unit is written to the trigger formed by the OR element and the first element I. When two pulses pass, the control unit appears to be zero signals. The next third sets the block content to three. At the fourth output of the decoder 8, a single signal appears, which is fed to the input of the OR-NOT element, and the counting stops. At the same time, this signal, which is inverted by the corresponding element NOT, erases the unit in the trigger. Thus, in the case of correct operation in the block, the content is equal to three and only at the last output of the control unit — a single signal that indicates the correct operation of the counting unit 3 1. In the event of a failure, the sequence of occurrence of pulses at the outputs of the decoder 8 is violated, then that the corresponding trigger is not reset to zero, the output of the corresponding
I 1I 1
элемента - по вл етс единичный потенциал, и поступление . счетчика импульсов с генератора 1 на счетный блок прекращаетс . По единичному потенциалу на соответствующем выходе блока можно определить номер тактового импульса, на котором произошел сбой.an element — a single potential appears, and an entry. the pulse counter from generator 1 to the counting unit is terminated. At a single potential at the corresponding output of the block, you can determine the number of the clock pulse at which the failure occurred.
В случае правильной работы счетних блоков - после блокировани элементов - И соответствующими сигналами с выходов элементов - ИЛИ-НЕ возможно проверитьIn the case of correct operation of the counting units - after blocking the elements - AND the corresponding signals from the outputs of the elements - OR NOT possible to check
56251«56251
цепи переносов блоков , кодов, один импульс по шине 13, при этом счетн 1е блоки- и должны перейти в исходное состо ние, блокирующие сигналы с выходов элементов - ИЛИ-НЕ пропадают, и цикл контрол повтор етс .the chain of transfers of blocks, codes, one impulse across bus 13, the counting 1e blocking must go to the initial state, the blocking signals from the outputs of the elements OR OR NOT disappear and the monitoring cycle repeats.
Таким образом, введение новых О конструктивных признаков повышает точность контрол разр дов счетчика, что выгодно отличает предлагаемое устройство от устройства по прототипу.Thus, the introduction of new design features improves the accuracy of control of meter bits, which favorably distinguishes the proposed device from the prototype device.
JJ
п1n1
Claims (2)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833567803A SU1156251A1 (en) | 1983-04-05 | 1983-04-05 | Multistage counter with check |
CS147184A CS253293B1 (en) | 1983-04-05 | 1984-03-01 | Multi-cascade computer with checking |
DD26052684A DD252305A3 (en) | 1983-04-05 | 1984-03-02 | MULTI-STAGE COUNTER WITH CONTROL |
BG6451084A BG49489A1 (en) | 1983-04-05 | 1984-03-02 | Multichannel sensor with control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833567803A SU1156251A1 (en) | 1983-04-05 | 1983-04-05 | Multistage counter with check |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1156251A1 true SU1156251A1 (en) | 1985-05-15 |
Family
ID=21054972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833567803A SU1156251A1 (en) | 1983-04-05 | 1983-04-05 | Multistage counter with check |
Country Status (4)
Country | Link |
---|---|
BG (1) | BG49489A1 (en) |
CS (1) | CS253293B1 (en) |
DD (1) | DD252305A3 (en) |
SU (1) | SU1156251A1 (en) |
-
1983
- 1983-04-05 SU SU833567803A patent/SU1156251A1/en active
-
1984
- 1984-03-01 CS CS147184A patent/CS253293B1/en unknown
- 1984-03-02 BG BG6451084A patent/BG49489A1/en unknown
- 1984-03-02 DD DD26052684A patent/DD252305A3/en unknown
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 497732, кл. Н 03 К 21/34, 1975. 2. Авторское свидетельство СССР № 729850, кл. Н 03 К 21/34, 1980. (прототип). * |
Also Published As
Publication number | Publication date |
---|---|
CS253293B1 (en) | 1987-10-15 |
BG49489A1 (en) | 1991-11-15 |
DD252305A3 (en) | 1987-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1156251A1 (en) | Multistage counter with check | |
SU402154A1 (en) | USSR Academy of Sciences | |
SU1231497A1 (en) | Device for determining position of number on number axis | |
SU1529444A1 (en) | Binary counter | |
SU934477A1 (en) | Device for forming evenness check code | |
SU798814A1 (en) | Device for comparing numbers | |
SU1077054A1 (en) | Pulse counter | |
SU1124285A1 (en) | Random arrival generator | |
SU1262519A1 (en) | Device for logical processing of information | |
SU1434430A1 (en) | Generator of uniformly distributed random numbers | |
SU1056190A1 (en) | Device for determining difference of two numbers | |
SU1624701A1 (en) | Device for checking p - codes | |
SU1274126A1 (en) | Variable pulse sequence generator | |
SU1441384A1 (en) | Device for sorting numbers | |
SU1201833A1 (en) | Device for sorting numbers | |
SU1492468A1 (en) | Logical unit | |
SU780046A1 (en) | Shift register | |
SU729850A1 (en) | Counter testing device | |
SU1622857A1 (en) | Device for checking electronic circuits | |
SU1444937A1 (en) | Divider of pulse recurrence rate with variable pulse duration | |
SU871166A1 (en) | Device for checking parallel binary code for parity | |
SU1495810A1 (en) | Unit for exhaustive search of codes | |
SU1109909A1 (en) | Checking device | |
SU1151945A1 (en) | Information input device | |
SU907547A1 (en) | Pseudo-random number generator |