SU1688261A1 - Device for histogram plotting - Google Patents

Description

(21) 4615400/24(21) 4615400/24

С22) 02.12.88C22) 02.12.88

(46) 30.10.91. Бюл. N° 40 (46) 10/30/91. Bul N ° 40

(71)Киевский политехнический инсти- тут им. 50-лети  Великой Окт брьской социалистической революции(71) Kiev Polytechnic Institute. 50th anniversary of the Great Oct. Brno socialist revolution

(72)С.В.Широчин, Е.А.Масл нчук, А.П.Марковский и В.И.Корнейчук(72) S.V. Shirochin, E.A. Masl Nchuk, A.P. Markovsky and V.I. Korneychuk

(53)681.3 (088.8)(53) 681.3 (088.8)

(56)Авторское свидетельство СССР № 1020836, кл. G 06 F 15/36, 1983.(56) USSR Author's Certificate No. 1020836, cl. G 06 F 15/36, 1983.

Авторское свидетельство СССР 1388901, кл. G 06 F 15/36, 1988.USSR author's certificate 1388901, cl. G 06 F 15/36, 1988.

(54)УСТРОЙСТВО ДЛЯ ПОСТРОЕНИЯ ГИСТОГРАММЫ(54) DEVICE FOR CONSTRUCTION OF THE HISTOGRAM

(57)Изобретение относитс  к вычислительной технике, в частности к специализированным устройствам статистической обработки информации, и может 1 быть использовано дл  построени  высокопроизводительных систем автоматизированной обработки результатов измерений , выполненных на узлах с высокой степенью интеграции. Цель изобретени  - повышение быстродействи  устройства. Устройство дл  построени  гистограммы содержит регистр маски , два блока ассоциативной пам ти, первый мультиплексор, m групп по п элементов РАВНОЗНАЧНОСТЬ (т - количество пределов построени  гистограммы ) , га групп по п D-триггеров, RS- триггеров, комбинационный сумматор, ,т-2 групп по п элементов НЕРАВНОЗНАЧНОСТЬ , группу элементов НЕ, К регистров . 1 з.п.ф-лы, 3 ил.(57) The invention relates to computing, in particular, to specialized devices for statistical processing of information, and can be used to build high-performance systems for automated processing of measurement results performed on nodes with a high degree of integration. The purpose of the invention is to increase the speed of the device. A device for constructing a histogram contains a mask register, two associative memory blocks, the first multiplexer, m groups of n equal quantities (t is the number of histogram construction limits), ha of groups of n D triggers, RS triggers, combinational adder,, t 2 groups according to n elements of UNIQUENESS, a group of elements NOT, K registers. 1 hp ff, 3 ill.

(Л(L

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах статистической обработки информации.The invention relates to computing and can be used in devices for statistical processing of information.

Цель изобретени  - повышение быстродействи .The purpose of the invention is to increase speed.

На фиг.1 представлена структурна  I схема устройства дл  построени  гистограммы; на фиг.2 - то же, блока управлени ; на фиг.З - временные диаграммы работы устройства.Figure 1 shows the structural I diagram of a device for constructing a histogram; 2 is the same as the control unit; on fig.Z - timing charts of the device.

Устройство дл  построени  гистограммы содержит регистр 1 маски, первый блок 2 ассоциативной пам ти, первый выход 3 блока управлени , второй блок 4 ассоциативной пам ти, мультиплексор 5, m групп по п элементов РАВНОЗНАЧНОСТЬ 6 (т - коды граничных значений гистограммы, п - количествоA device for constructing a histogram contains a mask register 1, a first associative memory block 2, a first control block output 3, a second associative memory block 4, a multiplexer 5, m groups of n EQUALITY 6 elements (t is the histogram boundary value codes, n is the number

анализируемых выборок), m групп по п D-триггеров 7, m групп по п RS-триг- геров 8, т+1 комбинационных сумматоров 9, т-1 групп по п элементов НЕРАВНОЗНАЧНОСТЬ 10, группу из п элементов НЕ 11, т+1 регистров 12, вход 13 сброса устройства, вход 14 пуска блока управлени , блок 15 управлени , вход 16 сброса блока управлени , второй 17, третий 18 и четвертый 19 выходы блока управлени , причем блок 15 управлени  содержит триггер 20, эле менты 21-23 задержки, генератор 24, элемент И 25. Регистр 1 маски подключен к входам маскировани  первого , блока 2 ассоциативной пам ти, п выходов совпадени  второго блока 4 ассоциативной пам ти св заны с первыми входами мультиплексора 5, каждый 1-йanalyzed samples), m groups according to p D-flip-flops 7, m groups according to n RS-flip-flops 8, t + 1 combination adders 9, t-1 groups of n elements NUMBER 10, group of n elements NOT 11, t + 1 registers 12, a device reset input 13, a control input start 14, a control unit 15, a control input reset 16, a second 17, a third 18 and a fourth 19 outputs of a control unit, the control unit 15 having a trigger 20, elements 21-23 delays, generator 24, element 25. The mask register 1 is connected to the masking inputs of the first, associative memory block 2, n output in the coincidence of the second block 4, the associative memory is associated with the first inputs of the multiplexer 5, every 1st

О 00 00About 00 00

гоgo

00

(I 1,n)}выход которого подключен к первому входу 1-го элемента 6; РАВНОЗНАЧНОСТЬ каждой j-й группы (где j 1,n, m - количество  чеек перво- го блока 2 ассоциативной пам ти) и информационному входу 1-го D-тригге- ра 7;: j-й группы, каждый j-й выход совпадени  первого блока 2 ассоциативной пам ти подсоединен к вторым входам всех элементов РАВНОЗНАЧНОСТЬ 6j : j-й группы, выход каждого 1-го элемента РАВНОЗНАЧНОСТЬ 6;j j-й группы св зан с первым входом уста- , новки 1-го RS-триггера 8j : j-й груп- пы, выход каждого i-ro RS-триггера 8 j-й группы подключен- к входу синхронизации 1-го D-триггера 7 j1 j-й группы, выходы группы D-триггеров(I 1, n)} the output of which is connected to the first input of the 1st element 6; EQUALITY of each j-th group (where j 1, n, m is the number of cells of the first block 2 of associative memory) and information input of the 1st D-trigger 7 ;: j-th group, every j-th output coincidence of the first block 2 of the associative memory is connected to the second inputs of all elements EQUALITY 6j: j-th group, the output of each 1st element EQUALITY 6; j of the j-th group is connected with the first input of the 1st RS-trigger setup 8j: j-th group, the output of each i-ro RS-flip-flop of the 8th j-th group is connected to the synchronization input of the 1st D-flip-flop 7 j1 of the j-th group, the outputs of the D-flip-flop group

7 , подсоединены к входам комбинационного сумматора 9 и первым входам элементов НЕРАВНОЗНАЧНОСТЬ 10 группы, выходы элементов р-й группы (р 2, га-1) D-триггеров /, св за- ,ны с первыми входами элементов НЕРЛВНОЗНАЧНОСТЬ Ю ;„ р-х групп и вторы- Ми входами элементов НЕРАВНОЗНАЧНОСТЬ Ю, р (р-1)-х rpyniij выходы т-й группы П-триггеров 7; ж подключены к вторым входам элементов НЕРАВНОЗНАЧНОСТЬ 10 , n, (m-l)-n группы и входам группы элементов НЕ 11, выходы которых св заны с входами (т+1)-го комбинационного сумматора 9nvH, выхо- ДЪ1 элементов НЕРАВНОЗНАЧНОСТЬ 10j|0 (q 1, m-1) групп подключены к уходам (о+1)-х комбинационных сумма-торов 9л-и , выходы К-х комбинационных сумматоров 9 | подсоединены к информационным входам К-х регистров 12|, выходы которых  вл ютс  выходам устройства, вход 13 управлени  началом работы устройства св зан г входами сброса всех RS-триггеров 8 j j все Групп, входом установки в исходное состо ние регистра 1 маски и первым Мходом 14 блока 15 управлени , выход Йереполнени  при сдвиге регистра 1 маски подключен к управл ющему входу мультиплексора 5 и втэрому входу 16 блока 15 управлени , первый выход 3 которого подсоединен к входу управлени  сдвигом регистра 1 маски, второй Выход 17 блока 15 управлени  св зан : входом управлени  опросом блока 2 ассоциативной пам ти, третий выход 18 блока 15 управлени  подсоединен к вторым входам установки всех RS-триггеров 8| всех групп, четвертый вы7, are connected to the inputs of the combinational adder 9 and the first inputs of the elements UNEQUAL 10 groups, the outputs of the elements of the p-th group (p 2, ha-1) of the D-flip-flops /, are connected with the first inputs of the elements NERLAUTICAL UNIVERSE; x groups and second inputs of elements NEGATIVE Y, p (p-1) -p rpyniij outputs of the m-th group of n-triggers 7; W are connected to the second inputs of the UNEQUALITY 10, n, (ml) -n group of elements and the inputs of a group of elements NOT 11, the outputs of which are connected to the inputs of (t + 1) -th combinational adder 9nvH, output D1 of the elements UNEQUALITY 10j | 0 ( q 1, m-1) of the groups are connected to the cares (o + 1) of the combination sum-torors 9l, and the outputs of the combination combiners 9 | connected to the information inputs of the K-x registers 12 |, the outputs of which are the outputs of the device, the input 13 of the control device start-up is connected to the reset inputs of all RS-flip-flops 8 jj all Groups, the installation input to the initial state of the register 1 mask and the first Motor 14 of the control unit 15, the output of the overflow during the shift of the register 1 of the mask is connected to the control input of the multiplexer 5 and in the vector input 16 of the control unit 15, the first output 3 of which is connected to the input of the control of the shift of the mask 1, the second Output 17 of the control unit 15 is connected : the polling control input of the associative memory unit 2, the third output 18 of the control unit 15 is connected to the second installation inputs of all RS flip-flops 8 | all groups, fourth you

5 five

00

00

5five

5 five

00

5five

00

5five

ход 19 блока 15 управлени  св зан с входами синхронизации регистров 12, вторые входы первого мультиплексора 5 св заны с источником потенциала 1, кроме того, блок 15 содержит триггер 20, входом подсоединенный к первому входу 14 блока 15 управлени , выход которого подключен к первому входу элемента И 25, выход которого  вл етс  вторым выходом 17 блока 15 управлени  и подсоединен к входу первого элемента 21 задержки, выход которого  вл етс  третьим выходом 18 блока 15 управлени , второй вход 16 блока 15 управлени   вл етс  входом сброса триггера 20 и входом второго элемента 22 задержки, выход которого  вл етс  выходом блока 15 управлени  и св зан с входом элемента 21 задержки , выход которого  вл етс  четвертым выходом 19 блока 15 управлени , выход генератора импульсов 24 подключен к второму входу элемента И 25.the stroke 19 of the control unit 15 is connected to the synchronization inputs of the registers 12, the second inputs of the first multiplexer 5 are connected to the potential source 1, in addition, the block 15 contains a trigger 20, the input connected to the first input 14 of the control unit 15, the output of which is connected to the first input And 25, the output of which is the second output 17 of control unit 15 and connected to the input of the first delay element 21, the output of which is the third output 18 of control unit 15, the second input 16 of control unit 15 is the reset input of trigger 20 and the input to orogo delay element 22 whose output is the output of the delay control unit 15 and is coupled to the input element 21, whose output is a fourth output 19 a control unit 15, pulse generator output 24 is connected to the second input of AND gate 25.

Устройство дл  построени  гистограммы работает следующим образом. ,A device for constructing a histogram works as follows. ,

Перед началом работы устройства в первый блок 2 ассоциативной пам ти занос тс  коды граничных значений гистограммы в пор дке убывани , причем первый выход совпадени  соответствует старшему пределу, а m-й - младшему. В блоке 4 ассоциативной пам ти хран тс  коды выборки, по которым строитс  гистограмма.Before the operation of the device, the first block 2 of the associative memory is loaded with the codes of the boundary values of the histogram in decreasing order, with the first output matching the upper limit, and the m-th - the youngest. In block 4 of the associative memory, the sample codes for which the histogram is constructed are stored.

Сигнал по входу Начало работы 13 поступает на вход установки в исходное состо ние регистра 1 маски, где устанавливаетс  число с единицей в старшем разр де и нул ми в остальных, поступают на входы сброса всех RS- триггеров Я всех групп, устанавлива  их в нулевое состо ние, и через вход 14 блока 15 управлени  устанавливает в единичное состо ние триггер 20. После установки триггера 20 импульсы с генератора 24 импульсов начинают проходить через элемент И 25 и вызывают через выход 18 блока 15 управлени  обращение к блоку 2 ассоциативной пам ти и на вход опроса блока 4 ассоциативной пам ти. На выходах совпадени  блоков 2 и 4 ассоциативной пам ти формируютс  сигналы совпадени  в выделенном (старшем) разр де с содержимым регистра 1 маски , и эти сигналы выдаютс  на выходы совпадени . Информаци  с выхода блока 4 ассоциативной пам ти передаётс The input start signal 13 arrives at the installation input to the initial state of register 1 of the mask, where the number with the unit in the highest order and the zeroes in the others is set, goes to the reset inputs of all RS flip-flops I of all groups, sets them to zero and, through the input 14 of the control unit 15 sets the trigger 20 to one state. After installing the trigger 20, the pulses from the generator 24 pulses start to pass through the element 25 and call the output 2 of the associative memory through the output 18 of the control unit 15 and the input about dew unit 4 associative memory. At the outputs of the matches of blocks 2 and 4 of the associative memory, signals of coincidence are formed in the allocated (senior) bit with the contents of register 1 of the mask, and these signals are output to the outputs of coincidence. Information from the output of block 4 of the associative memory is transmitted

5five

на выходы первого мультиплексора 5. Элементы РАВНОЗНАЧНОСТЬ 6; групп элементов РАВНОЗНАЧНОСТЬ реализуют следующую функцию: на вход 1-го (з Т7п) элемента РАВНОЗНАЧНОСТЬ б;,: j-й (j 1,т), группы поступают сигналы совпадени  1-го слова второго блока 4 ассоциативной пам ти и j-ro слова блока 2 ассоциативной пам ти. Если значени  анализируемых разр дой этих слов не совпадают, то на выходе 1-го элемента РАВНОЗНАЧНОСТЬ 6jJ j-й группы сформировано нулевое значение, которое устанавливает в единичное состо ние 1-й RS-триггер 8 ji j-й группы, который,в свою очередь, передним фронтом выходного сигнала осуществл ет запись состо ни  1-го выхода совпадени  блока 4 ассоциативной пам ти в 1-й D-триггер 7jJ j-й группы . Единичное значение этого триггера означает, что 1-е число блока 4 ассоциативной пам ти больше j-ro числа (предела) блока 2 ассоциативной пам ти. Если же разр ды 1-го числа блока 4 ассоциативной пам ти и j-ro числа блока 2 ассоциативной пам ти совпадают, то на выходе 1-го элемента РАВНОЗНАЧНОСТЬ 6{j j-й группы сформировано единичное значение и j-й RS-триггер 8 { | j-й группы остаетс  в нулевом состо нии. Сигнал с выхода элемента И 25, вызывающий сигнал опроса блоков 2 и 4 ассоциативной пам ти , после окончани  опроса через первый элемент 21 задержки осуществл ет сдвиг содержимого регистра 1 маски в сторону младших разр дов, который теперь вызывает опрос следующего разр да, при котором схема работает аналогично, за исключением того, что по вление единичных сигналов на выходе элементов РАВНОЗНАЧНОСТЬ 6 Jj j-й групп вызывает установку соответствующего RS-триггера 8j j j-й группы только в том случае, если он не был установлен ранее, т.е. фиксируетс  различие в наиболее старшем разр де. Устройство работает таким образом до тех пор, пока после 1-го (где 1 - разр дность числа блоков 2 и 4 ассоциативной пам ти) импульса с выхода элемента И 25 не проанализированы младшие разр ды блоков 2 и 4 ассоциативной пам ти и через первый элемент 21 задержки не осуществилс  сдвиг содержимого регистра 1 маски, при котором на выходе переполнени  сформиру1to the outputs of the first multiplexer 5. ELEMENTS 6; groups of elements UNIVERSAL implement the following function: at the input of the 1st (s T7p) element of the EQUALITY b ;,: j-th (j 1, t), the group receives signals of coincidence of the 1st word of the second block 4 of the associative memory and j-ro words of block 2 of associative memory. If the values of the analyzed bits of these words do not match, then at the output of the 1st element of the UNIFORM 6jJ of the jth group, a zero value is formed, which sets the 1st RS trigger of the ji group, which, in its the queue, the leading edge of the output signal, records the state of the 1st output of the matching unit 4 of the associative memory in the 1st D flip-flop 7jJ of the jth group. A single value of this trigger means that the 1st number of block 4 of the associative memory is greater than the jth number (limit) of block 2 of the associative memory. If the bits of the 1st day of block 4 of the associative memory and the jth numbers of the block 2 of associative memory are the same, then the output of the 1st element is EQUALITY 6 {j of the jth group and a single value is generated and the jth RS trigger 8 {| j-th group remains in the zero state. The signal from the output of the AND element 25, which causes the interrogation signal of blocks 2 and 4 of the associative memory, after the end of the interrogation through the first delay element 21 shifts the contents of the mask register 1 towards the lower bits, which now causes the next digit to be polled, at which works similarly, except that the appearance of single signals at the output of the elements of the EQUALITY 6 Jj of the j-th group causes the installation of the corresponding RS-flip-flop 8j j of the j -th group only if it has not been installed previously, i.e. the difference in the highest order is fixed. The device operates in this way until after the 1st (where 1 is the size of the number of blocks 2 and 4 of the associative memory) pulse output from the element And 25 the lower bits of the blocks 2 and 4 of the associative memory are analyzed and through the first element 21 delays did not shift the contents of mask register 1, at which at the output of the overflow will form

882616882616

етс  единичное значение, которое подает на выходы первого мультиплексора 5 единичные значени  с его второ- с го входа, сбрасывает триггер 20 и через второй элемент 22 задержки осуществл ет установку в единичное состо ние RS-триггеров 8 j-x групп, при которой из нулевого в единичноеA single value that feeds the outputs of the first multiplexer 5 unit values from its second input, resets the trigger 20 and, through the second delay element 22, sets the RS-flip-flops to 8 j-x groups in a single state, at which from zero to one

JQ состо ние переход т только те RS- триггеры, которые не были установлены ранее, т.е. соответствующие совпадению 1-го числа блока 4 ассоциативной пам ти и j-ro числа блока 2 ассоциативJ5 ной пам ти, эти RS-триггеры устанавливаютс  в единичное состо ние и передним фронтом выходного сигнала осуществл ют запись в соответствующие D-триггеры j-x групп единичныхJQ state transitions only those RS-triggers that have not been installed previously, i.e. corresponding to the coincidence of the 1st day of block 4 of associative memory and the j-ro number of block 2 of associative memory J5, these RS flip-flops are set to one state and the leading edge of the output signal records to the corresponding D-flip-flops of j-x groups of units

20 состо ний с выхода первого мультиплексора 5. Таким образом, единичное состо ние 1-го D-триггера 7{1 j-й группы обозначает, что 1-е число блока 4 ассоциативной пам ти больше или20 states from the output of the first multiplexer 5. Thus, the single state of the 1st D-flip-flop 7 {1 j-th group indicates that the 1st number of the block 4 of the associative memory is greater than or

25 равно j-му числу (пределу) блока 2 ассоциативной пам ти. После установки через второй элемент 22 задержки все RS-триггеры всех групп RS-тригге- ров 8 установки в единичное состо ние во все D-триггеры всех групп D-триг- геров 7 заноситс  информаци  о соотношении чисел и пределов.25 is equal to the j-th number (limit) of the block 2 of the associative memory. After setting the second delay element 22, all RS triggers of all groups of RS flip-flops 8 of the installation into one state, all D-triggers of all groups of D-flip-flops 7 enter information on the ratio of numbers and limits.

Единичное состо ние D-триггеров 7.1 первой группы свидетельствует о превышении числами верхнего предела, количество превысивших чисел определ етс  первым комбинационным сумматором 9.1.The single state of the D-flip-flops 7.1 of the first group indicates that the upper limit numbers are exceeded, the number of exceeded numbers is determined by the first Raman adder 9.1.

30thirty

3535

Если 1-й D-триггер 7- s-й групIf the 1st D-trigger is the 7th sth group

V 5 пы установлен в единичное состо ние,.V 5 py is set to one.

а 1-й D-триггер 75- (з-1)-й группы установлен в нулевое состо ние, то на выходе 1-го элемента НЕРАВНОЗНАЧНОСТЬ (з-1)-й группы присут- ствует единичный сигнал, свидетельствующий о нахождении 1-го числа блока 2 ассоциативной пам ти между s-ми и (s-l)-M пределами, хран щимис  в блоке 4 ассоциативной пам ти, включа  (з-1)-й предел; количество чисел, передающих в указанный интервал, подсчитываетс  s-м комбинационным сумматором 9с .and the 1st D-flip-flop of the 75- (z-1) -th group is set to the zero state, then at the output of the 1st element INEQUALITY (the z-1) -th group there is a single signal indicating that the 1- The number of the block 2 of the associative memory between the s and (sl) -M limits stored in the block 4 of the associative memory, including the (i-1) -th limit; the number of numbers transmitting to the specified interval is counted by the sm combinational adder 9c.

Числа, дл  которых соответствующие D-триггеры 7« m-й группы содержат нулевые значени  потенциалов, имеют значени  ниже нижнего предела} их количество с использованием группыThe numbers for which the corresponding D-flip-flops 7 "of the m-th group contain zero potential values have values below the lower limit} their number using the group

элементов НЕ 11 подсчитываетс  комбинационным сумматором 9(т4.NOT elements 11 are calculated with a combinational adder 9 (m4.

Коды количества чисел, определенные по описанному способу, фиксируют- с  в регистрах 12 сигналом с выхода переполнени  при сдвиге регистра 1 маски, задержанным элементами 22, 23 задержки.The codes of the number of numbers, determined by the described method, are recorded in registers 12 by a signal from the overflow output when the register of the mask 1 is shifted by the delayed delay elements 22, 23.

Последовательность выдачи сигналов иллюстрируетс  временными диаграмма- Ми (фиг.З).The sequence of signaling is illustrated by timing charts (Fig. 3).

Claims (2)

1. Устройство дл  построени  гис- тограммы, содержащее первый блок ассоциативной пам ти, регистр маски и блок управлени , причем выходы регистра маски подключены к входам маскировани  первого блока ассоциативной пам ти, первый выход блока управлени  св зан с входом управлени  сдвигом регистра маски, второй выход блока управлени  подключен к входу управлени  опросом блока ассоциативной пам ти , отличающеес  тем, что, с целью повышени  быстродействи , в него введены второй блок ассоциативной пам ти, мультиплексор, m групп по п элементов РАВНОЗНАЧНОСТЬ (т - коды граничных .значений гистограммы , п - количество анализируемых выборок), m групп по п RS-триггеров, m групп по п D-триггаров, т-1 групп по п элементов НЕРАВНОЗНАЧНОСТЬ, группа из п элементов НЕ, т+1 комбинационных сумматоров на п входов, . т+1 регистров, причем второй выход блока управлени  подключен к входу управлени  опросом второго блока ас- социативной пам ти, выходы которого соединены с первой группой информационных входов мультиплексора, информационные выходы регистра маски подключены к входам маскировани  второго блока ассоциативной пам ти, выход старшего разр да регистра маски соединен с управл ющим входом мультиплексора и входом пуска блока управлени , третий выход блока управлени  подключен к первым входам установки RS-триггеров групп, четвертый выход блока управлени  соединен с входами синхронизации регистров, каждый 1-й1. A device for constructing a histogram containing a first associative memory block, a mask register and a control block, the mask register outputs are connected to the masking inputs of the first associative memory block, the first output of the control block is connected to the mask control input of the mask register, the second the output of the control unit is connected to the polling control input of the associative memory block, characterized in that, in order to improve speed, a second block of associative memory, a multiplexer, m groups of n elements are introduced into it LABOR (t - codes of histogram boundary values, n - number of samples analyzed), m groups by n RS trigger, m groups by n D-triggers, t-1 groups by n elements NON-UNIFORM, group of n elements, NOT + m 1 combinational adders on n inputs,. t + 1 registers, the second output of the control unit is connected to the polling control input of the second associative memory unit, whose outputs are connected to the first group of multiplexer information inputs, the mask register information outputs are connected to the masking inputs of the second associative memory unit, the output of the higher bit Yes, the mask register is connected to the control input of the multiplexer and the start input of the control unit, the third output of the control unit is connected to the first inputs of the RS-group trigger set, the fourth output unit a control register connected to the synchronization inputs, each 1st выход (i 1,n) мультиплексора соединен с первыми входами 1-х элементов РАВНОЗНАЧНОСТЬ групп и информационными входами 1-х D-триггеров групп соответственно, выходы каждого элеthe output (i 1, n) of the multiplexer is connected to the first inputs of the 1st elements. Equality of the groups and information inputs of the 1st D-flip-flops of the groups, respectively, the outputs of each ele 5 0 5 5 0 5 5five мента РАВНОЗНАЧНОСТЬ групп подключены к вторым входам установки RS-триггеров групп соответственно, выходы которых подсоединены к входам синхронизации D-триггеров групп соответственно , каждый j-й выход (где j 1,п) первого блока ассоциативной пам ти соединен с вторыми входами элементов РАВНОЗНАЧНОСТЬ j-й группы, выходы D-триггеров первой группы подключены к входам первого комбинационного сумматора и первым входам элементов НЕРАВНОЗНАЧНОСТЬ первой группы, выходы D-триггеров р-й группы (р 2, т-1) соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ р-х групп и вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ (р-1)-х групп, выходы D-триггеров m-й группы подключены к вторым входам соответствующих элементов НЕРАВНОЗНАЧНОСТЬ (т-1)-и группы и входам элементов НЕ группы, выходы которых соединены с входами (т+1)-го комбинационного сумматора, выходы элементов НЕРАВНОЗНАЧНОСТЬ q-й группы (q 1, m-1) соединены с входами (q+1)-ro комбинационного сумматора , выходы комбинационных сумматоров группы подключены к информационным входам регистров соответственно , выходы которых  вл ютс  выходами устройства, вход сброса устройства соединен с входом сброса регистра маски, входами сброса RS-триггеров групп и входом сброса блока управлени , втора  группа информационных входов мультиплексора подключена к источнику потенциала 1.EQUALITY of groups is connected to the second inputs of setting RS-triggers of groups, respectively, whose outputs are connected to synchronization inputs of D-triggers of groups, respectively, each j-th output (where j 1, n) of the first block of associative memory is connected to second inputs of EQUALITY j th group, the outputs of the D-flip-flops of the first group are connected to the inputs of the first Raman adder and the first inputs of the elements EQUAL VALUE of the first group, the outputs of the D-flip-flops of the p-th group (p 2, t-1) are connected to the first inputs of the elements NON-EQUAL ACCURACY of p-groups and the second inputs of the UNEQUALITY elements (p-1) of the groups, the outputs of the D-flip-flops of the m-th group are connected to the second inputs of the corresponding elements of the UNEMBLEMENT (t-1) of the group and the inputs of the elements of the NOT group whose outputs connected to the inputs (t + 1) of the combinational adder, the outputs of the elements of the EQUAL VALUE of the q-th group (q 1, m-1) are connected to the inputs (q + 1) -ro of the combinational adder, the outputs of the combinational adders of the group are connected to the information inputs of the registers respectively, the outputs of which are the outputs of the device va, device reset input connected to reset input mask register, the reset inputs of RS-groups and triggers the reset input of the control unit, second group of information inputs of the multiplexer is connected to the source potential one. 2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит генератор импульсов , триггер, три элемента задержки, элемент И, причем вход пуска блока  вл етс  входом установки в 1 триггера , выход которого подсоединён к первому входу элемента И, выход кото рого  вл етс  вторым выходом блока и подключен к входу первого элемента задержки, выход которого  вл етс  первым выходом блока, выход генератора импульсов подключен к второму входу элемента И, второй вход блока подключен к входу сброса триггера и входу второго элемента задержки, выход которого  вл етс  третьим выходом блока и соединен с входом третьего элемента задержки, выход которого  вл етс  четвертым выходом блока.2. The device according to claim 1, characterized in that the control unit comprises a pulse generator, a trigger, three delay elements, an AND element, the start input of the block being an installation input in 1 trigger, whose output is connected to the first input of the AND element whose output is the second output of the block and is connected to the input of the first delay element, the output of which is the first output of the block, the output of the pulse generator is connected to the second input of the And element, the second input of the block is connected to the reset input of the trigger and the input of the second delay element The output of which is the third output of the block and is connected to the input of the third delay element, the output of which is the fourth output of the block. ъъ Я I г±g ± ТT 1.one. 1one 6 6 вat № И Htvi ЩЩ№ And Htvi SchSch JLJl ЯI II пP дd п - пn - n дd дd tt дd tt дd Фиг.ЗFig.Z tt