SU1149266A1 - Устройство дл контрол логических блоков - Google Patents
Устройство дл контрол логических блоков Download PDFInfo
- Publication number
- SU1149266A1 SU1149266A1 SU833644492A SU3644492A SU1149266A1 SU 1149266 A1 SU1149266 A1 SU 1149266A1 SU 833644492 A SU833644492 A SU 833644492A SU 3644492 A SU3644492 A SU 3644492A SU 1149266 A1 SU1149266 A1 SU 1149266A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- pseudo
- elements
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ., содержащее задатчик тестов, блок управлени , включающий в себ первый, второй и третий триггеры, элемент НЕ, первый элемент ИЛИ, первый и второй элементы задержки, первый элемент И, первый счетчик и первый и второй переключатели , п генераторов псевдослучайных кодов ( п- число выходов контролируемого логического блока), каждый из которых включает в себ сумматор по модулю два, первую и вторую группы элементов И, элемент ИЛИ и регистр сдвига, (п + 1)-й генератор псевдослучайных кодов, содержащий сумматор по модулю два и регистр сдвига, а также блок индикации и второй элемент И, причем выходы первого и последнего регистров сдвига всех генераторов псевдослучайньк кодов соединены с первыми и вторыми входами сумматоров по модулю два, выход сумматора по модулю два в калсдом генераторе псевдослучайных кодов соединен с первыми. входами элементов И первой группы, информационный вход регистра сдвига в каждом генераторе псевдослучайных кодов св эан с выходом элемента ИЛИ, первые и вторые входы которого соединены с выходами элементов И первой и второй групп соответственно, вторые входы элементов И первой группы подключены к единичному выходу первого триггера и к первому входу первого элемента И блока управлени , первые входы второй группы элементов И соединены с нулевым выходом первого триггера блока управлени , выход первого элемента И блока упо 9 равлени подключен к задатчиkn ка тестов., выходы которого соединены с входами контролируемого логического блока, соединенного виходами соответственно с третьим входом каж|Дого сумматора по модулю два, вторые входы элементов И второй группы i -х генераторов псевдослучайных кодов соединены соответственно с вторым ;о вькодом каждого регистра сдвига ( 1 - 1)-х генераторов псевдослучайND ных кодов, второй вход каждого регист а ра сдвига св зан с выходом второго Эд триггера блока управлени , первым входом первого триггера блока управлени , входом начальной установки первого счетчика и входом начальной установки регистра сдвига (И+ 1)-го генератора псевдослучайных кодов, информационный вход которого соединен с выходом элемента И, первый вход которого подключен к входу сдвига каждого регистра сдвига, выход последнего разр да регистра сдвига Ъ-го генератора псевдослучайных кодов соединен с третьим входом сумма
Description
тора по модулю два (п +1)-го генератора псевдослучайных кодов, информационный выход регистра сдвига которого св зан с входом первого блока индикации , первые и вторые выходы первого и второго переключателей блока управлени подключены соответственно к первым и вторым входам второго и третьего триггеров, выход третьего триггера соединен с первым входом первого элемента ИЛИ, вход первого элемента задержки соединен со счетным входом первого счетчика, выход переполнени которого подключен к второму входу первого триггера, о тличающеес тем, что, с целью увеличени глубины контрол , в него введены третий, четвертьй, п тый, шестой, седьмой, восьмой и дев тый элементы И, второй, третий и четвертый элементы ИЛИ, второй и третий счетчики, четвертьй триггер, второй блок индикации и третий переключатель , причем выход третьего триггера соединен с первым входом четвертого триггера, выход которого подключен к первому входу третьего элемента И, второй вход которого св зан с выходом второго элемента, а выход - с входом первого элемента задержки, вторым входом первого элемента И, вторым входом, первого элемента ИЛИ и первым входом четвертого элемента И, выход первого элемента ШШ подключен к входу второго элемента задержки, выход первого элемента задержки соединен с первым ;входом второго элемента И, второй вход которого св зан с нулевым выходом первого триггера и с вторым входом четвертого элемента И, выход .которого подключен к счетному входу
49266
второго счетчика, выход третьего переключател св зан с входом элемента НЕ, первыми входами п того, шестого и седьмого элементов И, выход элемента НЕ св зан с первыми входами восьмого и дев того элементов И, второй вход п того элемента И соединен с выходом переполнени второго счетчика и с счетным входом третьего счетчика, а выход п того элемента И св зан с первым входом второго элемента ИЛИ, второй вход которого св зан с первым вькодом переполнени третьего счетчика, а третий вход второго элемента ИЛИ подключен к входам начальной установки второго и третьего счетчиков и к выходу второго триггера, выход второго элемента ИЛИ соединен с вторым входом четвертого триггера, информационнъш выход третьего счетчика подключен к входу второго блока индикации, второй выход регистра сдвига (ц + 1)-го генератора псевдослучайных кодов подключен к второму входу седьмого элемента И, информационный вход регистра сдвига подключен к выходу третьего элемента ИЛИ, третий вход сумматора по модулю два (п+ 1)-го генератора псевдослучайных кодов соединен с вторыми входами шестого И дев того элемента И, выход сумматора по модулю два св зан с вторым входом восьмого элемента И, выходы шестого и восьмого элементов И подключены к входам третьего элемента ИЛИ, а выходы седьмого и дев того элемента И - к входам четвертого элемента ИЛИ, выход котороп подключен к вторым входам элементов И второй группы первого генератора псевдослучайных кодов.
Изобретение относитс к вычислительной технике и может быть использовано дл контрол логических блоков автоматики .и цифровой вычислительной техники.
Известно устройство дл контрол логических блоков, содержащее генератор тестов, выходы которого заведены на входы провер емого логического блока, выходами соединенного с информационными входами сигнатурных анализаторов. Дл получени обобщенной сигнатуры выходы сумматоров , которые вход т в состав сигнатурных анализаторов, соединены че .рез сумматор с информационным входом общего сигнатурного анализатора И.
В результате одного сеанса контрол получаютс обобщенна сигнатура , по которой можно судить о ра|боте способности провер емого логического блока, и сигнатуры по каждо му его выходу.
Диагностические возможности данного устройства заключаютс в том, что каждую из полученных сигнатур через коммутаторы и соединенный с их выходами селектор можно проанализировать на индикаторном элементе.
Недостатком этого устройства вл етс большое количестао оборудовани , требуемое дл создани ri коммутаторов , селектора и узла управлени блоком индикации.
Наиболее близким техническим решением к предлагаемому вл етс устройство дл контрол логических блоков , содержащее блок индикации, соединенный с выходами общего генератора псевдослучайных кодов, содержащего регистр сдвига и сумматор по модулю два, блок управлени , генератор импульсов, элемент И, п генераторов псевдослучайных кодов по числу выходов контролируемого логического блока, каждый из которых содержит регистр сдвига, сумматор по модулю два, два элемента И и элемент ИЛИ, причем информационные входы генераторов псевдослучайных кодов соединены с выходами контролируемого логического блока и с выходами регистров сдвига предыдущих генераторов псевдослучайных кодов, а информационный вход общего генератора псевдо- случайных кодов соединен с выходом регистра сдвига in -го генератора псевдослучайных кодов 2J.
Известное устройство позвол ет получить сигнатуры по каждому из выходов параллельно во времени, а также при определении годности выполн т одну операцию сравнени одной сигнатуры контролируемого логического блока с заданной в технической докуг ментации.
Недостатком известного устройства вл етс низка глубина контрол вследствие неиспользовани дл локализации неисправности сигнатур по каждог-гу из выходов контролируемого логического блока. Эти сигнатуры получаютс в результате реализации тестовой программы и тер ютс при фомировании обобщенной сигнатуры.
Цель изобретени - увеличение глубины контрол с точностью до внешнего вывода контролируемого логического блока.
Поставленна цель достигаетс те что в устройство дл контрол логических блоков, содержащее задатчик тестов, блок управлени , включающий в себ первый, второй и третий триггеры , элемент НЕ, первый элемент ИЛИ, первый и второй элементы заздержки , первый элемент И, первый счетчик и первый и второй переключател И генераторов псевдослучайных кодов (п - число выходов контролируемого логического блока),каждьй из которых включает в себ сумматор по модулю два первую и вторую группы элементов И, элемент ИЛИ и регистр сдвига, (ц+ 1)-й генератор псевдослучайных кодов, содержащий сумматор по модулю два и регистр сдвига, а также блок индикации и второй элемент И, причем выходы первого и последнего регистров сдвига всех генераторов псевдослучайных кодов соединены с первыми и вторыми входами сумматоро по модулю два, выход сумматора по модулю два в каждом генераторе псевдослучайных кодов соединен с первыми входами элементов И первой группы , информационный вход регистра сдвига в каждом генераторе псевдослучайных кодов св зан с ; выходом элемента ИЛИ, первые и вторые входы которого соединены с выходами элементов И первой и второй групп соответственно, вторые входы элементов И первой группы подключены к едничному выходу первого триггера и к первому входу первого элемента И блока управлени , первые входы второй группы элементов И соединены с нулевым выходом первого триггера блока управлени , выход первого элемента И блока управлени подключен к входу задатчика тестов, выход которого соединены с входами контролируемого логического блока, соединенного выходами соответственно с третьим входом каждого сумматора по модулю два, вторые входы элементов И второй группы -X генераторов псевдослучайных кодов соединены соответственно с вторым выходом каждого регистра сдвига ( i - 1)-х генераторов псевдослучайных кодов, второй вход каждого регистра сдвига св зан с выходом второго триггера блока управлени , первым входом первого триггера блока управлени , входом начальной установки первого счет чика и входом начальной установки регистра сдвига (п+ 1)-го генератора псевдослучайных кодов, информационный вход которого соединен с выходом элемента И, первый вход кото рого подключен к входу сдвига каждо го регистра сдвига, выход последнего разр да регистра сдвига П -го генератора псевдослучайных кодов соединен с третьим входом сумматора по модулю два (1+ 1)-го генератора псевдослучайных кодов, информационный выход регистра сдвига которого св зан с входом первого блока индикации , первые и вторые выходы первого и второго переключателей блока управлени подключены соответственно к первым и вторым входам второго и третьего триггеров, выход третьего триггера соединен с первым входом первого элемента ИЛИ, вход первого элемента задержки соединен со счетным входом первого счетчика, выход переполнени которого подключен к второму входу первого триггера, введены третий, четвертый, п тый, шеетой , седьмой, восьмой,и дев тый элементы И, второй, третий и четвертый элемент ИЛИ, второй и третий счетчики, четвертьй триггер, второй блок индикации и третий переключатель , причем выход третьего триггера соединен с первым входом четвертого триггера, выход которого подключен к первому входу третьего элемента И, второй вход которого св зан с выходо второго элемента задержки, а выход с входом первого элемента задержки вторым входом первого элемента И, вторьм входом первого элемента ИЛИ и первым входом четвертого элемента И, выход первого элемента ИЛИ подключен к входу второго элемента задержки , выход первого элемента задержки соединен с первым входом второго элемента И, второй вход которого св зан с нулевым выходом первого триггера и . с вторьм входом четвертого элемента И, выход которого подключен к счетному входу второго счет чика, выход третьего переключател св зан с входом элемента НЕ, первыми входами п того, шестого и седьмо го элементов И, выход элемента НЕ св зан с первыми входами восьмого и дев того элементов И, второй вход п того элемента И соединен с выходом переполнени второго счетчика и с счетным входом третьего счетчика, а выход п того элемента И св зан с первым входом второго элемента ИЛИ, второй вход которого св зан с первым выходом переполнени третьего счетчика, а третий вход второго элемента ИЛИ подключен к входам начальной установки второго и третьего счетчиков и к выходу второго триггера , выход второго элемента ИЛИ соединен с вторым входом четвертого триггера, информационный выход третьего счетчика подключен к входу второго блока индикации, второй выход регистра сдвига (П + 1)-го генератора псевдослучайных кодов подключен к второму входу седьмого элемента И, информационный вход регистра сдвига подключен к выходу третьего элемента ИЛИ, третий вход сумматора по модулю два (Л + 1)-го генератора псевдослучайных кодов соединен с вторыми входами шестого и дев того элементов И, выход сумматора по модулю два св зан с вторым входом восьмого элемента И, выходы шестого и восьмого элементов И подключены к входам третьего элемента ИЛИ, а выходы седьмого и дев того элементов И - к входам четвертого элемента ИЛИ, выход которого подключен к вторым входам элемента И второй группы первого генератора псевдослучайных кодов. На фиг. 1 приведена блок-схема предлагаемого устройства, на фиг.2 функциональна схема блока управлени , на фиг. 3 - функциональна схема (ц+ 1)-го генератора псевдослучайных кодов. Устройство содержит задатчик 1 тестов блока 2 управлени ц генераторов 3 псевдослучайных кодов, которые включают в себ сумматоры 4 по модулю два, первую 5 и вторую 6 группы элементов И, элементы ИЛИ 7, регистры 8 сдвига, (1 + 1)-й генератор 9 псевдоуслучайных кодов, блок 10 индикации, шины 11 выходов задатчика 1, контролируемый логический блок 12, элемент И 13, при этом выходы сумматоров 4 соединены с первыми входами элементов 5, вторые входы которых соединены с четвертым 7 . выходом блока 2, первые входы элементов 6 соединены с п тым выходом блока 2 и с первым входом элемента 13, выходы элементов 5 и 6 св заны с первыми и вторыми входами элементов 7 соответственно, выходы элемен тов 7 соединены с первыми входами регистров 8, вторыми входами соединенных с вторым входом генератора 9 и вторым выходом блока 2, а первые и вторые выходы регистров 8 сое динены с первыми и вторыми входами сумматоров 4 соответственно, третьи входы регистров 8 подключены к трет ему выходу блока 2 и к первому входу элемента 13, вторые входы элементов 6 i -X генераторов 3 соединены с вторыми выходами регистров 8 ( i - 1)-X генераторов (t 2, 3, ..., п ), второй вход элемента 6 пе вого генератора 3 соединен с вторым выходом генератор.а 9, первый выход которого подключен к входу блока 10, а первьй, третий, четвертый и п тый входы - соответственно к выходу элемента 13, второму выходу регистра 8 П -го генератора, шестому выходу блока 2, седьмому выходу блока 2, выходы блока 12 соединены с третьими входами сумматоров 4. i Блок 2 управлени содержит элемент НЕ 14, первый 15 и второй 16 элементы ИЛИ, второй 17, первый 18, третий 19, и четвертый 20 элементы И, первый элемент 21 задержки, второй элемент 22 задержки, первый 23, второй 24 и третий 25 счетчики, пер вый 26, второй 27 и третий 28 переключатели , первый 29, второй 30, третей 31 и четвертый 32 триггеры и блок 33 индикации, при этом первый и второй выходы переключателей 26 и 27 подключены соответственно к первым и вторым входам триггеров 31 и 30, выход триггера 31 соединен с первым входом элемента 15 и с первым входом триггера 32. Второй вход элемента 16 св зан с выходом элемен та 17, входом элемента 22, первым входом элемента 20, вторым входом счетчика 23 и вторым входом элемента 18. Выход элемента 15 соединен с входом элемента 21, выход которого соединен с вторым входом элемента 17, первый вход которого св зан с выходом триггера 32, выход элемента 22 вл етс третьим выходом блока 2 управлени . Первый вход элемента 18 668 соединен с первым (единичным) выходом триггера 29 и вл етс четвертым выходом блока 2. Выход элемента 18 вл етс первым выходом блока 2, выход переключател 28 св зан с первым входом элемента 19, входом элемента 14 и шестым выходом блока 2. Выход элемента 14 вл етс седьмым выходом блока 2. .Второй вход элемента 19 соединен с выходом счетчика 24 и с первым входом счетчика 25. Выход элемента 19 св зан с первым входом элемента 16, второй вход которого подключен к первому выходу счетчика 25, а третий вход элемента 16 соединен с выходом триггера 30, вторыми входами счетчиков 24 и 25, первыми входами триггера 29 и счетчика 23 и вл етс вторым выходом блока 2. Выход элемента 16 соединен с вторым входом триггера 32, второй вход триггера 29 соединен с выходом счетчика 23, а второй (нулевой) выход триггера 29 - с вторым входом элемента 20 и вл етс п тым выходом блока 2. Выход элемента 20 св зан с первым входом счетчика 24, а второй выход счетчика 25 соединен с входом блока 33. (П + 1)-и генератор псевдослучайных кодов содержит регистр 34 сдвига , первым и вторым выходами соединенный с первым и вторым входами сумматора: 35 по модулю два, первый 36 и второй 37 элементы ИЛИ, первый 38, второй 39, третий 40 и четвертый 41 элементы И, причем второй выход регистра 34 соединен с вторьм входом элемента 40, первый выход регистра 34 вл етс первым выходом генератора 9, второй его вход вл етс вторым входом генератора 9, а третий вход - первьм входом генератора 9. Первый вход регистра 34 соединен с выходом элемента 36, первый :м второй входы которого подключены к выходам элементов 38 и 39 соответственно , первые входы элементов 38 и 41 объединены и вл ютс п тым входом генератора 9. Второй вход элемента 38 св зан G выходом сумматора 35, вход которого соедииен с вторыми входами элементов 39 и 41 и вл етс третьим входом генератора 9. Первый вход элемента 39 соединен с первым входом элемента 40 и вл ет с четвертым входом генератора 9. Выходы элементов 40 и 41 подсоедине
ны к входам элемента 37, выход которого вл етс вторым выходом генератора 9.
Работа устройства возможна в двух режимах: проверка работоспособности контролируемого блока в целом, локализаци неисправности контролируемого блока с точностью до внешнего выхода.
В первом режиме устройство работа ет следующим образом.
Блок 2 управлени по второму выходу вьщает сигнал Начальна установка , устанавливает регистры 8 и ( 11 + 1)-й генератор 9 псевдослучайньк кодов в исходное состо ние, Задатчик 1 тестов по шинам 11 задает на блок 12 информадаю первого теста. С выходов блока 12 информаци через сумматоры 4, вьшолн ющие операцию сложени по модулю два, чйрез элементы 5, которые открыты стробом с блока 2, и элементы 7 поступают на входы регистров 8. В это врем блок 2 закрывает элементы 6 и импульсами сдвига, поступающими на вторые входы регистров 8, записывает эту информаг цию параллельно в первые разр ды регистров В, каждый из которых имеет п разр дов. Блок 2 блокирует по второму входу элемент 13,поэтому импульсы сдвига не поступают на (п+ 1)-й генератор 9 псевдослучайных кодов и не записывают в него информацию .
Затем задатчик 1 вьщает второй тест. Блок 2 по второму импульсу сдвига переписывает в регистры 8 с учетом вли ни обратных св зей через сумматоры 4 информацию с выходов контролируемого блока 12. В результате реализации всей программы блок 2 записьгаает в регистры 8 поканально в сжатом (в сигнатуры виде информацию с выходов блока 12 .По оконч НИИ программы блок 2 закрьшает элементы 5 и открывает элементы 6 и элементы 13, после чего блок 2 вьщает импульсный пакет с числом импульсов m П , по которым информаци из регистров 8 предьщущих каналов через открытые элементы 6 и 7 поступает в регистры 8 последук цих каналов, а с последнего канала - в (п + 1)-й генератор псевдослучайных кодов 9. Причем (п 1)-й генератор псевдослучайных кодов 9 организован таким образом , что по сигналам разрешени с
блока 2 управлени в этом режиме на второй вход элемента 6 первого генератора псевдослучайных кодов 3 поступает информаци с выхода регистра сдвига 8п-го генератора псевдослучайных кодов 3. В результате (И + 1)-й генератор псевдослучайных кодов 9 содержит информацию (сжатую) вл ющуюс выходной реакцией контролируемого блока 12 на входную тестовую программу.
Таким образом, блок индикации индицирует итоговую сжатую информацию, а сдвиговые регистры 8 генераторов 3 псевдослучайных кодов содержат сигнатуры , которые быпи получены в результате выполнени тестовой программы . Значение информации в оцифрованном виде, хран щийс в (ц + 1)-ом генераторе 9 псевдослучайных кодов, оператор сравнивает с эталонным значением , приведенным в технических услови х контролируемый блок, и делает заключение о его исправности. Количество тактов, необходимое дл реализации всей программы, равно N + fnxn, где N - число тестов, вьщаваемых блоком 1.
Если сигнатуры, приведенные в технических услови х и высвечиваемые блоком 10 индикации, не совпадают, то контролируемое устройство 12 неисправно, В этом случае нужно перейти к второму режиму контрол .
В режиме локализации неисправности устройство работает следующим образом.
Блок 2 вьщает сигналы, соответствующие этому режиму. При этом элементы 5 закрыты, элементы 6 открыты, а ( Г1 + 1)-й генератор 9 .псевдослучайных кодов по сигналам, поступающим с шестого и седьмого выходов блока 2, настраиваетс таким образом , что входную информацию, поступающую с выхода и -го генератора 3 псевдослучайных кодов, он не сжимает в сигнатуры, как это было в предыдущем режиме, а пропускает через свой внутренний регистр и подает на второй вход элемента 6 первого генератора 3 псевдослучайных кодов. Блок 2 вьщает пачку из m -импульсов, по которым, информаци из регистров 8 предыдущих каналов через открытые элементы 6 и 7 поступает в регистры 8 последующих каналов, с второго выхода регистра 8 последнего кана11 ла информаци поступает в (tt + 1)-й генератор псевдослучайных кодов, а с выхода (п + 1)-го генератора псевдослучайных кодов - в регистр первого канала. В результате в регистре 8 второго канала хранитс информаци с первого канала, в регистре 8 третьего канала - информаци второго канала и т.д., в (ri+1j-w генераторе псевдослучайных кодов хранитс информаци последнего канала , а в регистре 8 первого канала - информаци (h + 1)-го генератора псевдослучайных кодов. Таким образом, на блоке 10 индикации высвечиваетс код сигнатуры И-го канала. Оператор сравнивает этот код со значением эталонной сиг натуры этого канала, приведенной в технических услови х, и делает заключение об исправности И -го канала . Далее производ тс аналогичные действи дл всех каналов. После выдачи М + 1 пачек из m импульсов в регистрах Вив (h + 1)-м генераторе 9 псевдослучайных кодов хранитс прежн информаци , полученна в результате выполнени тестовой программы. Блок 2 управлени в режиме проверки работоспособности контролируе мого блока работает следующим образом . В этом режиме переключатель 28 должен быть нажат. При этом с выход переключател 28 на элемент 19 и шестой выход блока 2 управлени пос тупает сигнал запрета, а с выхода элемента 14 на п тый вход генератора 9 - сигнал разрешени . По нажатию переключател 27 с выхода триггера 30 вьщаетс импуль который устанавливает в единичное состо ние триггер 29, в нулевое состо ние счетчики 23-25, а также через элемент ИЛИ 16 устанавливает Б нулевое состо ние триггер 32. Си нал исходного состо ни поступает в регистры 8 и генератор 9 псевдослучайных кодов. Сигнал с первого выхода триггера 29 поступает на элементы 5, а с второго выхода - н элементы 6 и элемент 13. Так как триггер 32 установлен в нулевое состо ние, а триггер 29 в единично то элемент 18 .открыт, а элемент 17 закрыт. 66 По нажатию переключател 26 триггер 31 выдает импульс, устанавливающий в единичное состо ние триггер 32. Импульс с триггера 31 поступает уерез элемент ИЛИ 15, элемент 21 задержки на первый вход элемента 17, открытого триггером 32. С выхода элемента 17 сигнал поступает вновь на элемент 15 и т.д., создава непрерывную последовательность импульсов , которые через открытый триггером элемент И 18 поступают на задатчик 1 тестов и осуществл ют вывод очередных тестов. Через элемент 22 задержки эти же импульсы поступают в качестве сигналов сдвига на регистры 8 сдвига и элемент 13. Импульсы с выхода элемента 17 подсчитывает счетчик 23, емкость которого равна N. По окончании программы сигнал пере полнени счетчика 23 переводит триггер 29 в нулевое состо ние. При этом на элементы 6, 13 и 20 подаетс сигнал разрешени , а на элементы 5 и 18сигнал запрета. Далее начинаетс процесс получени обобщенной сигнатуры . С выхода элемента И 17 импульсы поступают через открытый триггером 29 элемент И 20 на счетный вход счетчика 24, емкость которого равна т. Сигнал переполнени с выхода счетчика 24 поступает на счетный вход счетчика 25 и не проходит через закрытый переключателем 28 элемент И 19. Емкость счетчика 25 равна П . После переполнени счетчик 24 автоматически сбрасываетс в нулевое состо ние. К этому моменту на вход первого 3 и (П+ 1)-го 9 генераторов псевдослучайных кодов поступает содержимое всех разр дов регистра 8 сдвига 1 -го генератора 3 псевдослучайных кодов. Затем счетчик 24 оп ть начинает подсчет импульсов. Процесс подсчета импульсов счетчиками 24 и 25 продолжаетс до тех пор, пока на выходе переполнени счетчика 25 не по витс сигнал, который через элемент ИЛИ 16 сбросит триггер 32 в нулевое состо ние, обрыва непрерьганзпо последовательность импульсов на выходе элемента 17. Генератор 9 псевдослучайных кодов содержит к этому моменту обобщенную сигнатуру , а регистры 8 сдвига содержат прежнюю информацию полученную в результате вьтолнени тестовой программы.
В режиме локализации неисправности с точностью до внешнего вывода переключатель 28 должен быть отжат,
.в результате чего с выхода этого переключател на элемент 19 и шестой
выход блока 2 управлени поступает сигнал разрешени , а с выхода элемента 14 на п тый вход (И + 1)-го генератора 9 псевдослучайных кодов сигнал запрета. При нажатии переключател 26 на выходе триггера 31 по вл етс импульс, устанавливающий триггер 32 в единичное состо ние благодар чему разрешаетс формирование последовательности импульсов на выходе элемента 1/.
Через открытый триггером 29 элемент И 20 эти импульсы поступают на счетный вход счетчика 24. Сигнал переполнени с выхода этого счетчика
Через открытый переключателем 28 элемент И 19 и элемент ИЛИ 16 сбрасывает триггер 32 в нулевое состо ние , обрыва последовательность импульсов на выходе элемента 17. В результате выполнени описанных процедур в генератор 9 псевдослучайных кодов будет занесена информаци с выхода И -го генератора 3 псевдослучайных кодов, а регистр 8 сдвига
первого генератора 3 псевдослучайных кодов, будет содержать информацию генератора 9. При этом блок 10 индикации будет высвечивать код сигнатуры Ц -го генератора 3 псевдослучайных кодов, а на втором блоке 33 индикации высветитс соответствующий код, который указьюает номер канала , сигнатура которого находитс в данный момент в регистре 34 сдвига генератора 9 псевдослучайных кодов .
При повторном нажатии переключате л 26 описанна последовательность действий повторитс вновь и на блоке 10 индикации высветитс код (h - 1)-го генератора псевдослучайных кодов. Нажима последовательно переключатель 26 Ц раз можно просмотреть на блоке 10 индикации коды сигнатур всех генераторов 3 псевдослучайных кодов. После нажати переключател 26 (h + 1)-й раз регистры 8 и 34 сдвига будут содержать прежнюю информацию , полученную в результате реализации тестовой программы.
Генератор 9 псевдослучайных кодов в режиме проверки работоспособности
контролируемого логического блока работает следующим образом.
При поступлении сброса с выхода блока 2 управлени регистр 34 сдвига устанавливаетс в нулевое состо ние. После выработки сигнала начальной установки блок 2 устанавливает на своих выходах соответствующие сигналы , обеспечивающие реализацию тестовой программы, в которой генератор 9 псевдослучайных кодов не принимает участи , так как на регистр 34 сдвига не поступают импульсы сдвига от элемента И 13, закрытого блоком 2. По окончании тестовой программы начинаетс этап получени обобщенной сигнатуры. К этому моменту на п том выходе генератора 9 псевдослучайных кодов блоком 2 управлени установлен сигнал разрешени , а на четвертом входе - сигнал запрета. При поступлении импульсов сдвига с выхода элемента И 13 на регистр 34 сдвига начинаетс процесс сжати информации, поступающей с выхода г) -го генератора 3 псевдослучайных кодов. При этом информаци поступает на третий вход сумматора 35, где складываетс с информацией, поступающей с выходов
регистра 34. С выхода сумматора 35 преобразованна информаци поступает Ч:гг,ез открытьй блоком 2 элемент И 38 и элемент ИЛИ 36 на первый вход регистра 34 сдвига.
5 С выхода h -го генератора 3 псевдослучайных кодов информаци транспортируетс через элемент И 41 и элемент ИЛИ 37 на второй вход элемента И 6 первого генератора 3 псевдослучайных кодов.
В режиме локализации неисправности с точностью до внешнего вывода контролируемого блока от блока 2 управлени на п тый вход генератора 9
5 псевдослучайных кодов поступает сигнал запрета, а на четвертый вход сигнал разрешени . При поступлении импульсов сдвига от элемента 13 в регистр 34 сдвига через открытый блог
ком 2 управлени элемент И 39 и элемент 36 на вход регистра 34 сдвига поступает информаци с выхода h -го генератора 3 псевдослучайных кодов. Информа1щ с последнего разр да регистра 34 сдвига через элемент И 40 и элемент И 37 поступает на элемент 6 первого генератора 3 псевдослучайных кодов.
Таким образом, введение трех (16, 36 и 37) элементов ИЛИ, семи (17, 19, 20, 38, 39, 40 и 41) элементов И, второго и третьего счетчиков, третьего переключател , четвертого триггера и второго блока индикации позвол ет формализовать процесс контрол логических блоков, представив его в .виде двух этапов: определение исправности контролируемого
блока и поиск места неисправности с точностью до внешнего вывода контролируемого логического блока. Такой подход позвол ет упростить процесс контрол и увеличить глубину контрол логических блоков, содержащих несколько дес тков выходов, что в конечном счете приводит к уменьшению времени, требуемого на поиск неисправности.
Сриг. 1
26
r
15
Л
Ц
28
19
16
-4Q
24
20
27
JO
На 9
На 5
29
На 6,73
LKJ
На8.9
Фиг.2
Фиг.З
Claims (1)
- УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ., содержащее задатчик тестов, блок управления, включающий в себя первый, второй и третий триггеры, элемент НЕ, первый элемент ИЛИ, первый и второй элементы задержки, первый элемент И, первый счетчик и первый и второй переключатели, η генераторов псевдослучайных кодов ( г»- число выходов контролируемого логического блока), каждый из которых включает в себя сумматор по модулю два, первую и вторую группы элементов И, элемент ИЛИ и регистр сдвига, (и + 1)-й генератор псевдослучайных кодов, содержащий сумматор по модулю два и регистр сдвига, а также блок индикации и второй элемент И, причем выходы первого и последнего регистров сдвига всех генераторов псевдослучайных кодов соединены с первыми и вторыми входами сумматоров по модулю два, выход сумматора по модулю два в каждом генераторе псевдослучайных кодов соединен с первыми· входами элементов И первой группы, информационный вход регистра сдвига в каждом генераторе псевдослучайных кодов связан с выходом элемента ИЛИ, первые и вторые входы которого соединены с выходами элементов И первой и второй групп соответственно, вторые входы элементов И первой группы подключены к единичному выходу пер вого триггера и к первому входу первого элемента И блока управления, первые входы второй группы элементовИ соединены с нулевым выходом пер вого триггера блока управления, выход первого элемента И блока управления подключен к вхоДу задатчика тестов·, выходы которого соединены с входами контролируемого логического блока, соединенного выходами соответственно с третьим входом каждого сумматора по модулю два, вторые входы элементов И второй группы ί -х генераторов псевдослучайных кодов соединены соответственно с вторым выходом .каждого регистра сдвига ( ’ - 1)-х генераторов псевдослучайных кодов, второй вход каждого регист ра сдвига связан с выходом второго триггера блока управления, первым входом первого триггера блока управ ления, входом начальной установки первого счетчика и входом начальной установки регистра сдвига (П+ 1)-го генератора псевдослучайных кодов, Информационный вход которого соеди нен с выходом элемента И, первый вход которого подключен к входу сдви>га каждого регистра сдвига, выход последнего разряда регистра сдвига71-го генератора псевдослучайных кодов соединен с третьим входом сумма1149266 тора по модулю два (и +1)-го генератора псевдослучайных кодов, информационный выход регистра сдвига которого связан с входом первого блока индикации, первые и вторые выходы первого и второго переключателей блока управления подключены соответственнс к первым и вторым входам второго и третьего триггеров, выход третьего триггера соединен с первым входом первого элемента ИЛИ, вход первого элемента задержки соединен со счетным входом первого счетчика, выход переполнения которого подключен к второму входу первого триггера, о тличающееся тем, что, с целью увеличения глубины контроля, в него введены третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, второй, третий и четвертый элементы ИЛИ, второй и третий счетчики, четвертый триггер, второй блок индикации и третий переключатель, причем выход третьего триггера соединен с первым входом четвертого триггера, выход которого подключен к первому входу третьего элемента И, второй вход которого свя· зан с выходом второго элемента, а выход - с входом первого элемента задержки, вторым входом первого элемента И, вторым входом, первого элемента ИЛИ и первым входом четвертого элемента И, выход первого элемента ИЛИ подключен к входу второго элемента задержки, выход первого элемента задержки соединен с первым :входом’ второго элемента И, второй вход которого связан с нулевым выходом первого триггера и с вторым входом четвертого элемента И, выход •которого подключен к счетному входу второго счетчика, выход третьего переключателя связан с входом элемента НЕ, первыми входами пятого, шестого и седьмого элементов И, выход элемента НЕ связан с первыми входами восьмого и девятого элементов И, второй вход пятого элемента И соединен с выходом переполнения второго счетчика и с счетным входом третьего счетчика, а выход пятого элемента И связан с первым входом второго элемента ИЛИ, второй вход которого связан с первым выходом переполнения третьего счетчика, а третий вход второго элемента ИЛИ подключен к входам начальной установки второго и третьего счетчиков и к выходу второго триггера, выход второго элемента ИЛИ соединен с вторым входом четвертого триггера, информационней выход третьего счетчика подключен к входу второго блока индикации, второй выход регистра сдвига (И + 1)-го генератора псевдослучайных кодов подключен к второму входу седьмого элемента И, информационный вход регистра сдвига подключен к выходу третьего элемента ИЛИ, третий вход сумматора по модулю два (П+ 1)-го генератора псевдослучайных кодов соединен с вторыми входами шестого и девятого элемента И, выход сумматора по модулю два связан с вторым входом восьмого элемента И, выходы шестого и восьмого элементов И подключены к входам третьего элемента ИЛИ, а выходы седьмого и девятого элемента И - к входам четвертого элемента ИЛИ, выход которог< подключен к вторым входам элементов И второй группы первого генератора псевдослучайных кодов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833644492A SU1149266A1 (ru) | 1983-09-23 | 1983-09-23 | Устройство дл контрол логических блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833644492A SU1149266A1 (ru) | 1983-09-23 | 1983-09-23 | Устройство дл контрол логических блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1149266A1 true SU1149266A1 (ru) | 1985-04-07 |
Family
ID=21082612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833644492A SU1149266A1 (ru) | 1983-09-23 | 1983-09-23 | Устройство дл контрол логических блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1149266A1 (ru) |
-
1983
- 1983-09-23 SU SU833644492A patent/SU1149266A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 890398, кл. G 06 F 11/16, 1981. 2. Авторское свидетельство СССР № 875390, кл. С 06 F 15/46, 1981 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1149266A1 (ru) | Устройство дл контрол логических блоков | |
SU875390A1 (ru) | Устройство дл контрол логических блоков | |
SU762014A1 (ru) | Устройство для диагностики неисправностей цифровых узлов 1 | |
SU942025A1 (ru) | Устройство дл контрол и диагностики дискретных объектов | |
SU900286A1 (ru) | Устройство дл контрол цифровых систем | |
SU1160417A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1032457A1 (ru) | Логический анализатор | |
SU1444776A1 (ru) | Сигнатурный анализатор | |
SU1067506A1 (ru) | Устройство дл контрол и диагностики цифровых блоков | |
SU1287213A1 (ru) | Устройство дл регистрации параметров машин | |
SU584323A1 (ru) | Устройство дл контрол блоков передачи информации | |
SU1594540A1 (ru) | Устройство дл контрол дискретных объектов | |
SU1045230A1 (ru) | Устройство дл тестового диагностировани | |
SU1388871A1 (ru) | Устройство дл контрол и диагностики цифровых блоков | |
SU840817A1 (ru) | Устройство дл диагностики системАВТОМАТичЕСКОгО упРАВлЕНи | |
SU1656540A1 (ru) | Устройство дл тестировани цифровых блоков | |
RU1833897C (ru) | Устройство дл управлени и имитации неисправностей | |
SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1128258A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU902018A1 (ru) | Устройство дл контрол логических блоков | |
SU826357A1 (ru) | Устройство для контроля логических блоков 1 | |
SU978154A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1120338A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1578714A1 (ru) | Генератор тестов | |
SU1515175A2 (ru) | Устройство дл диагностики неисправностей технических объектов |