SU1160417A1 - Устройство дл контрол цифровых узлов - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее генератор импульсов, генератор тестов, селектор , сигнатурный анализатор, блок синхронизации-, блок управлени , блок пам ти, блок сравнени , два элемента И, причем вькод генератора импульсов соединен с синхровходом генератора тестов и синхровходом блока синхронизации, входы установки в исходное состо ние блока синхронизации , генератор тестов, блока управлени , сигнатурного анализатора, провер емого узла объединены и  вл ютс  входом установки в исходное состо ние устройства, группа вьтходов генератора .тестов соединена с группой входов провер емого .узла, группы выходов которого соединены с группой информационных входов селектора, группа управл к дих входов которого соединена с группой выходов блока управлений и группой входовсчитывани  блока пам ти, группа выходов которого соединена с первой группой входов блока сравнени , ртора  группа входов которого соединена с группой выходов сигнатурного анализатора , информационный вход которого соединен с выходом селектора, синхровход которого соединен с первым выходом блока синхронизации, отличающеес  тем, что, с целью повышени  производительности контрол , в него введен .блок свертки по модулю два, элемент сложени  Но модулю два, триггер, индикатор, причем группа выходов провер емого узла соединена с группой входов блока свертки по модулю два, выход которого соединен с информационным входом селектора, управл ющий вход которого соединеА с тактовым выходом блока управлени , входом считьгоани  блока (Л пам ти, первым входом первого элемента И и первым входом элемента сложени  по модулю два, второй вход которого соединен с выходом блока сравнени )ч и вторым входом первого элемента И, третий вход которого соединён с вторым вьЕкодом блока синхронизации и первым входом второго элесх мента И, второй вход которого соедио нен с вькодом элемента сложени  по 4 модулю два, выход второго элемента V И соединен с синхровходом блока управлени , установочньй вход устройства соединен с нулевым входом триггера, единичный вход которого соединен с выходом первого элемента И, выход триггера соединен с входом индикатора, причем блок управлени  содержит счетчик и дешифратор, причем установочньй вход блока управлени  соединен с установочным вхо- дом счетчика, скнхровход которого  вл етс  синхровходом блока, группа выходов счетчика соединила с груп

Description

пой входов дешифратора, первый выход которого  вл етс  тактовым выходом блока управлени , группа выходов дешифратора с второго по (т + 1)й  вл етс  группой выходов блока управлени ,

2. Устройство по п. 1, отличающеес  тем, что блок синхронизации содержит счетчик, дешифратор и элемент ИЛИ, причем установочный вход блока соединен с установочным входом счетчика, синхровход которого соединен с управл ющим входом дешифратора и  вл етс  синхровходом блока, группа выходов счетчика соединена с группой информационных входов дешифратора, выходы которого с первого по н-й соедр нены соответственно с входами элемента ИЛИ, выход которого  вл етс  первым выходом устройства,

160417

выход дешифратора  вл етс  вторым выходом блока,

3. Устройство по п. t, отличающеес  тем, что сигнатурный анализатор содержит регистр сдвига, узел свертки по модулю два, элемент задержки, причем информационный вход сигнатурного анализатора соединен с входом узла свертки по модулю два, группа вхоДов которого соединена с первой группой выходов регистра сдвига, втора  группа выходов которого  вл етс  группой выходов сигнатурного анализатора, установочный вход которого соединен с установочным входом регистра сдвига , синхровход которого соединен с выходом элемента задержки, вход которого  вл етс  синхровходом сигнатурного анализатора, информационньй вход регистра сдвига соединен с выходом узла свертки по модулю два.

1

Изобретение относитс  к контрольно-измерительной технике и может быть использовано дл -контрол  и диагностики цифровых узлов вычислительной техники.

Известно устройство дл  контрол  и диагностики цифровых узлов, содержащее генератор тестов, блок пам ти, сигнатурньп анализатор и индикатор 1

Недостатком устройства  вл етс  низка  производительность, так как дл  оценки работоспособности цифрового узла необходимо вручную щупом проверить сигнатурные свертки в кажf ,o контрольной точке,

Наиб.олее близким техническим решением к предлагаемому  вл етс  устройство дл  обнаружени  неисправностей цифровых узлов., содержащее генератор тестов, первый вход которого соединен с выходом генератора импульсов и первым входом таймера, второй вход генератора тестов соединен с первым входом блока синхронизации, вторым входом таймера, первым входом сигнатурного анализатора, первым входом контролируемого узла и входом

Запуск теста устройства, выходы генератора тестов соединены с входами контролируемого узла, группа выходов которого соединена с первой группой входов селектора, втора  группа входов которого соединена с первой группой выходов блока синхронизации и первой группой входов блока пам ти, управл ющий вход которого соединен с выходом блока синхронизации и . управл кнцим входом блока пам ти, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом таймера, вькод элемента И соединен с вторым входом сигнатурного анализатора, перва  группа входов блока сравнени  соединена с группой выходов сигнатурного анализатора, вторые входы блока сравнени  соединены с выходами блока пам ти, второй элемент И, первый вход которого соединен с вторым выходом таймера , а выход элемента И соединен с вторым входом блока синхронизации 2 .

Недостатком Известного устройства  вл етс  низка  производительность контрол .

Цель изобретени  - повьшениё.производительности контрол  путем получени  общей сигнатуры узла, определ ющей его работоспособность, и исключени  последовательного прЬсмотра контрольньк сверток во всех точках в случае совпадени  общей сигнатуры с эталоном.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цифровьк узлов, содержащее генера-( тор импульсов, генератор тестов, селектор, сигнатурный анализатор, блок синхронизации, блок управлени  блок пам ти, блок сра.внени , два элементаИ, причем вход генератора импульсов соединен с синхровходом генератора тестов и синхровходом блока синхронизации, входы установки в исходное состо ние блока синхронизации , входы установки в исходное состо ние блока синхронизации, генератор тестов, блок управлени , сигнатурного анализатора, провер емого узла объединены и  вл ютс  входом установки в исходное состо ние устройства, группа выходов генератора тестов соединена с группой входов провер емого узла, группа выходов которого соединены с группой информационных входов селектора, группа управл ющих входов которого соединена с группой выходов блока управлени  и группой входов считывани  блока пам ти, группа выходов которого соединена с первой группой входов блока сравнени , втора  группа входов которого соединена с группой выходов сигнатурного анализатора , информационный вход которого соединен с выходом селектора, синхровход которого соединен с первым выходом блока синхр.ониза111ии, введен блок свертки по модулю два, элемент сложени  по модулю два, триггер, индикатор, причем группа выходов провер емого узла соединена с группой входов блока свертки по модулю два, вькод которого соединен с информационным входом селектора, управл ющий вход которого соединен с тактовым выходом блока управлени  входом считывани  блока .пам ти, первым входом первого элемента И и первым входом элемента сложени  по

модулю два, второй вход которого соединен с выходом блока сравнени  и вторым входом первого элемента И, третий вход которого соединен с вторым выходом блока синхронизации и первым входом второго элемента И, второй вход которого соединен с выхо дом элемента сложени  по модулю два, вькод второго элемента И соединен с синхровходом блока управлени , установочный вход устройства соединен с нулевым в,ходом триггера, единичный вход которого соединен с выходом первого элемента И, выход

5 Триггера соединенс входом индикатора , причем блок управлени  содержит счетчик и дешифратор, причем установочный вход блока управле ни  соединен с установочным входом счетчика,

0 синхровход которого  вл етс  синхровходом блока, группа выходов счетчикг соединен с группой входов дешифратора , первый выход которого  вл етс  тактовым выходом блока управлени ,

5 группа выходов дешифратора с второ го по (tn + 1)-й (где tvi - числовыходов провер емого узла)  вл етс  группой выходов блока управлени . Блок синхронизации содержит счетчик, дешифратор и элемент ИЛИ, причем установочный вход блока соединен с установочным входом счетчика, синхровход которого соединен с управл ющим входом дешифратора и  вл етс  синхровходом блока, группа выходов счетчика соединена с группой информа1 онных входов дешифратора, выходы которого с первого по п-й соединены соответственно с входами

элемента ИЛИ, выход jcoToporo  вл етс  первым выходом устройства, выход дешифратора  вл етс  вторым выходом блока.

Кроме торо, сигнатурный анализаj тор содержит регистр сдвига, узел свертки по модулю два, элемент задержки , причем информационный вход сигнатурного анализатора соединен с входом узла свертки по модулю два,

0 группа входов которого соединенс с первой группой выходов регистра сдвига, втора  rjpynna выходов кото рого  вл етс  группой выходов сигнатурного анализатора, установочный

J вход которого соединен с установочным входом регистра сдвига, синхровход -которого соединен с выходом элемента задержки, вход.которого J 1  вл етс  синхровходом сигнатурного анализатора, информационный вход регистра сдвига соединен с выходом узла свертки по модулю два. На фиг. 1 представлена схема пред лагаемого устройства, на фиг. 2 блок синхронизации, на фиг. 3 - бло управлени , на фиг. 4 - сигнатурньй анализатор. Устройство содержит провер емый узел 1, генератор 2 тестов, генератор 3 импульсов, блок 4 синхронизации , блок 5 управлени , сигнатурный анализатор 6, селектор 7, блок 8 пам ти, блок 9 сравнени , элемент . И 10, элемент 11, триЬгер 12, индик тор 13, элемент 14 сравнени  по модулю ДВ1, блок 15 свертки по модулю два и установочный вход 16. Блок 4 синхронизации содержит де шифратор 17, элемент ИЛИ 18 и счетчик 19. Блок 5 управлени  содержит дешиф ратор 20 и счетчик 21. Сигнатурный анализатор 6 содержит регистр 22 сдвига, элемент 23 задержки и узел 24 свертки по модулю два. Устройство работает следующим образом. В начале работы устройства rio ус тановочному входу 16 поступает сигнал , которьм устанавливает провер емый узел 1, генератор 2 тестов, блок 4 синхронизации, блок 5 управлени , сигнатурный анализатор 6 и триггер 12. При этом в блоке 5 управлени  первьй выход дешифратора 20 и выход блока управлени  уста:Навливаютс  в единичное состо ние, в результате чего на выход селектора 7 поступает информаци  с выхода блока 15 свертки по модулю два, а с выхода блока 8 пам ти - первое ело .во. С первым импульсом, вьфаботанШ )1М генератором 8 импульсов, на выходе генератора 2 .тестов устанавливаетс  первое диагностическое сло во. Блок 15 свертки по модулю два сворачивает многоразр дную выходную реакцию контролируемого узла в одноразр дную и через селектор 7 подает ее на информационный вход сигнатурного анализатора 6. Первый импульс генератора 3 проходит на первый выход блока 4 синхронизации и синхровход сигнатурного анализа76 гора 6, задерживаетс  на элементе 23 задержки и фиксирует результат в первом разр де регистра 22 сдвига сигнатурного анализатора 6. С каждым последующим тактовым импульсом генератор 2 тестов устанавливает на своем выходе новое диагностическое воздействие, блок 15 свертки по модулю два сворачивает выходную реакцию контролируемого узла 1, а импульсы сдвига с первого выхода блока 4 синхронизации продвигают информацию в регистре 22 сдвига , -охваченном кольцами обратной св зи, с несокльких разр дов регистра на вход узла 24 свертки по модулю два,.последовательно соединенного с регистром 22 сдвига. По окончании полного теста блок 9 сравнени  устанавливает на своем выходе единичный уровень, если результирующее значение регистра 22 сдвига сигнатурного анализатора 6 совпадает со значением слова на выходе блока 8 пам ти, и.нулевой уровень в проитвоположном случае, а блок 4 синхронизации выдает с второго выхода анализирующий импульс, которьм поступает на входы первбго 1, и второго 10 элементов И. На вход элемента И 11 поступают сигналы с выхода блока 9 сравнени , выхода блока 5 управлени  и второго вьЕсода блока 4 синхронизации. При совпадении этих сигналов триггер 12 устанавливаетс  в единичное состо ние и индикатор 13 сигнализирует, что провер емьй узел исправен. Если результирующа  свертка сигнатурного анализатора 6 не совпадает со значением слова на выходе блока 8пам ти, то на выходе блока 15 свертки по модулю два устанавливаетс  единичный уровень. На входы элемента И 10 поступают два сигнала с блока 15 свертки по модулю два и второго выхода блока 4 синхронизации..При совпадении сигналов на входах элемента И 10 он вырабатывает импульс на переключение блока 5 управлени . В результате блок 5 управлени  подключает через селектор 7 первую контрольную точку к информационному входу сигнатурного анализатора 6 и выводит второе слово из блока 8 пам ти Генератор 2 тестов вновь выдает тестовую последовательность, по окончании которой происходит сравнение остатка сигнатурного анализатора 6 с эталонной сверткой блока 8 пам ти в блоке 9 сравнени .При. совпадении значений сверток устройство 5 переходит к проверке следующей контрольной точки. При несовпадении значений сверток на выходе блока 15 свертки по модулю два - нулевой уровень , элемент И 10 закрыт и блок 5 10 управлени  остаетс  в положении,указывающем номер канала, выходна  n604 7 последовательность которого не совпадает с эталонной, тем самым указыва  на неисправность по этому каналу. Предлагаемое устройство обеспечивает повышение производительности контрол  за счет получени  общей сигнатуры узла, определ ющей его работоспособность , и исключени  последовательного просмотра контрольных сверток во всех точках в случае совпадени  общей сигнатуры с эталоном.

Фиг. 2

Фиг.З

Claims (3)

1. ' 1 . УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее генератор импульсов, генератор тестов, селектор, сигнатурный анализатор, блок синхронизаций·, блок управления, блок памяти, блок сравнения, два элемента И, причем выход генератора импульсов соединен с синхровходом генератора тестов и синхровходом блока синхронизации, входы установки в исходное состояние блока синхронизации, генератор тестов, блока управления, сигнатурного анализатора, проверяемого узла объединены и являются входом установки в исходное состояние устройства, группа выходов генератора тестов соединена с группой входов проверяемого узла, группы выходов которого соединены с группой информационных входов селектора, группа управляющих входов которого соединена с группой выходов блока управлений и группой входов'считывания блока памяти, группа' выходов которого соединена с первой группой входов блока сравнения, вторая группа входов которого соединена с группой выходов сигнатурного анализатора, информационный вход которого соединен с выходом селектора, синхровход которого соединен с первым выходом блока синхронизации, отличающееся тем, что, с целью повышения производительности контроля, в него введен блок свертки по модулю два, элемент сложения rio модулю два, триггер, индикатор,' причем группа выходов проверяемого узла соединена с группой входов блока свертки по модулю два, выход которого соединен с информационным входом селектора, управляющий вход которого соединеА с тактовым выходом блока управления, входом считывания блока памяти, первым входом первого элемента И и первым входом элемента сложения по модулю два, второй вход которого соединен с выходом блока сравнений и вторым входом первого элемента И, третий вход которого соединён с вторым выходом блока синхронизации и первым входом второго элемента И, второй вход которого соединен с выходом элемента сложения по модулю два, выход второго элемента к И соединен с синхровходом блока управления, установочный вход устройства соединен с нулевым входом триггера, единичный вход которого соединен с выходом первого элемента И, выход триггера соединен с входом индикатора, причем блок управления содержит'счетчик и дешифратор, причем установочный вход блока управления соединен с установочным входом счетчика, синхровход которого является синхровходом блока, группа выходов счетчика соединена с груп

   SU .,.,1160417 пой входов дешифратора, первый выход которого является тактовым выходом блока управления, группа выходов дешифратора с второго по (tn + 1)-й является группой выходов блока управления,
2. 2. Устройство поп. 1, отличающееся тем, что блок синхронизации содержит счетчик, дешифратор и элемент ИЛИ, причем установочный вход блока соединен с установочным входом счетчика, синхровход которого соединен с управляющим входом дешифратора и является синхровходом блока, группа выходов счетчика соединена с группой информационных входов дешифратора, выходы которого с первого по n-й соединены соответственно с входами элемента ИЛИ, выход которого является первым выходом устройства, 2^п-й выход дешифратора является вторым выходом блока.
3. 3. Устройство по π. 1, отличающееся тем, что сигнатурный анализатор содержит регистр сдвига, узел свертки по модулю два, элемент задержки, причем информацйон ный вход сигнатурного анализатора соединен с входом узла свертки по модулю два, группа входов которого соединена с первой группой выходов регистра сдвига, вторая группа выходов которого является группой выходов сигнатурного анализатора, установочный вход которого соединен с установочным входом регистра сдвига, синхровход которого соединен с выходом элемента задержки, вход которого является синхровходом сигнатурного анализатора, информационный вход регистра сдвига соединен с выходом узла свертки по модулю два.