SU1067506A1 - Устройство дл контрол и диагностики цифровых блоков - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСТИКИ ЦИФРОВЫХ БЛОКОВ, содержащее блок управлени , сигнатурный анализатор, блок выбора следующего канала, регистр коммутации, регистр каналов, блок магистральных коммутаторов , схему сравнени , причем первый выход блока управлени  соединен с первым входом блока выбора следующего канала, выход которого подключен к первому входу блока управлени , второй выход блока управлени  подключен к входу записи регистра коммутации, первый выход которого подключен к первому входу блока маги стральных коммутаторов, первый выход которого  вл етс  выходом устройства , третий выход блока управлени  подключен к входу записи регистра каналов, выход которого подключен к первому входу схемы сравнени , выходом подключенной к второму входу блока управлени , четвертый, п тый и шестой выходы блока управлени  подключены соответственно.к первому, второму и третьему входам сигнатурного анализатора, отличающеес  тем, что, с целью уменьшени  объема оборудовани  оно содержит регистр адреса, счетчик адреса , блок посто нной пам ти, триггер, счетчик каналов, первый и вторЬй мультиплексоры, коммутатор, первый вход кюторого  вл етс  информационным входом устройства, а выход подключен к четвертому входу сигнатурного анализатора, второй вход комму-, татора подключен к выходу первого мультиплексора, первый вход которого подключен к второму выходу блока магистральных коммутаторов, второй вход которого подключен к второму выходу регистра коммутации и к перт вому входу второго мультиплексора, выход которого подключен к второму входу первого мультиплексора и к третьему входу блока управлени , седьмой и восьмой выходы которого подключены соответственно к счетному и установочному входам счетчика каналов, выход которого подключен к третьему входу первого мульти-§ плексора и к вторым входам второго КЛ мультиплексора и схемы сравнени , дев тый выход блока управлени  подключен к входу занесени  регистра 1 адреса, счетный вход которого под ,ключен к второму выходу блока управ-g лени , информационный вход регистра I адреса  вл етс  адресным входом уст4 ройства, а выход подключен к информационному входу счетчика адреса, 1 счетный вход и вход занесени  кото- рого подключены соответственно к дес тому и одиннадцатому выходам .блока сд управлени , двенадцатый выход- блока управлени  подключен к установочным о а: входам регистра коммутации и реги- : стра каналов, выход счетчика адреса подключен к адресному входу блока посто нной пам ти, выход которого подключен к третьему входу блока магистральных коммутаторов, вторым входам регистра коммутации, регистра каналов и к входу установки триггера, вход сброса которого подключен к первому выходу блока управлени , единичный выход триггера подключен к четвертому входу блока управлени , п тый вход которого  вл етс  входом . Пуск устройства, шестой вход которого  вл етс  входом Обща  сигна

Description

тура - канальна  сигнатура устройства , седьмой вход которого  вл етс  входом режима Одиночный - циклический устройства, третий и четвертьой входы коммутатора  вл ютс  управл ющими входами режима Обща  сигнатура - канальна  сигнатура и Контроль произвольной точки устройства соответственно.

2. Устройство по П.1, отличающеес  тем, что блок управ1 лени  содержит генератор тактовых импульсов, первый и второй триггеры, третий мультиплексор, первый и второй элементы И, формирователь одиночного импульса, дешифратор перехо дов, дешифратор управл ющих сигналов,, счетчик, шифратор, шесть элементов ИЛИ, элемент И-НЕ, причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов И и к первому установочному входу второго триггера, единичный выход которого подключен к второму входу второго элемента И, третий вход которого Объединен с входом синхронизации дешифратора переходов и подключен к пр мому выходу третьего мультиплексора, вход синхронизации которого подключен к нулевому.ВЫХОДУ второго триггера, вход сброса которого подключен к двенадцатому выходу дешифратора управл квдих сигналов , второй вход первого элемента И подключен к единичному выходу первого триггера, установочный вход которого подключен к восьмому выходу дешифратора управл ющих сигналов, инверсный выход третьего мультиплексора подключен к входу синхронизации дешифратора управл ющих сигналов , адресные входы третьего мультиплексора , дешифратора переходов, дешифратора управл ющих сигналов соответственно объединены и подключены к соответствующим выходил счетчика , счетный вход которого подключен к выходу второго элемента И, а вход сброса объединен с вторым установочным входом второго триггера и подключен к выходу формировател  одиночного импульса, вход которого  вл етс  входом Пуск устройства , первый вход первого элемента ЛИ шифратора объединен с первым Bxq ом п того элемента ИЛИ шифратора подключен к четвертому выходу деифратора переходов, второй вход ервого и первый вход четвертого лементов ИЛИ шифратора объединены подключены к шестому выходу дешифатора переходов, третий вход перого и вторые входы четвертого и п ого элементов ИЛИ шифратора объединены и подключены к седьмому выходу ешифратора перехолов, четвертый ход nepBof-o и третий вход п того,, элементов ИЛИ шифратора объединены и подключены к дев тому выходу дешифра1тора переходов, п тый вход первого, первый вход второго, третий вход четвертого и четвертйй вход п того элементов ИЛИ шифратора объе .динены и подключены к дес тому выходу дешифратора переходов, шестой вход первого, второй вход второго и четвертый вход четвертого элементов ИЛИ шифратора объединены и подключены к одиннадцатому выходу дешифратора переходов, седьмой вход первого,третий вход второго и первый вход третьего элементов ИЖ шифратора объединены и подключены к двенадцатому выходу дешифратора переходов, восьмой вход первого и п тые входы четвертого и п того элементов Р{ЛИ шифратора объединены и подключены к четырнадцатому выходу дешифратора перехрдов дев тый вход первого, четвертый вход второго, второй вход третьего и шестой вход п того элементов ИЛИ шифратора объединены и подколочены к п тнадцатому выходу дешифратора переходов, выходы первого, второго, третьего, четвертого и п того элементов ИЛИ шифратора подключены к соответствутощим входам занесени  счетчика, первый вход первого элемента ИЛИ под- ктаочен к первому выходу дешифратора управл ющих сигналов, второй выход которого  вл етс  третьим выходом блока управлени , второй вход второ .го и первый вход третьего элементов ИЛИ объединены и подключены к шестому выходу дешифратора управл ющих сигналов, тринадцатый выход которого подключен к второму входу третьего элемента ИЛИ, третий вход которого объединен с третьим входсгм второго элемента ИЛИ и подключен к одиннадцатому выходу дешифратора управл ющих сигналов, первые входы второго, четвертого , п того и шестого элементовМЛИ и вход элемента НЕ объединены и подключены к выходу формировател  одиночного импульса, второй вход четвертого элемента ИЛИ подключен к третьему выходу дешифратора управл ющих сигналов и  вл етс  п тым выходом блока управлени , вторые BXOJ5J п того и шестого элементов ИЛИ объединены и подключены к дев тому выходу дешифратора управл ющих сигналов, выход шестого элемента ИЛИ подк лючен к входу сброса первого триггера, нулевой и п тый выходы дешифратора управл ющих сигналов  вл ютс  ссютветственно вторые и седьмым выходами блока управлени , выходаа первого, второго, третьего,четвертого и п того элементов ИЛИ и элемента НЕ  вл ютс  соответственно дес тым, BocbMt, шестым, первым, двенадцатью, одиннадцатым и дев тым выходами блока управлени , выход первого элемента И  вл етс  четвертым выходом блока управлени , нулевой , первый, второй, третий, п тый , восьмой и тринадцатый информационные входы третьего мультиплексора объединены и подключены к шине единичного потенциала, четвертый , шестой, дев тый, дес тый, двенадцатый и четырнадцатый информационные входы третьего мультиплексора

 вл ютс  соответственно третьим, вторым, четвертым, шестым, седьмым и первым входами блока управлени , седьмой и п тнадцатый входы третьего мультиплексора объединены и подключены к шине нулевого потенциала, выход формировател  одиночного импуль са  вл етс  двенадцатым выходом блока управлени .

Изобретение относитс  к области вычислительной техники и предназначено дл  тестового контрол  и днаг ностикй цифровых блоков, узлов и приборов.. Известно устройство дл  тестоврг 5 контрол  цифровых узлов цифровой вычислительной машины, содержащее блок пам ти (тepминaлoв, предназначенный дл  хранени  тестовой программы, блокввода, через которы передаетс  информаци  из блока пам ти 8 регистр тестов или регистр управлени , дешифраторы/ управл ющи работой переключателей/ которые слу жат дл  подключени  напр жений, вырабатываемых блоком напр жений , к схемсш сравнени , формирователи входных сигналов и индикаторы 11 . Недостатком этого устройства  вл етс  то, что оно не может быть пр менено дл  контрол  блоков, на кото рые необходимо подавать стимулирующ сигналы, с высокой частотой, так как скорость ввода стимулирующих сигналов ограничиваетс  устройством ввод Дй)угим недостатком  вл етс  невозможность подачи на его входа циклических последовательностей стимулирующих сигналов, что позвол ло ба 1наблюдать ответные реакции контролн груемого блока с целью диагностики, например, на экране осциллографа,та как в этом устройстве нет блока, обеспечивающего циклическое формиро вание стимулирующих сигналов с дос:таточно высокой частотой. Кроме тог устройство не позвол ет проводить диагностику до элемента включительн в контролируемом блоке. . Наиболее близким к данному изобретению  вл етс  устройство дл  кон рол  и диагностики логических узлов содержащее блок терминалов, блок вво да-вывода, три регистра, блок опорных напр жений, каналы по числу контактов провер емого узла, каждай канал содержит дешифратор, переключатель , узел сравнени , формирователь импульса, причем выход блока теЕ 1иналов соединен с первым входом блока ввода-вывода, первый выход которого соединен с входом блока терминалов, второй вход блока ввода-вывода соединен с входом второго регистра и вторым входом первого регистра, выходы Третьего регистра соединены соответственно с управл ющими входами дешифраторов, выходы которых соответственно с первыми входами переключателей , вторые входы которых соединены с выходом блока опорных напр жений , первые выходы переключателей соединены соответственно с первыми информационными входами узлов сравнени , вторые информационные входы которых соединены соответственно с выходными контактами провер емого узла, входные контакты которого соединены соответственно с выходами формирователей, входы которых соединены соответственно со ВТОРШ4И выходами переключателей, а также элемент И-ИЛИ, регистр сдвига, блок управлени , преобразователь импульсного сигнала в сигнатуру, два блока пам ти, причем управл юцдай вход регистра сдвига соединен с первым входом блока управлени , вто .оой выход которого соединен с управл ющими входами узлов сравнени , перва  группа выходов блока управлени  соединена с управл ющими входами первого и второго блоков пам ти,выхода первого блока пам ти соединены соответственно с информационными входами дешифраторов,выходы второго блока пам ти соединены с группой информационных входов регистра сдвига, выходы которого соединены с входами третьего регистра и с информационными входами первых блоков пам ти, информационный вход регистра сдвига соединен с выходом элемента И-ИЛИ, первый вход которого соединен с первым входе блока преобразовани  импульсного сигнала в сигнат у и  вл етс  входом устройства, второй вход элемента И-ИЛИ соединен с вторым выходом первого регистра,пеовый вход которого соединен с выходом регистра сдвига, второй вход первого регистра соединен с выходом блок преобразовани  импульсного сигнала в сигнатуру, выход второго регистра соединен с первым входом блока упра лени , третий выход которого соединен с вторым входом элемента И-ИЛИ, третий вход блока ввода-вывода соединен с второй группой выходов блок управлени , треть  группа выходов которого соединена с вторым входом блока преобразовани  кода, второй вход блока управлени  соединен с вы ходом второго регистра Г21. Недостаток устройства - его слож ность, котора  обуславливает низкую надежность работы. Цель изобретени  - уменьшение объема оборудовани . Поставленна  цель достигаетс  тем, что в устройство, содержащее блок управлени , сигнатурный анализатор , блок выбора следующего кана ла ,регистр коммутации, регистр каналов , блок магистральных коммутаторов , схему сравнени , причем первый выход блока управлени  соединен с первым входом блока выбора следующего канала, выход которого подключен к первому входу блока управлени , второй выход блока управлени  подклю чен к входу записи регистра коммутации , первый выход которого подключен к первому входу блока магистральных коммутаторов, первый выход которого  вл етс  выходом устройства, третий выход блока управлени  подключен к входу записи регистра каналов, выход которого подключен к первому вхорЛ/ схемы сравнени , выходом подключенной к второму входу блока управлени , четвертый, п тый и шестой выходы блока управлени  подключены соответственно к первому, второму и тре тьему входам сигнатурного анализатора , введены регистр адреса, счетчики адреса, блок посто нной пам ти триггер, счетчик каналов, первый и второй мультиплексоры, коммутатор, первый вход которого  вл етс  информационным входом устройства, а выход подключен к четвертому входу сигнатурного анализатора, второй ) вход коммутатора подключен к выходу первого мультиплексора, первый вход которого подключен к второму выходу блока магистральных коммутаторов, второй вход которого подключен к второму выходу регистра коммутации и к первому входу второго мульти-. плексора, выход которого подключен к второму входу первого мультиплек-. сора и к третьему входу блока управлени , седьмой и восьмой выходы которого подключены соответственно к счетному и установочному BXO дам счетчика каналов, выход которого подключен к третьему входу первого мультиплексора и к входам второго мультиплексора и схемы сравнени , дев тый выход блока управлени  подключен к входу занесени  регистра адреса, счетный вход которого подключен к второму выходу блока управлени , информационный вход регистра адреса  вл етс  адресным входом устройства, а выход подключен к информационному входу счетчика адреса , счетный вход и вход занесени  которого подключены соответственно, к дес тому и одиннадцатому выходам . блока управлени , двенадцатый выход блока управлени  подключен к установочным входам регистра коммутации и регистра каналов, выход счетчика адреса подключен к адресному входу блока посто нной пам ти, выход которого подключен к третьему входу блока магистральных коммутаторов,втГорым входам регистра коммутации, регистра каналов и к входу установки триггера , вход сброса которого подключен к первому выходу блока управлени , единичный выход триггера подключен к четвертому входу блока управлени , п тый вход которого  вл етс  входом Пуск устройства, шестой вход которого  вл етс  входом Обща  сигнатура - канальна  сигнатура устройства, седьмой вход которого  вл етс  входом режима Одиночный - циклический устройства, третий и четвертый входы коммутатора  вл ютс  управл ющими входами режима Обща  сигнатура канальна  сигнатура и Контроль произвольной точки устройства соответственно . Кроме того, блок управлени  содержит генератор тактовых импульсов, первый и второй триггеры, третий мультиплексор, первый и второй элементы И, формирователь одиночного импульса, дешифратор переходов, дешифратор управл ющих сигналов, счетчик, шифратор, шесть элементов ИЛИ, элемент И-НЕ, причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов И и к первому установочному входу второго триггера, единичный выход которого подключен к второму входу второго элемента И, третий вход которого объединен с входом синхронизации дешифратора переходов и подключен к пр мому выходу третьего мультиплексора, вход синхронизации которого подключен к нулевому выходу второго, триггера вход сброса которого подключен к двенадцатому выходу дешифратора управл ющих сигналов, второй вход первого элемента И подключен к единичному выходу первого триггера, установочный вход которого подключен к восьмому выходу дешифратора управл ющих сигналов, инв;ерсный выход третьего мультиплексора подключен к входу синхронизации дешифратора управл ющих сигналов, адресные входы третьего мультиплексора, дешифратора переходов, дешифратора управл ющих сигналов соответственйо объединены и подключены к соответствующим выходам счетчика,счетный вход которого подключен к выходу второго элемента И, а вход сброса объединен с вторым установочным вхо . дом второго триггера и подключен к выходу формировател  одиночного импульса , вход которого  вл етс  входом Пуск устройства, первый вход первого элемента ИЛИ шифратора объединен с первым входом п того элемента ИЛИ шифратора и подключен к четветому выходу дешифратора переходов, второй вход первого, и первый вход четвертого элементов ИЛИ шифратора объединены и подключены к шестому выходу дешифратора переходов, третий вход первого и вторые входы четеертого и п того элементов ИЛИ шифратора объединены и подключены к седьмому выходу дешифратора переходов , четвертый вход первого и третий вход п того элементов ИЛИ шифратора объединены и подключены к дев тому выходу дешифратора переходов, п тый вход первого, первый вход второго, третий вход четвертого и четвертый вход п того элементов ИЛИ шифратора объединены и подключены к дес тому выходу дешифратора переходов, шестой вход первого, второй вход второго и четвертый вход четвертого элементов ИЛИ шифратора объединены и подключены к одиннадцатому выходу дешифратора переходов, седьмой вход первого , третий вход второго и первый вход третьего элементов ИЛИ шифратора объединены и подключены к двенадцатому выходу дешифратора пераходов , восьмой вход первого и п тые входы четвертого и п того элементов ИЛИ шифратора объединены и подключены к четырнадцатому выходу дешифратора переходов, дев тый вход первого , четвертый вход второго, второй вход третьего и шестой вход п того элементовИЛИ шифратора объединены и подключены к п тнадцатому выходу дешифратора переходов, выходы первого , второго, третьего, четвертого и п того элементов ИЛИ шифратора подключены к соответствуквдим входам занесени  счетчика, первый вход пер вого элемента ИЛИ подключен к первому выходу дешифратора управл ющих сигналов, второй выход которого  вл етс  третьим выходом блока управлени  , второй вход второго и первый вход третьего элементов ИЛИ объеди .нены и подключены к шестому выходу

дешифратора управл ющих сигналов, тринадцатый выход которого подключен к второму входу третьего элемента ИЛИ, третий вход которого объединен с третьим входом второго элемента ИЛИ и подключен к одиннадцатому выходу дешифратора управл ющих сигналов, первые входы второго, четвертого, п того и шестого элементов ИЛИ и вход элемента НЕ объединены и подключены к выходу формировател  одиночного импульса, второй вход четвертого элемента ИЛИ подключен к третьему выходу дешифратора управл ющих сигналов и  вл етс  п тым выходом блока: управлени , вторые входы п того и шестого элементов ИЛИ объединены и подключены к дев тому выходу дешифратора управл ющих сигналов, выход шестого элемента ИЛИ подключен к входу сброса первого триггера, нулевой и п тый выходы дешифратора управл ющих сигналов  вл ютс  соответственно вторым и седьмым выходами блока управлени , выходы первого, второго, третьего, четвертого и п того элементов ИЛИ и элемента НЕ  вл ютс  соответственно дес тым, восьмым, шестым, первым двенадцатым, одиннадцатым и дев тым выходами блока управлени , выход первого элемента И  вл етс  четвертым выходом блока управлени , нулевой , первый, второй, третий, п тый, восьмой и тринадцатый информационные Входы третьего мультиплексора объединены и подключены к шине единичного потенциала, четвертый, шестой , дев тый, дес тый, двенадцатый и четырнадцатый информационные входы третьего мультиплексора  вл ютс  соответственно третьим, вторым, четвертьм , шестым, седьмым и первым входами блока управлени , седьмой и п тнадцатый входа третьего мультиплексора объединены и подключены к шине нулевого потенциала, выход формировател  одиночного импульса  вл етс  двенадцатым выходом блока управлени .

В данном устройстве дл  диагностики неисправностей в цифровой радиоаппаратуре используетс  метод сигнатурного анализа, который позвол ет обнаруживать неисправные компоненты без их удалени  из провер емого устройства , следующим образом. При подаче на входы провер емого устройства тестовых последовательностей снимаемые с выходов провер емого устройства или выходов отдельных компонентов последовательности двоичных сигналов подаютс  на вход генератора сигнатур, который представл ет собой (генератор псевдослучайной двоичной последовательности, на вход которого через сумматор по модулю два подаетс  провер ема  последовательность. Генератор псевдослучайной последова тельности представл ет реПистр сдви с обратными св з ми, которые через сумматор по модулю два соедин ютс  с входами регистра сдвига. Если на вход генератора через сумматор по модулю два подать провер емую после довательность, то это равносильно делению этой последовательности на характеристический многочлен генератора . После окончани  делени  провер емых последовательностей на характеристический многочлен в регистре сдвига остаютс  остатки от делени , которые определ ют вид входной последовательности и называютс  сигнатурами. Веро тность необнаружени  ошибки при сигнатурном анализе приблизительно равна Yi п, где п --количество разр дов в регистре сдвига в ГПСП, и не зависит от длины провер емой последовательности. в данном устройстве тесты хран  с  в блоке посто нной пам ти (ПЗУ), который представл ет набор сменных типовых модулей, что упрощает смену тестов при проверке разнотипных устройств, изменение тестов. так ка врем  считывани  информации из ПЗУ значительно меньше чем из ОЗУ, то это ПОЗВОЛИТ проводить диагностику устройств на .более высокой частоте, что увеличит достоверность проверки Разр дность ПЗУ в устройстве рав на сумме количества входов и выходов в провер емом устройстве плюс один разр д. В этот дополнительный разр д записываетс  признак конца теста. Кадр теста хранитс  в Р раЬр дах ПЗУ. Тест из кадров хранитс  в {N+2)p разр дах ПЗУ. Каждый кадр теста хранитс  в ПЗУ по одному адре су. Первые два кадра теста служебные , которые не вход т собственно в тест проверки. В первом служебном кадре записана программа коммутации блока программных коммутаторов,благодар  чему возможна подача стимули рующих сигналов на провер емое устройство и прием ответных реакций с провер емого устройства. Коммутационна  информаци  записываетс  в позиционном коде. Единица соотве: ствует входу провер емого устройства , а нуль - выходу. Во втором служебном кадре записано в двоичном коде количество каналов (суммарное количество входов и выходов в провер емом устройстве. С третьего кадра начинаетс  собс венно тест, который кончаетс  N+2 кадром, если собственно тест состои из N кадров. В устройстве возможно получение однойобщей сигнатуры провер е мото устройства, которое подклнзчаетс  к устройству через разъем. Это достигаетс  благодар  многократной подаче теста (служебные кадры подаютс  только один раз на провер емое устройство по количеству выходных каналов в провер емом устройстве. Причем ответна  реакци  провер емого устройства по каждому выходному каналу поступает по очереди на сигнатурный анализатор, что позвол ет получить на информационном входе сигнатурного анализатора непрерывный поток информации, который сжимаетс  сигнатурным анализатором до сигнатуры, по которой можно судить о исправности провер емого устройства. В случае получени  неправильной общей сигнатуры можно сн ть сигнатуры каждого выходного канала и обнаружить канал, с выхода которого поступает неправильный поток информации . Это позволит локализовать fpyn ,пу микросхем, среди которых есть неисправна . Затем путем последовательного сн ти  сигнатур в локализованной группе микросхем найти точку в схеме с неправильной сигнатурой, что позволит обнаружить неисправную микросхему.. На фиг. 1 представлена структурна  схема устройстваJ на фиг. 2 и 3 - функциональна  схема блока управлени  и блок-схема алгоритма его работы. На фиг. 1 обозначено: блок 1 управлени , регистр 2 адреса, счетЧик 3 адреса, блок 4 посто нной пам ти , блок 5 выбора следующего канала , счетчик 6 каналов, сигнатурный анализатор 7, коммутатор 8, блок 9 магистральных коммутаторов, триггер 10, регистр 11 коммутации, регистр 12 каналов, первый 13 и второй 14 мультиплексоры, схема сравнени  15, адресный вход 16, вход-выход 17 и информационный вход 18 устройства. На фиг. 2 и 3 обозначено; генератор 19 тактовых импульcos , первый 20 триггер, третий мультиплексор 21, первый элемент И 22, формирователь 23 одиночного импульса , второй триггер 24, дешифратвр 25 переходов, дешифратор 2б упрв5Д ющих сигналов, второй элемент {Г. 27, счетчик 28, шифратор 2 7элементы ИЛИ 30-40 элемент И-НЕ 41, выходы с первого по двенадцатый 42-53, входы с первого по седьмой 54-60, номедза проводов в жгутах 61-70, 71-79, Ч 80-89, номера блоков алгоритма 90105 на блок-схеме. Блок 1 управлени  задает режимы работы всего устройства в соответстии с ал1::оритмом, показанным на фиг. 3. Рёжим1 работы блока 1 управ 5 лени  определ етс  входными сигналами , которые подаютс  на информацион ные входы мультиплексора 21, послед вательность анализа которых определ етс  содержимым счетчика 28 состо ний . Если в счетчике 28 записан код по которому выбираетс  информационный вход мультиплексора 21, на кото рый поступает 1, то она с пр мого выхода мультиплексора 21 поступает на элемент И 27, разреша  прохождение следующего ТИ на счетный вход счетчика 28, и на разрешающий вход дешифратора 25 переходов, запреща  его работу. Одновременно с инверсного выхода мультиплексора 21 инвертированна  1 поступает на разрешающий вход дешифратора 26 управл ющих сигналов , в результате на его выходе,номер которого соответствует коду, поступающему ка входы дешифратора 26 с выхода счетчика 28, сформирует с  сигнал, который выполнит оператор , номер которого равен коду, записанному в данном такте в счетчике 28. С приходом следующего ТИ счетчик 28 перейдет в следующее по пор дку состо ние, т,е. его содержимое увеличитс  на единицу. В соответствии с новым кодом в счетчике 28 анализируетс  следующий по пор дку информационный вход мультипле сора 21, т.е. блок 1 управлени  переходит к выполнению следующего по пор дку оператора алгоритма. Если по коду, записанному в счет чике 28, выбираетс  информационный вход мультиплексора 21, на который подаетс  О, то он с пр мого выход мультиплексора 21 поступает на элемент И 27, запреща  прохождение следующего ТИ на счетный вход счетчика 28, и на разрешающий вход дешифратора 25 переходов, разреша  его работу. Одновременно с инверсно го выхода мультиплексора 21 инвертированный О поступает на разрешающий вход дешифратора 26 управл ю щих сигналов, запреща  его работу. А на выходе дешифратора 25, номер которого соответствует коду, поступ ющему на вход дешифратора 25 с выхода счетчика 28, сформируетс  сигнал , который подаетс  на шифратор. 29, на соответствующем выходе которого сформируетс  код, который запи сываетс  в счетчик 28 уо то иий. Причем код определ етс  соединением этЬго выхода дешифратора 25 с элементами 30-34 ИЛИ шифратора 29. Поэтому содержимое счетчика 28 состо  ний может как увеличиватьс , так и уменьшатьс  на произвольное количес во единиц. В соответствии с новым кодом в счетчике 28 анализируетс  информационный вход мультиплексора 21, номер которого определ етс  содержимым счетчика 28 и блок 1 управлени  переходит к выполнению оператора , номер которого не  вл етс  следующим по пор дку к выполненному предьщущему . оператору. Входы 59 и 60 могут быть в одном из двух положений: 59 - Обща  сигнатура (ОС) - Канальна  сигнатура (КС), 60 - Одиночный (Один) - Циклический (Цикл). При нуле на выходе 59 (ОС) устройство позвол ет получить одну общую дл  всех каналов сигнатуру путем последовательной обработки ответных реакций каналов при подаче тестовых последовательностей на входы провер емого устройства. Причем тест подаетс  на входы провер емого устройства столько раз, сколько выходных каналов у провер емого устройства. Приединице на входе 59 (КС) устройство позвол ет получать последо-.вательно одну за другой по возрастанию номера канала сигнатуры дл  каждого канала. Переход от одного канала к другому происходит с помощью блока 5 выбора следующего канала flo сигналу на его входе. Вход 60 определ ет раЪоту устро ства в одиночном режиме, когда формируетс  сигнатура по одному сигналу Старт, или в циклическом реЖиме , когда формируетс  сигнатура многократно по множеству сигналов Cj-apT. . Устройство позвол ет получать общую сигнатуру как одиночную, так и циклическую. Ка-нальные сигнатуры можно получать только в циклическом режиме, так как при нуле на входе 60 (Одиночный) устрой ство прерывает работу, индициру  сиг натуру последнего проверенного канала . Регистр 2 адреса предназначен дл  хранени  адреса начала теста, котоЕНЛЙ хранитс  в блоке 4. Начальный адрес набираетс , вручную на входе 16. Счетчик 3 адреса предназначен дл  обхода всех адресов блока 4, начина  с адреса начала теста, по которым записан тест проверки контролируемого устройства. Блок 4 предназначен дл  хранени  тест-программ. Блок 5 выбора следующего канала предназначен дл  управлени  последо- вательным получением канальных сигнатур путем подачи сигнала по управл ющему входу. Счетчик 6 каналов предназначен дл  пбдсчета количества проанализированных каналов. Сигнатурный анализатор 7 предназначен дл  формировани  сигнатур из информационных последовательностей, которые поступают в режимах ОС и КС с выхода мультиплексора 13, а в режиме Контроль произвольной точки (КИТ), - с информационного входа 18 который представл ет щуп, на который подаетс  провер ема  информаци  путем касани  наконечником щупа про вер емой точки. Информационный вход сигнатурного анализатора 7 соедин е с  с выходом коммутатора 8. На первые три входа сигнатурного анализатора 7 подаютс  с блока 1 управлени  сигналы Старт, Стоп и такто вые импульсы (ТИ). Сигнатурный анализатор 7  вл етс  выходным блоком устройства, на индикаторе которого отображаетс  сигнатура - результат проверки логических блоков. Коммутатор 8 предназначен дл  коммутации входной информации с информационным входом сигнатурного анализатора 7. Здесь возможны два режима ОС-КС или КПТ, При единице на третьем входе (ОС-КС) блока 8 на информационный вход сигнатурного анализатора 7 информаци  поступает с выхода мультиплексора 13, при единице на четвертом входе (КПТ) блока 8 с входа 1 Блок 9 магистральных коммутаторо предназначен дл  подключени  входны и выходных каналов провер емого уст ройства через вход-выход 17 устройс ва с блока 4, в котором хран тс  тест-программы, и через мультиплексор 13 с информационным входом сигн турного анализатора 7. Триггер 10 предназначен дл  хранени  признака окончани  теста, кот рый поступает из блока 4. Регистр 11 коммутации предназначен дл  хранени  програглмы коммутации , записываемой первым кадром xetj программы из блока 4. Информационны входы регистра 11 соединены с выходами блока 4. Регистр 12 каналов предназначен дл  хранени  количества каналов в провер емом устройстве, которое записываетс  вторым кадром тест-программы из блока 4. Инфо1 1ационные входы регистра 12 соединены с выходами блока 4. Мультиплексоры 13 и 14 предназна чены дл  организации потоков информации с выходов провер емого устрой ства в один поток, который с выхода мультиплексора 13 поступает на информационный вход сигнатурного анализатора 7. Схема 15 сравнени  предназначена дл  сравнени  содержимого счетчика 6 каналов и регистра 12 каналов. Устройство работает в следующих режимаж: СХ:, КС, КПТ. ПервЕлй |}ежим может быть как од ночньаи ), так и циклическим. В режиме одиночной общей сигнатуры входные сигналы 59 и 60 должны задавать следующие положени : 59 - ОС, 60 - Одиночный, вход блока 8 - ОС-КС. Так как в блоке 4 обычно хранитс : несколько тест-программ, то перед запуском устройства надо на адресный вход 16 устройства подать адрес начала тест-программы дл  данного провер емого устройства. Сигналом Пуск блока 1 управлени  сигнал с выхода формировател  23 одиночного импульса сбрасывает в нулевое состо ние счетчик 28 состо ний , регистр 11 и 12, пройд  через элемент 40 ИЛИ, сбрасывает триггер 20, пройд  через элемент 38 ИЛИ триггер 10 и триггер 24, пройд  через элемент 36 ИЛИ, - счетчик 6 каналов , этот же сигнал, пройд  элементы 41 и 39, записывает в регистр 2 адреса и счетчик 3 адреса код адреса А, с которого в блоке 4 начинаетс  тест-программа. Этот же сигнал при совпадении с ТИ, поступившим с генератора 19 тактовых импульсов , устанавливает в единичное состо ние триггер 24. С пр мого выхода триггера 24 1 поступает на второй вход элемента И 27, а с инверсного выхода О поступает на разрешающий вход мультиплексора 21, на пр мети выходе которого формируетс  1 {так как нулевой информационный вход мультиплексора 21 соединен с 1), котора  поступает на третий вход элемента И 27, тем самым разреша  прохождение ТИ на счетный вход счетчика 28 сос то ний, и на разрешающий вход дешифратора 25, запреща  его работу. На инверсном выходе мультиплексора 21 формируетс  О, который поступает на разрешающий вход дешифратора 26 управл ивдих сигналов, разреша  его работу, в результате на его выходе О (43 выход блока 1 управлени ) формируетс  1, котора  поступает на счетный вход С1 регистра 2 адреса , устанавлива  в нем адрес R+l, и на вход разрешени  записи регист-г ра 11 коммутации, записыва  в него программу коммутации из блока 4 Таким образом, вьиюлн етс  90 оператор алгоритма (с м, фиг. 3) работы устройства. Так как не только нулевой информационный вход мультиплексора 21 подключен к 1, но и первый, второй и третий.входы, то блок 1 управлени  последовательно проходит все состо ни  до 94 включительно . При этом выполн етс  91, 92 и 93-й операторы в соответствии с алгоритмом. При выполнении 91-го оператора сигнал с выхода 51 блока 1 управлени  поступает на счетный вход С1 счетчика 3 адреса. В результате в нем устанавливаетс  адрес А+1, по которому в блок 4 записано количество каналов в провер емом устройстве. При выполнении второго оператора сигнал с выхода 44 блока 1 управлени  поступает на вход записи регистра 12 каналов, записыва  в него количество каналов в провер емом устройстве. При выполнении третьего оператор сигнал с выхода 46 блока 1 управлени  поступает на второй вход сигнатурного анализатора 7, подготавлива  его к работе, и через элемент 38 на Е вход триггера 10 и установочные входы регистров 11 и 12. После окончани  выполнени  93-го оператора, который заканчиваетс  за писью в счетчик 28 состо ний четвер того ТИ, анализируетс  четвертый вхо мультиплексора 21, на который поступает сигнал с выхода мультиплексора 14. Так как на первый вход мул типлексора 14 поступают сигналы с регистра 11 коммутации, а счетчик 6 каналов находитс  в нулевом состо нии , то при выполнении четвертого оператора анализируетс  нулевой канал провер емого устройства. Нуль в нулевом разр де регистра 11 коммутации соответствует входу/ единица - выходу провер емого устройств .а . Если нулевой канал у провер емого устройства вход, то мультиплексор 13 закрыт, на четвертом входе мультиплексора 21 - 1, счетчик 28 переходит в п тое состо  ние и выполн етс  п тый оператор. Если нулевой канал у провер емого устройства выход, то мультиплексор 13 открыт, на четвертом входе мультиплексора 21 О, счетчик 28 переходит , в восьмое состо ние и выполн етс  восьмой оператор. ПРИ выполнении п того оператора сигнал с выхода 48 блока 1 управлени  поступает на счетный вход счетчика 6 каналов, записыва  в него единицу. Счетчик 6 каналов выбирает следующий по пор дку разр д регистра 11 коммутации и магистральный коммутатор 9 следующего канала. В шестом состо нии анализируетс  результат сравнени  схемой 15 сравнени  содержимого счетчика 6 каналов и регистра 12 каналов. В случае их равенства на шестой вход мультиплексора 21 поступает 1 и блок 1 управлени  переходит вседьмое состо ние. Если нет, т.е, анализируетс  не последний канал, то на шестой вход мультиплексора 21 посту пает О и блок 1 управлени  возвра щаетс  в четвертое состо ние, в котором анализируетс  на вход или выход следующий по пор дку канал. Если следующий по пор дку канал оказалс  выходом (на первом входе мультиплексора 14 О), то устройство переходит в восьмое состо ние и выполн етс  восьмой оператор. При выполнении восьмого оператора сигнал с выхода 51 блока 1 управлени  поступает на счетный вход счетчика 3 гщреса, переводит следующее состо ние, которое соответствует адресу А+2, по которому в блоке 4 записан первый кадр теста, который через блок 9 коммутаторов и выход 17 поступает на провер емое устройство. Одновременно этот сигнал устанавливает в единичное состо ние триггер 20, который разрешает прохождение ТИ через элемент И 22 на первый вход сигнатурного анализатора 7. С приходом первого ТИ на сигнатурный анализатор 7 начинаетс  формирование сигнатуры. Ответна  реакци  провер емого устройства на первый кадр теста с первого канала (считаем нулевой ка- нал вход, первый канал - выход) через первый вход мультиплексора 13 поступает на четвертый вход сигна° турного анализатора 7. В дев том состо нии анализируетс  состо ние триггера 10, в котором из блока 4 записываетс  признак окон чани  теста. Если тест кончилс , то на нулевом выходе триггера 10 уста навливаетс  1 и блок 1 управлени  переходит в дес тое состо ние. Если тест не кончилс , то на нулевом выходе триггера 10 остаетс  О и блок 1 управлени  переходит снова в восьмое состо ние. Второе выполнение восьмого оператора происходит, как ив первом случае . Счетчик 3 адреса переводитс  в последующее состо ние, которое соответствует адресу А+3, по которому записан второй кадр теста, который тем же путем поступает на провер емое устройство. Сигнал на триггер 20 подтверждает его единичное состо ние , хот  поступление ТИ на сигна турный анализатор 7 не прекращалась. Ответна  реакци  провер емого устройства на второй кадр теста .также поступает на четвертый вход сигнатурного анализатора 7. Затем оп ть выполн етс  дев тый оператор. И если тест не кончилс , то устройство поочередно переходит из восьмого состо ни  в дев тое, а из дев того в восьмое, пока не кончитс  тест.Все это врем  формируетс  сигнатура этого канала. В последнем кадре теста, в разр де отведенном дл  признака конца теста, записываетс  единица, котора  при считывании последнего кадра теста из блока 4 переписываетс  в триггер 10. Это приводит к тому, что

,блок 1 управлени  переходит в дес тое состо ние.

При вьшолненни 99-го оператора сигнал с дев того выхода дешифратора 26 управл ющих сигналов через зл&лен ИЛИ 39 и 40 поступает на вход записи счетчика 3 адреса, переписав в него содержимое регистра 2 адреса (адрес А+1), и сбрасывает триггер 20, запретив поступление ТИ на сигнатурный анализатор 7, в результате прекращаетс  формирование сигнатуры.

В дес том (100-й оператор) состо НИИ анализируетс  шестой вход блока 1 управлени  (59), на котором устанолено положение ОС,при котором на вхо де 59 уровень 1, , В одиннадцатом ( 101-й оператор) состо нии, как и в шестсш анализируетс  результат сравнени  содержимого сгчетчика 6 каналов и регистра 12 каналов. В случае их равенства на одиннадцатый вход мультиплексора 21 поступает 1 и управлени , выполнив 101-й оператор, переходит в 12-е состо ние (102-й оператор). Если содержимое не , т.е. анализировалс  не последний канал/ то на одиннадцатый вход мультиплексора 21 поступает О и блок 1 управлени  воз;вращаетс  в п тое состо ние.

При выполнении 95-го оператора в счетчик 6 каналов записываетс  еще одна единица, тем выберетс  по входу мультиплексора 14 следующий разр д регистра 11 коммутации , а по входу мультиплексора 13 магистральный коммутатор 9 следующего канала.

В шестом состо нии (оператор 96) оп ть анализируетс  выход схемы 15 сравнени . И если это не последний канал, т.е. СТС j G 12 (см.фиг. 3), то блок 1 управлени  переходит в четвертое состо ние, в котором анализируетс  второй канал, согласно записанному к этсму моменту количеству икшульсов в счетчик 6 каналов .

Есл|1 второй канал окажетс  входом (1 на втором входе мультиплексора 14), то блок 1 управлени  последовательио проходит состо ние п тое и шестое (95-й и 96-й операто1«) и оп ть анализируетс  выход мультиплексора . 1 4 , сигнал на выходе которо го уже соо гветствует коммутаций третьего канала и т.д.

Если второй канал окажетс  выходом (О на втором входе мультиплексора 14), то блок 1 управлени  переходит в восьмое состо ние и, аналогично первому каналу, поочередно выполн етс  98-й операторг проход  через 99-й оператор. В результате продолжаетс  Формирование сигнатуры, так как на сигнатурный анализатор

начнут поступать ТИ и ответные реакции провер емого устройства на последовательность тестовых кадров.

С приходом последнего кадра, в котором записан признак конца теста, блок 1 управлени  выполн ет 99-й оператор, в результате содержимое регистра 2 адреса оп ть переписываетс  в счетчик 3 адреса и прекращаетс  подача ТИ на сигнатурный анализатор 7.

Далее устройство продолжает работать аналогично указанному, поочередно анализиру  каналы провер емого устройства и при обнаружении выхода, подавать на входы провер емого устройства тест, а ответную реакцию этого выхода подавать на четвертый вход сигнатурного анализатора 7.

Если в провер емое- устройстве последний канал - вход, то блок 1 управлени , перейд  в шестое состоАние (96-й оператор), выполн ет шестой оператор при выполнении которог на выходе 47 блока 1 управлени  1)рмируетс  сигнал Стоп который, поступа  на третий вход сигнатурного анализатора 7;, заканчивает формирование общей cfirttafypa дл  всех выходов провер емого устройства. Сигнатура высвечиваетс  на индикаторе. Сигнал с выхода 49 блока 1 управлений поступает на счетчик 6 каналов и устанавливает его в нулевое состо ние .

Из седьмого состо ни  устройство переходит в двеиаДца1;ое (102-й оператор ) , при котором анализируетс  состо ние седьмого входа (60), котр1№ий соединен с выходом 49 мультиплексора 21. С входа 60 в положении ОДИНОЧНА на вход блока 1 управлеии  подаетс  1. При выполнении 102-го оператора сигнал с двенадцатого выхода дешифратора 26 управл ющих сигналов поступает на триггер 24 и устанавливает его в нулевое состо ние, запреща  прохождение следующего ТИ иа счетчик 28 состо ний. Устройство останавливаетс .

Бели в провер емом устройстве последний канал выход, то управлени , перейд  в одиннадцатое состо ние (101-й с ератор), выполн ет оператор 101-й. при выполне- НИИ которого, как и оператора, на выходе 47 блока 1 управлени  формируетс  сигнал Стоп, который, поступа  на третий вход з гнатурHoroL анализатора 7, заканчивает формирование оСйцей сигнатуры дл  всех выходов провер емого устройства . Сигнатура высвечиваетс  иа индикаторе . Сигнгш с выхода 49 блока 1 управлени  поступает на счетчик 6 каналов и устанавливает его в нулевое состо ние. В двенадцатом состо нии (оператор102-й ) анализируетс  сигнал 60 как указано, поэтому после вьшолнени  102-го оператора устройство ос навливаетс . На этсм режим заканчи ваетс . В режиме циклической общей сигн туры входные сигналы должны иметь следующие значени : 59 - ОС, 60 Циклический , вход блока 8 - ОС-К После подачи сигнала Пуск на блоке 1 управлени  устройство рабо тает, как и в пр.едьадущем режиме,до двенадцатого состо ни  (оператор 102-й), при переходе, в которое ан лизируетс  сигнал 60, блок 1 управл ни  переходит в третье состо ние (оператор 93-й) , так как на входе 60 блока 1 управлени  подаетс  О Затем, начина  с 93-го оператора, устройство работает, как и в преды дущем режиме. Каждый раз после выполнени  101-го оператора полученна  сигнатура высвечиваетс  на индикаторе . Если на входе 60 присутствует сигнал Одиночный циклический режим прерываетс  и устройство останавливаетс , а на индикаторе сигна турного анализатора 7 высвечиваетс  сигнатура провер емого устройства . В режш-(е КС входные сигналы должны иметь следукадие значени : 59 - КС, 60 - Циклический, вход блока 8 - ОС-КС. В этом режиме снимаютс  сигнатуры каждого выходного канала провер емого устройства в отдельности. Переход от одног выходного канала к следующему производитс  подачей сигнала О на вход 54 блока 1 управлени . После набора адреса начала тест программы и подачи сигнала Пуск на блоке 1 управлени  устройство работает до дес того состо ни , как и в двух предыдущих режимах. При переходе в дес тое состо ние (оператор 100), в котором анализируетс  сигнал 59, блок 1 управлени переходит в тринадцатое состо ние, так как на вход 59 блока 1 управлени  подаетс  О. При выполнении оператора 103-го на выходе 47 блока 1 управлени  формируетс  сигнал Стоп который поступа  на третий вход сигнатурного анализатора 7, заканчивает формирование сигнатуры первого канала - выхода провер емого устройства . .Эта сигнатура высвечиваетс  на индикаторе сигнатурного анализа тора 7. Если к моменту окончани  выполн ни  оператора 103-го на входе 54 находитс  нуль, то из состо ни  14 блок 1 управлени  переходит в две- надцатое,состо ние (оператор 102), затем в тре-тье состо ние (оператсф 93); затем на операторы 94, 98, 99, 98, 99, 98, 99, 98, 99,,,100, 103. После выполнени  оператора 103 на индикаторы сигнатурного анализатора 7 высветитс  сигнатура того же канала, так как содержимое счетчика 6 каналов не изменилось. Так продолжаетс  до тех пор, пока сигнал 54 единица. Блок 1 управлени  поэтому переходит в п тнадцатое .состо ние (оператор 105), а затем в одиннадцатое (оператор 101). Если предыдущий канал не последний, то устройство последовательно проходит операторы 95, 96, 94, 95, 96, 94 и т.д., пока не встретитс  канал - выход, с которого надо получить сигнатуру. Если такой каНсШ встретитс , то после оператора 94 устройство поочередно переходит из оператора 98 в 99 до окончани  теста. После окончани  теста устройство проходит операторы 100, 103 (высвечивание сигнатуры этого канала ВЫХОД ), 104 (сигнал 54 нуль), 10, 93, 94, 98, 99...98, 99, 100, 103 (второе высвечивание сигнатуры этого же канала - выход), 104 (сигнал 54 нуль) 105, 101 (канал последний), . 102, 93, 94 и т.д. В этс ч случае, когда последним каналом  вл етс  канал-выход, блок 1 управлени  автси атически переходит к повторному сн тию сигнатуры с первого каналавыхода . А затем после каждого по влени  на входе 54 единицы можно получить повторно сигнатуру всех каналоввыходов . Если в провер емс  устройстве последний канал - это канал-вход, то блок 1 управлени  из состо ни  6 пройдет операторы 97, 102, 93, 94 и т.д., дойдет до первого канала выхода и снимает повторно сигнатуру с этого канала. Затем после каждого По влени  на входе 54 единицы можно -получить повторно сигнатуры всех ка:нгшов - выходов. Чтобы прервать работу устройства, надо тумблер подать на вход 54 нуль, т.е. положение Одиночный. Циклический режим прерветс  и устЕ ойство остановитс , а на индикаторе сигнатур ;ного анализатора 7 высветитс  сигнатура последнего канала. В режиме КПТ входные сигналы должны йалеть следующие значени : 59 - КС, 60 - Циклический, вход блока 8 - КПТ. В этом рекиме снимаютс  сигнатуры с произвольных точек провер шлого устройства, когда на входы провер емого устройства подаетс  тест-программа . Так как в этом режиме инфор)Маци  поступает на четвейт.ый сигна турйЬго анализатора 7 с входа 18, то дл  получени  сигнатур с внутрен-i

них точек провер емого устройства достаточно обеспечить многократную подачу тест-просрамм на входы провер емого устройства. Поэтому в этом режиме устройство работает так же, Kak и режиме канальной сигнатуры , когда снимаетс  многократна  сигнатура с одного какого-либо канала-выхода .

После набора адреса начала тестпрограммы надо подать сигнал Пуск блока 1 управлени . Теперь, каса сь концом щупа (вход 18 устройства) точек на провер емом устройстве, мож59 60

но снимать с них сигнатуры, которые высвечиваютс  на индикаторе сигнатурного анализатора 7.

Таким образом, устройство благодар  ПЗУ дл  хранени  тестов, а не перфолент, значительно упростилось по сравнению с устройством-прототипом . Отпала необходимость в ФСМ, алфавитно-цифровой клавиатуре, блоке ввода - вывода, двух блоках пам ти . Использование сигнатурного анализатора .позволило исключить

дисплей.

IВ

D

F

Н

Claims (2)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

И ДИАГНОСТИКИ ЦИФРОВЫХ БЛОКОВ, содержащее блок управления, сигнатурный анализатор, блок выбора следующего канала, регистр коммутации, регистр каналов, блок магистральных коммутаторов, схему сравнения, причем первый выход блока управления соединен' с первым входом блока выбора следующего канала, выход которого подключен к первому входу блока управления, второй выход блока управления подключен к входу записи регистра коммутации, первый выход которого подключен к первому входу блока маги** стральных коммутаторов, первый выход которого является выходом устройства, третий выход блока управления подключен к входу записи регистра каналов, выход которого подключен к первому входу схемы сравнения, выходом подключенной к второму входу блока управления, четвертый, пятый и шестой выходы блока управления подключены соответственно»к первому, второму и третьему входам сигнатурного анализатора, отличающееся тем, что, с целью уменьшения объема оборудования оно содержит регистр адреса, счетчик адреса, блок постоянной памяти, триггер, счетчик каналов, первый и второй мультиплексоры, коммутатор, первый вход которого является информационным входом устройства, а выход под ключен к четвертому входу сигнатурного анализатора, второй вход комму-, татора подключен к выходу первого мультиплексора/ первый вход которого подключен к второму выходу блока магистральных коммутаторов, второй вход которого подключен к второму выходу регистра коммутации и к перт вому входу второго мультиплексора, выход которого подключен к второму входу первого мультиплексора и к третьему входу блока управления, седьмой и восьмой выходы которого подключены соответственно к счетному и установочному входам счетчика каналов, выход которого подключен к третьему входу первого мульти-§ плексора и к вторым входам второго мультиплексора и схемы сравнения, девятый выход блока управления подключен к входу занесения регистра (адреса, счетный вход которого подключен к второму выходу блока управ- g ления, информационный вход регистра I “ адреса является адресным входом уст-|. ройства, а выход подключен к информационному входу счетчика адреса, счетный вход и вход занесения кото- ; рого подключены соответственно к десятому и одиннадцатому выходам .блока управления, двенадцатый выход- блока управления подключен к установочным входам регистра коммутации и регистра каналов, выход счетчика адреса подключен к адресному входу блока постоянной памяти, выход которого подключен к третьему входу блока магистральных коммутаторов, вторым входам регистра коммутации, регистра каналов и к входу установки триггера, вход сброса которого подключен к первому выходу блока управления, единичный выход триггера подключен к четвертому входу блока управления, пятый вход которого является входом Пуск устройства, шестой вход которого является входом Общая сигна •гура - канальная сигнатура устройства, седьмой вход которого является входом режима Одиночный - циклический устройства, третий и четвертый входы коммутатора являются управляющими входами режима Общая сигнатура - канальная сигнатура и Контроль произвольной точки устройства соответственно.

2. Устройство по п.1, отличающееся тем, что блок управ·*, ления содержит генератор тактовых ' импульсов, первый и второй триггеры, третий мультиплексор, первый и второй элементы И, формирователь одиночного импульса, дешифратор переход , дов, дешифратор управляющих сигналов счетчик, шифратор, шесть элементов ИЛИ, элемент И-НЕ, причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов И и к первому установочному входу второго триггера, единичный выход которого подключен к второму входу второго элемента И, третий вход которого юбъединен( с входом синхронизации дешифратора переходов и подключен к прямому выходу третьего мультиплексора, вход синхронизации которого подключен к нулевому,выходу второго триггера, вход сброса которого подключен к двенадцатому выходу дешифратора управляющих сигналов, второй вход первого элемента И подключен к единичному выходу первого триггера, установочный вход которого подключен к восьмому выходу дешифратора управляющих сигналов, инверсный выход третьего мультиплексора подключен к входу синхронизации дешифратора управляющих сигналов, адресные входы третьего мультиплексора, дешифратора переходов, дешифратора управляющих сигналов соответственно объединены и подключены к соответствующим выходам счетчика, счетный вход которого подключен к выходу второго элемента И, а вход сброса объединен с вторым установочным входом второго триггера и подключен к выходу формирователя одиночного импульса, вход которого является входом Пуск устройства, первый вход первого элемента ИЛИ шифратора объединен с первым вх<? дом пятого элемента ИЛИ шифратора и подключен к четвертому выходу дешифратора переходов, второй вход первого и первый вход четвертого элементов ИЛИ шифратора объединены и подключены к шестому выходу дешифратора переходов, третий вход первого и вторые входы четвертого и пятого элементов ИЛИ шифратора объединены и подключены к седьмому выходу дешифратора переходов, четвертый вход первого и третий вход пятого элементов ИЛИ .шифратора объединены и подключены к девятому выходу дешифратора переходов, пятый вход первого, первый вход второго, третий вход четвертого и четвертйй вход пятого элементов ИЛИ шифратора объединены и подключены к десятому выходу дешифратора переходов, шестой вход первого, второй вход второго и четвертый вход четвертого элементов ИЛИ шифратора объединены и подключены к одиннадцатому выходу дешифратора переходов, седьмой вход первого,третий вход второго и первый вход третьего элементов ИЛИ шифратора объединены и подключены к двенадцатому выходу дешифратора переходов, восьмой вход первого и пятые входы четвертого и пятого элементов ИЛИ шифратора объединены и подключены к четырнадцатому выходу дешифратора переходов, девятый вход первого, четвертый вход второго, второй вход третьего и шестой вход пятого элементов ИЛИ шифратора объединены и подключены к пятнадцатому выходу дешифратора переходов, выходы первого, второго, третьего, четвертого и пятого элементов ИЛИ шифратора подключены к соответствую! щим входам занесения счетчика, первый вход первого элемента ИЛИ подключен к первому выходу дешифратора управляющих сигналов, второй выход которого является третьим выходом блока управления, второй вход второ.го и первый вход третьего элементов ИЛИ объединены и подключены к шестому выходу дешифратора управляющих сигналов, тринадцатый выход которого подключен к второму входу третьего элемента ИЛИ, третий вход которого объединен с третьим входом второго элемента ИЛИ и подключен к одиннадцатому выходу дешифратора управляющих сигналов, первые входы второго, четвертого, пятого и шестого элементов ИЛИ и вход элемента НЕ объединены и подключены к выходу формирователя одиночного импульса, второй вход четвертого элемента ИЛИ подключен к третьему выходу дешифратора управляющих сигналов и является пятым выходом блока управления, вторые входа пятого и шестого элементов ИЛИ объединены и подключены к девятому выходу дешифратора управляющих сигналов, выход шестого элемента ИЛИ подключен к входу сброса первого триггера, нулевой и пятый выходы дешифратора управляющих сигналов являются соответственно вторшл и седьмым выходами блока управления, выхода первого, второго, третьего,четвертого и пятого элементов ИЛИ и элемента НЕ являются соответственно десятым, восьмьм, шестым, первым, двенадцатым, одиннадцатым и девятым выходами блока управления, выход первого элемента И является четвер тым выходом блока управления, нулевой, первый, второй, третий, пятый, восьмой и тринадцатый информационные входы третьего мультиплексора объединены и подключены к шине единичного потенциала, четвертый, шестой, девятый, десятый, двенадцатый и четырнадцатый информационные входы третьего мультиплексора являются соответственно третьим, вторым, четвертым, шестым, седьмым и первым входами блока управления, седьмой и пятнадцатый входы третьего мультиплексора объединены и подключены к шине нулевого потенциала, выход формирователя одиночного импуль са является двенадцатым выходом блока управления.

1 *--—--- ' 2