SU900286A1 - Устройство дл контрол цифровых систем - Google Patents

Description

(5) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ

1

Изобретение относитс  к вычислительной технике и может быть исполь зовано дл  контрол  цифровых систем.

Известно устройство контрол  цифровых систем, содержащее сдвиговые регистры и шифратор Щ.

Однако дл  определени  томного места неисправности с помощью этого устройства необходимо дополнительное оборудование или увеличение числа выполн емых операций.

Кроме того, в указанном устройстве отсутствует возможность фиксировани  случайных сбоев, так как оно предназначено только дл  обнаружени  неисправностей, по вл ющихс  посто и но.

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  устройство дл  контрол  цифровых систем, содержащее компаратор запуска по кОду, блок индикации , элемент ИЛИ, генератор цифровой задержки, шину Сброс, две

группы вентилей, формирователь синхросигнала , запоминающее устройство, два триггера, вентиль, генератор импульсов, амплитудные компараторы, входы которых соединены с выходами испытуемой системы и входами компаратора запуска по коду, а выходы с первыми входами первой группы вентилей , выходы которой соединены с входами запоминающего устройства,

to выходы которого соединены с входами блока индикации и первыми входами второй группы вентилей, вторые входы которых соединены с выходами первого триггера, а выходы - с входами заIS поминающего устройства, первый вход первого триггера соединен с шиной Сброс, а выход - с входом генератора импульсов, выход которого соединен с входом элемента ИЛИ, вто рой вход которого соединен с выходом вентил , один вход которого соединен с выходом второго триггера, второй - с входом формировател  синросигнала , вход которого соединен выходом испытуемой цифровой системы , первый вход второго триггера соединен с шиной Сброс. Запоминающее устройство содержит регистр временного хранени  информации, блок пам ти данных и блок управлени  пам тью. Устройство запускаетс  по заранее заданному коду, по вл ющемус  на выходах испытуемых цифровых систем и позвол ет после срабатывани  вынести на блок индикации 16 кодов, предшествующих запускаемому или следующих за запускаемым, что дает возможность точного определени  места случайных сбоев 2.

Недостатком известного устройства  вл ютс  его ограниченные функциональные возможности по выбору массива информации исследуемых цифровых систем, запоминаемому дл  последующего вывода на блок индикации.

Запоминание кодов жестко прив зано к запускающему коду и осуществл етс  запоминание и индикаци  либо 16-ти кодов, предшествующих запускаемому , либо 16-ти кодов, непосредственно следующих за запускаемым кодом. Вывод на индикацию одновременно, например , 8-ми кодов до кода запуска и 8-ми кодов, следующих после кода Запуска в устройстве не предусмотрен . Цифровой генератор задержки, отсчитывающий число входных тактовых сигналов, позвол ет только сдвинуть сигнал запуска пам ти относительно запускающего кода.

Кроме того, недостатком устройства  вл етс  его сложность, а именно сложность организации пам ти (наличие блока управлени  пам тью, регистра временного хранени  информации).

Цель изобретени  - упрощение устройства и расширение функциональных возможностей за счет запоминани  и индикации информации, предшествующей сбойной на любое количество тактов.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цифровых систем, содержащее схему сравнени  кодов, блок индикации, элемент ИЛИ, элемент задержки, первую и вторую группу элементов И, формирователь синхросигнала, группу регистров сдвига, первый и второй триггер , первый элемент И, генератор импульсов и группу амплитудных компараторов , причем каждый выход контролируемой системы соединен со входом соответствующего амплитудного компаратора группы и с соответствующим входом схемы сравнени  кодов, выход каждого амплитудного компаратора группы соединен с первым входом соответствующего элемента И первой группы, выход каждого элемента И первой группы соединен с информационным входом соответствующего регистра , сдвига группы, выход каждого регистра сдвига соединен с соответствующим входом блока индикации и первым входом соответствующего элемента И второй группы, тактовый выход контролируемой системы соединен со входом формировател  синхросигнала, выход которого соединен с первым входом первого элемента И, установочный

о вход устройства соединен с первым установочным входом первого и второго триггеров, единичный выход первого триггера соединен со вторым входом всех элементов И второй группы и со входом генератора импульсов, выход которого соединен с первым входом элемента ИЛИ, а его второй вход - с выходом первого элемента И, выход элемента задержки соединен со

0 вторым установочным входом первого и второго триггеров и со вторыми входами всех элементов И первой группы, выход второго триггера соединен со аторым входом первого элемента И,

5 введен третий триггер и второй элемент И,причем,выход элемента ИЛИ соединен с управл ющим входом каждого регистра сдвига группы и с первым входом второго элемента И, выход которого

р соединен со входом элемента задержки, установочный вход устройства соединен с первым установочным входом третьего триггера, выход схемы сравнени  кодов соединен со вторым установочным входом третьего триггера.

ВЫХОД которого соединен со вторым входом второго элемента И.

На чертеже представлена блок-схема устройства.

Устройство содержит контролируемую цифровую схему 1, схему 2 сравнени  кодов, амплитудные компараторы 3, блок А индикации, элемент ИЛИ 5 элемент 6 задержки, первую

группу элементов И 7, формирователь 8 синхросигналов, второй элемент И Я группу регистров 10 сдвига, первый элемент И 11, вторую группу элеменJOB И 12, генератор 18 импульсов, первый триггер l, третий триггер 15 и второй триггер 1б, вход 17 установочный . Входы амплитудных компараторов 3 соединены с выходами контролируемой системы 1 и входами схемы 2 сравнени  кодов, а выходы - с первыми входами первой группы элементов И 7 Выход каждого элемента И первой группы элементов И 7 соединены с ин формационным входом соответствующе го регистра 10 сдвига, выходы каждо го из которых соединены с входами блока Ц индикации и первым входом соответствующего элемента И 12 второй группы. Вторые входы каждого эл мента И второй группы элементов И 12 соединены с выходом триггера 1, а выходы каждого элемента И вто рой группы элементов И 12 - с инфор мационным входом соответствующего регистра группы регистров 10 сдвига Выход триггера соединен с входом генератора 13 импульсов, выход кото рого соединен с первым входом элеме та ИЛИ 5- Второй вход элемента ИЛИ соединен с выходом первого элемента И 11, один вход которого соединен с выходом триггера 16, а второй - с выходом формировател  8 син хросигнала. Вход формировател  8 синхросигнала соединен с выходом ис пытуемой цифровой системы Т. Первый установочный вход триггера 15 соединен с установочным входом 17 устройства, а второй - с выходом сх мы 2 сравнени  кодов, выход третьего триггера соединен со вторым входом второго элемента И 9, второй вход которого соединен с выходом эл мента ИЛИ 5 и управл ющими входами всех регистров группы регистров сдв га, а выход второго элемента И 9 со входом элемента 6 задержки. Выход элемента 6 цифровой задержки соединен со вторыми входами первой группы элементов И 7 и входами триг геров и 1б. Устройство работает следующим образом. Выходные сигналы с контролируемо системы 1 поступают на входы амплитудных компараторов 3 и с их выходо через нормально открытые элементы И группы элементов И 7 на входы регистров 10 сдвига, число которых равно числу выходных сигналов контролируемой цифровой системы 1, Си1- налы с формировател  В синхросигналов , формируемые тактовыми импульсами контролируемой цифровой системы 1, поступают на входы сдвига регистров сдвига группы регистров 10 через первый элемент И 11 и элемент ИЛИ 5 и сдвигают информацию каждого из выходов контролируемой системы 1 при каждом такте ее работы, заполн   регистры группы регистров 10 сдвига текущей информацией. После заполнени  регистров группы регистров 10 сдвига информаци  из последних их разр дов стираетс . Таким образом, при каждом такте работы системы 1 текуща  информаци  поступает на вход регистров группы р гистров 10 сдвига, а в самом регистре сдвига в каждый момент содержитс  информаци , предшествующа  текущей. Количество предшествующих слоев определ етс  длиной регистров группы регистров 10 (при длине регистров , например,в 16 разр дов регистры сдвига хран т слово текущей информации и 15 предшествующих). Допустим, что результатом случайного сбо  контролируемой цифровой системы 1  вл етс  по вление какогото кода на ее выходах. В этом случае на схеме 2 сравнени  кодов (представл ющего , например, схему совпадени  ииогоразр дных кодов набирают этот код. При совпадении набранного и по вившегос  на выходе системы 1 кодов схема сравнени  2 выдает импульс на вход триггера 15, сигналом с выхода триггера 15 открываетс  второй элемент И 9- Импульс синхронизации при этом поступает на элемент 6 задержки. Элемент 6 задержки представл ет собой, например счетчик, в который с помощью ключей (тумблеров) в дополнительном коде записываетс  число тактов, на которое должен быть задержан импульс синхрюнизации на выходе по отношению ко входу. При поступлении заданного на тумблерах числа импульсов синхронизации с выхода генератора задержки поступает импульс,  вл ющийс  импульсом переполнени  счетчика. Если на тумблерах задержки задана задержка, равна  нулю, то элемент 6 задержки перебрасывает триггер 16 и закрывает элементы И первой группы 7 и первый элемент И 11, дальней7 шее поступление информации из кон дролируемой системы 1 на регистры группы регистров 10 прекращаетс . П этом в регистрах группы регистров 1 хранитс  информаци , предшествующа  по вившемус  на выходах контролируемой системы 1 ожидаемому коду сбо . Если на ключах элемента 6 цифровой задержки набрано число, отличное от нул ,то информаци  с выхода испытуемой системы 1 продолжает пос тупать и фиксироватьс  в регистрах группы регистров 10. Одновременно импульсы сдвига (импульсы синхронизации ) поступают на счетный вход элемента 6 цифровой задержки. При поступлении числа импульсов, равного заданной величине цифровой задержки , перебрасываетс  триггер 1б элементы И первой группы элементов и первый элемент И П. При этом в регистрах 10 будет находитьс  информаци , предшествующа  интересующего оператора коду и последующа . Количество последующих слоев соответствует заданному оператором числ на элементе 6 цифровой задержки. Использование в устройстве сдвигов регистров 10 позволило совместитьзо

функции регистра временного хранени  и пам ти данных. Дл  вывода информации на блок k индикоции импульсов с выхода элемента 6 задержки перебрасываетс  первый триггер 1. Сигналом с триггера открываютс  элементы И второй группы элементов И 12 и запускаетс  генератор 13 импульсов . Импульсы с выхода генератора 13 с задаваемой оператором частотой через элемент ИЛИ 5 поступают на сдвиговые входы группы регистров 10. Информаци  в регистрах 10 сдвигаетс  по кольцу и последовательно подаетс  на блок А индикации.

Триггеры устанавливаютс  в исходное состо ние сигналом с установочного входа 17 устройства.

Таким образом,включение генератора цифровой задержки в момент по влени  на выходе контролируемой системы интересующего оператора кода, обеспечивает произвольный выбор массива информации исследуемых цифровых систем, а использование в качестве запоминающего устройства сдвиговых регистров упрощает устройство контрол  (отсутствует блок управлени 

Claims (2)

1. Электроника, 1977, М 5, с. 23-33.

2. Электроника, 1975, N Ю, с. 53 (прототип).