PL119597B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
PL119597B1
PL119597B1 PL1979217279D PL21726979D PL119597B1 PL 119597 B1 PL119597 B1 PL 119597B1 PL 1979217279 D PL1979217279 D PL 1979217279D PL 21726979 D PL21726979 D PL 21726979D PL 119597 B1 PL119597 B1 PL 119597B1
Authority
PL
Poland
Prior art keywords
region
junction
gate
zone
area
Prior art date
Application number
PL1979217279D
Other languages
English (en)
Original Assignee
Nv Philips' Gloeilampenfabrieken Te Eindhoven
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nv Philips' Gloeilampenfabrieken Te Eindhoven filed Critical Nv Philips' Gloeilampenfabrieken Te Eindhoven
Publication of PL119597B1 publication Critical patent/PL119597B1/pl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1058Channel region of field-effect devices of field-effect transistors with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7322Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747Bidirectional devices, e.g. triacs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H01L29/803Programmable transistors, e.g. with charge-trapping quantum well
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Przedmiotem wynalazku jest przyrzad pólprzewodnikowy z pólprzewodnikowym korpusem, majacym za¬ sadniczo plaska powierzchnie, zawierajacy przynajmniej jeden tranzystor polowy, posiadajacy zródlo, dren, obszar kanalowy pomiedzy zródlem a drenem oraz bramke przylegla do obszaru kanalowego dla oddzialywa¬ nia, za pomoca napiecia przylozonego do bramki na strefe zubozenia w celu kontrolowania przeplywu nosników ladunku pomiedzy zródlem a drenem, przy czym ten tranzystor polowy zawiera uksztaltowany w postaci warstwy pierwszy obszar o przewodnosci pierwszego rodzaju, który to obszar wraz z lezacym pod nim drugim obszarem o przewodnosci drugiego rodzaju tworzy pierwsze zlacze p—n, rozciagajace sie zasadniczo równolegle do tej powierzchni, przez co przynajmniej w trakcie pracy czesc uksztaltowanego wysepkowo pierwszego obsza¬ ru jest przynajmniej czesciowo ograniczona bocznie poprzez drugie zlacze p—n z towarzyszaca strefa zubozenia, utworzona pomiedzy pierwszym obszarem a trzecim obszarem o przewodnosci drugiego rodzaju, który przylega do pierwszego obszaru, zas drugie zlacze p-n ma nizsze napiecie przebicia niz pierwsze zlacze p-n, przy czym do czesci uksztaltowanego wysepkowo pierwszego obszaru przylega przynajmniej bramka, zas pomiedzy drugim obszarem a obszarem kontaktowym tranzystora polowego, przynalezacym do zródla, drenu i bramki i tworza¬ cym nieprostujacy styk z czescia uksztaltowanego wysepkowo pierwszego obszaru, jest przylozone napiecie w kierunku wstecznymi Tego rodzaju przyrzad pólprzewodnikowy jest znany przykladowo z amerykanskiego opisu patentowego nr 3 586 931.Oddzialywanie strefy zubozenia dla sterowania przeplywem nosników ladunku nalezy rozumiec w obec¬ nym zgloszeniu jako zwezanie \uj rozszerzanie kanalu pradowego, ograniczonego przez strefe zubozenia, za pomoca zmian grubosci tej strefy zubozenia, lub tez zmiane przeplywu nosników ladunku przechodzacych przez strefe zubozenia za pomoca zmiany rozkladu potencjalów w strefie zubozenia.Tranzystor polowy moze miec róznorodna strukture w zaleznosci od postaci zródla, drenu i bramki.Przykladowo, elektrody te moga miec postac warstw metalu, tworzacych na powierzchni pólprzewodnikowej oporowe styki zródla i drenu, oraz jedna lub wiecej bramek prostujacych z kontaktami Schottky.2 . 119 597 W alternatywnym rozwiazaniu zródlo, dren i bramka moga byc utworzone w postaci warstw metalu przyle¬ gajacych do pólprzewodnikowych stref elektrodowych, które wraz z sasiednia czescia pólprzewodnikowego korpusu tworza zlacza p—n (w przypadku bramek) lub zlacza nieprostujace (w przypadku zródla i drenu).Ponadto, bramki moga miec postac warstwy przewodzacej, która jest oddzielona od powierzchni pólprzewodni¬ kowej poprzez warstwe izolujaca i za pomoca której jest utworzona w obszarze kanalowym strefa zubozenia, tak jak na przyklad w tranzystorze polowym o tak zwanym „glebokim zubozeniu".Odpowiednio do tego, jezeli w zgloszeniu wystepuja odniesienia do zródla, drenu i bramki, to obejmuja one strefy elektrodowe i odpowiednio, warstwy izolujace, mogace towarzyszyc tym elektrodom.W znanych opisanych tranzystorach polowych zasadniczo nie mozna przykladac duzych napiec do pierw¬ szego i drugiego zlacza p-n. Jest to miedzy innymi wynikiem tego, ze na dlugo zanim zostanie osiagniete napiecie przebicia na pierwszym zlaczu p—n, przewidywane teoretycznie na bazie profilu domieszkowania, wystepuje przebicie na drugim zlaczu p-n jako skutek niekorzystnego rozkladu pola przy tym zlaczu. Przebicie to wystepuje zwykle przy, lub w bezposredniej bliskosci powierzchni. Korzystny rozklad pola moze byc spowo¬ dowany duzym stezeniem domieszkowania w trzecim obszarze i/lub duzym gradientem dorriieszkowania blisko drugiego zlacza p—n a takze, przykladowo, poprzez miejscowa duza krzywizne drugiego zlacza p-n. j. * W celu zwiekszenia dopuszczalnego napiecia, mozna redukowac stezenie domieszkowania w pierwszym obszarze a takze dla utworzenia przestrzeni dla strefy zubozenia zachodzacej w pierwszy obszar, mozna zwiek¬ szyc jego grubosc. Jednakze z tego wzgledu, ze przewodnosc kanalu jest proporcjonalna do grubosci, lecz napiecie odciecia jest proporcjonalne do kwadratu grubosci obszaru kanalowego, zatem przy dlugosci i szeroko¬ sci kanalu pozostajacych bez zmian, oraz przy tym samym napieciu odciecia kanalu, przewodnosc kanalu ulega zmniejszeniu. ¦ t . a2qN Faktycznie, dla napiecia odciecia Vp stwierdzono, ze Vp= , zas dla przewodnosci kanalu stwierdzono, ze Wq/iNa G =• , gdzie a jest gruboscia obszaru kanalowego odcietego przez bramke, N stanowi stezenie domiesz¬ kowania obszaru kanalowego, W stanowi szerokosc a L - dlugosc obszaru kanalowego, ix stanowi ruchliwosc nosników ladunku, q stanowi ladunek elektronowy, zas £ jest stala dielektryczna materialu pólprzewodnikowe- N go, Gdy N jest zredukowane do wartosci N =—(|3 1), wówczas stwierdzono (dla wartosci napiecia odciecia kanalu Vp pozostajacej bez zmian, ze .-V2''V» - aV» q'N .Wq/iNa G G'=—^ = ^ U/P y/P Ogólnie jednakze, tego rodzaju redukcja przewodnosci kanalu jest bardzo szkodliwa ze wzgledu na prawi¬ dlowa prace tranzystora polowego.Celem wynalazku jest otrzymanie przyrzadu pólprzewodnikowego z plaska powierzchnia, zawierajacego tranzystor polowy o nowej strukturze, który to przyrzad bedzie mógl byc wykorzystywany przy znacznie wyzszych napieciach niz w przypadku opisanych tu znanych tranzystorów polowych, bez potrzeby redukowania przewodnosci kanalu.Wynalazek jest oparty miedzy innymi na stwierdzeni faktu, ze w przeciwienstwie do tego, czego mozna sie bylo spodziewac, cel ten moze byc osiagniety nie poprzez zwiekszenie grubosci pierwszego obszaru, ale poprzez jej zmniejszenia.A zatem, przyrzad pólprzewodnikowy wedlug wynalazku charakteryzuje sie tym, ze stezenie domieszko¬ wania N w atomach na cm3 i grubosc d w cm czesci uksztaltowanego wysepkowo obszaru spelniaja warunek Vb 2,6 • 102 e EV < N • d < 5,1 • 105 e E, .Lr gdzie e stanowi wzgledna stala dielektryczna a E stanowi krytyczne natezenie pola w Voltach/cm, przy którym wystepuje lawinowe zwielokrotnienie w pólprzewodnikowym materiale pierwszego obszaru, L stanowi odleglosc119 597 3 w cm od wspomnianego obszaru kontaktowego do drugiego zlacza p- n, a Vg stanowi obliczona jednowymiaro- wo wartosc napiecia przebicia pierwszego zlacza p n w Voltach.Jezeli war\inek ten jest spelniony, wówczas produkt stezenia domieszkowania i grubosc pierwszego obszaru jest tego rodzaju, ze przy przylozeniu napiecia wstecznego strefa zubozenia, przynajmniej pomiedzy obszarem kontaktowym a drugim zlaczem p-n, siega od pierwszego zlacza p^n poprzez grubosc czesci obszaru uksztalto¬ wanego wysepkowo, przy napieciu które jest nizsze niz napiecie przebicia drugiego zlacza p-n.Wspomniany obszar kontaktowy moze stanowic elektroda lub strefa elektrodowa, która jest bezposrednio podlaczona do zródla tego napiecia wstecznego, lecz moze tez alternatywnie stanowic, przykladowo strefe pólprzewodnikowa, która sama nie jest wyposazona w przewód polaczeniowy, ale jest utrzymywana na pozada¬ nym potencjale w inny sposób, na przyklad poprzez sasiednia strefe pólprzewodnikowa.Poniewaz czesc uksztaltowanego wysepkowo obszaru o konduktywnosci pierwszego rodzaju pomiedzy wspomnianym obszarem kontaktowym a drugim zlaczem p-n jest juz calkowicie zubozona przy napieciu niz¬ szym niz napiecie przebicia drugiego zlacza p-n, zatem natezenie pola przy powierzchni jest zredukowane do takiego zakresu, ze napiecie przebicia nie jest juz wyznaczane zasadniczo w calosci przez drugie zlacze p-n, lecz w znacznym stopniu jest wyznaczane przez pierwsze zlacze p-n, przebiegajace równolegle do powierzchni.W ten sposób pomiedzy pierwszym i drugim obszarem mozna uzyskac bardzo wysokie napiecie przebicia, które w niektórych przypadkach moze byc zblizone do wysokiego napiecia przewidywanego teoretycznie na podstawie domieszkowania pierwszego i drugiego obszaru.Zachowanie warunku wedlug wynalazku nie dopuszcza takze do tego, aby wskutek wzrostu napiecia pomiedzy pierwszym a drugim obszarem wystapilo zbyt wczesnie za wysokie natezenie pola przy powierzchni pomiedzy obszarem kontaktowym a drugim zlaczem p-n jako skutek wnikania strefy zubozenia z drugiego zlacza p-n do tego obszaru kontaktowego. Optymalny rozklad pola uzyskuje sie przez to, ze dla produktu N • d wedlug wynalazku maksymalne wartosci natezenia pola, wystepujace przy drugim zlaczu p-n i przy krawedzi obszaru kontaktowego maja takze w przyblizeniu te sama wartosc.Ponadto gdy warunki sa tak dobrane, ze N • d jest zasadniczo równe 3,0 • 105 e E i L 1,4 • 10"sVb, wówczas jest pewne, ze maksymalne natezenie pola przy pierwszym zlaczu p-n bedzie zawsze wieksze niz wspomniane powyzej wartosci maksymalne wystepujace przy powierzchni, przez co przebicie wystepuje zawsze przy pierwszym zlaczu p-n, a nie przy powierzchni.W celu mozliwosci gromadzenia glównej czesci ladunku w obszarze zubozonym drugiego obszaru, reduku¬ jac w ten sposób minimalna grubosc pierwszego obszaru, zaleca sie czesto, aby drugi obszar przynajmniej przyle¬ gly do pierwszego obszaru posiadal stezenie domieszkowania nizsze niz pierwszy obszar.Jakkolwiek w wielu przypadkach strefa zubozenia pierwszego zlacza p-n moze siegac bez szkodliwych skutków poprzez grubosc drugiego obszaru, to w innych przypadkach korzystnie stosuje sie taka grubosc drugie¬ go obszaru, aby przy napieciu przebicia pierwszego zlacza p-N strefa zubozenia zachodzila w drugi obszar na odleglosc mniejsza niz grubosc tego obszaru. W tym przypadku jest pewne, ze grubosc drugiego obszaru nie bedzie wplywala przeciwnie na napiecie wsteczne.Chociaz opisana struktura pólprzewodnikowa moze byc równiez uksztaltowana odmiennie, to zaleca sie miedzy innymi ze wzgledów technologicznych konstrukcje, w której pierwszy obszar jest uformowany jako warstwa epitaksjalna o przewodnosci pierwszego rodzaju, utworzona na drugim obszarze. Trzeciobszar sasiaduja¬ cy z pierwszym obszarem nie musi siegac poprzez grubosc pierwszego obszaru. Wystarczajace jest, ze przynaj¬ mniej w warunkach pracy towarzyszaca strefa zubozenia rozciaga sie nad cala gruboscia pierwszego obszaru i przynajmniej czescia obwodu ogranicza jego wysepkowo uksztaltowana czesc.Korzystne jest, jezeli uksztaltowana wysepkowo czesc pierwszego obszaru jest ograniczona z boku w calo¬ sci przez drugie zlacze p-n, jakkolwiek czasami moga byc korzystne inne struktury, w których wspomniana czesc pierwszego obszaru jest ograniczona z boku, przykladowo czesciowo przez drugie zlacze p-n, a w pozosta¬ lej czesci w inny sposób, na przyklad przez wglebiony material izolujacy, lub przez rowek wypelniony przykla¬ dowo szklempasywujacym. \ Wynalazek ma szczególne zastosowanie w przypadku bocznych tranzystorów polowych, w których prad pomiedzy zródlem a drenem przeplywa zasadniczo równolegle do powierzchni. Z tego wzgledu zalecane rozwia¬ zanie charakteryzuje sie tym, ze zródlo i dren po obu stronach bramki tworza nieprostujace styki z pierwszym obszarem, przy czym ten obszar kontaktowy stanowi dren tranzystora. W tym przypadku bramka jest polaczona zwykle z drugim obszarem, który nastepnie sluzy jako druga bramka, chociaz nie jest to konieczne.W niektórych przypadkach bedzie zalecane rozwiazanie, a którym dren jest zasadniczo calkowicie otoczo¬ ny przez bramke, a ta ostatnia jest otoczona zasadniczo calkowicie pfeez zródlo. Szczególnie korzystne rozwia¬ zanie charakteryzuje sie tym, ze warstwa pólprzewodnikowa o przewodnosci drugiego rodzaju wystepuje na4 119 597 j pierwszym obszarze, zas zródlo i dren posiadaja strefy elektrodowe i przewodnosci pierwszego rodzaju, a bramka posiada strefe elektrodowa o przewodnosci drugiego rodzaju, przy czym wszystkie wspomniane strefy elektrodo¬ we rozciagaja sie poprzez grubosc tej warstwy pólprzewodnikowej w dól do pierwszego obszaru. To ostatnie zalecane rozwiazanie umozliwia ulozenie obok siebie w tej samej plytce pólprzewodnikowej tranzystorów polo¬ wych zlacza dopelniajacego, to znaczy tranzystorów polowych z kanalem n i kanalem p, jak bedzie opisane ponizej.Poza bocznymi zlaczonymi tranzystorami polowymi, mozna takze zastosowac korzystnie wynalazek w przypadku zlaczowych tranzystorów polowych o tak zwanym typie pionowym.W zwiazku z tym zalecane rozwiazanie charakteryzuje sie tym, ze tranzystor polowy jest typu pionowego, dren tworzy styk nieprostujacy z drugim obszarem, zródlo tworzy styk prostujacy z pierwszym obszarem, a bramka zawiera strefe elektrodowa o przewodnosci pierwszego rodzaju, która to strefa otacza przynajmniej jedna czesc pierwszego obszaru, polaczona z obszarem kanalowym i tworzy wspomniany obszar kontaktowy.Przedmiot wynalazku zostanie objasniony szczególowo w przykladach wykonania na rysunku, na którym fig. 1 przedstawia znany przyrzad pólprzewodnikowy czesciowo w przekroju a czesciowo w widoku perspekty¬ wicznym, fig, 2 — przyrzad pólprzewodnikowy wedlug wynalazku czesciowo w przekroju a czesciowo w widoku perspektywicznym, fig. 3 — drugi przyklad przyrzadu pólprzewodnikowego wedlug wynalazku, fig. 4 i 5 — nastepne przyklady przyrzadu pólprzewodnikowego wedlug wynalazku, fig. 6 - przyrzad pólprzewodnikowy z pionowym tranzystorem polowym, fig. 7 - tranzystor polowy o glebokim zubozeniu, fig. 8A do E - rozklad pola przy rozmaitych wymiarach i domieszkowaniach, a fig. 9 - przedstawia wzajemna zaleznosc pomiedzy domieszkowaniem a wymiarami pierwszego obszaru dla korzystnego rozwiazania.Figury przedstawione na rysunku sa schematyczne i dla przejrzystosci nie sa wykonane w okreslonej skali.Odpowiadajace sobie elementy posiadaja te same odnosniki cyfrowe. Obszary pólprzewodnikowe o przewodnosci tego samego rodzaju sa zakreskowane w tym samym kierunku.We wszystkich rozwiazaniach jako material pólprzewodnikowy zostal wybrany krzem. Jednakze wynala¬ zek nie ulega w ten sposób ograniczeniu, ale moze byc zastosowany przy wykorzystywaniu jakiegokolwiek innego materialu pólprzewodnikowego, na przyklad germanu lub tak zwanego zwiazku III - V, na przyklad Ga-As.Na fig. 1 jest przedstawiony znany przyrzad pólprzewodnikowy czesciowo w przekroju a czesciowo w wi¬ doku perspektywicznym. Przyrzad ten zawiera pólprzewodnikowy korpus z tranzystorem polowym, posiadaja¬ cym zródlo i dren z towarzyszacymi strefami elektrodowymi 12 i 14, usytuowany posrodku obszar kanalowy 1 oraz bramke z towarzyszaca strefa elektrodowa 13, sasiadujaca z obszarem kanalowym 1. Bramka sluzy do oddzialywania na strefe zubozenia za pomoca napiecia bramki, przylozonego do bramki dla kontrolowania przeplywu nosników ladunku, w tym przykladzie przeplywu elektronów, pomiedzy elektroda zródlowa 12, a drenem 4.W przykladzie tym zródlo, dren i bramka skladaja sie ze strefy pólprzewodnikowej i warstwy metalowej na tej strefie, która to warstwa tworzy kontakt oporowy z towarzyszaca strefa elektrodowa, a nie jest pokazana na rysunku ze wzgledu, na przejrzystosc. Obszar kanalowy 1 ma w tym przykladzie przewodnictwo typu n, strefy elektrodowe 12 i 14 maja przewodnictwo typu n z domieszkowaniem wyzszym niz obszar kanalowy 1, zas strefa elektrodowa bramki 13 ma przewodnictwo typu p i tworzy z obszarem kanalowym 1 prostujace zlacze p-n 7.Jak uwidoczniono na fig. 1, tranzystor polowy zawiera uksztaltowany warstwowo pierwszy obszar 1 o przewodnosci pierwszego rodzaju, w tym przypadku przewodnosci typun. Pierwszy obszar 1, który w tym przypadku stanowi równiez obszar kanalowy sasiadujacy z bramka, tworzy wraz z lezacym pod spodem drugim obszarem 2, o przewodnosci typu n pierwsze zlacze p—n 5, usytuowane zasadniczo równolegle do powierzchni 8.Uksztaltowana wysepkowo czesc obszaru 1 jest ograniczona z boku przez drugie zlacze p—n 6 z towarzyszaca strefa zubozenia. To drugie zlacze p-n 6 jest utworzone pomiedzy pierwszym obszarem 1 a trzecim obszarem 3 o przewodnosci typu p, który siega pomiedzy drugim obszarem 2 a powierzchnia 8 i który ma wyzsze stezenie domieszkowania niz drugi obszar 2. Zlacze p—n 6 ma tym samym napiecie przebicia nizsze niz pierwsze zlacze p—n 5. Bramka sasiaduje z uksztaltowana wysepkowo czescia obszaru 1.Jakv pokazano na fig. 1, bramka jest polaczona z podlozem (w tym przypadku z drugim obszarem 2), jakkolwiek nie jest to konieczne. Po przylozeniu napiecia Vd pomiedzy zaciski S i D zródla i drenu, elektrony przeplywaja przez obszar 1 ze strefy 12 do strefy 4. Poprzez przylozenie napiecia w kierunku wstecznym pomiedzy strefe elektrodowa 13 bramki a obszarem 1 i pomiedzy drugim obszarem 2 a obszarem 1, tworzy sie strefy zubozenia, których granice (9, 10, 14) sa pokazane przerywanymi liniami na fig. 1. Te strefy zubozenia sa pokazane jako niezakreskowane.119 597 W opisanym powyzej znanym przyrzadzie stezenie domieszkowania i wymiary sa tego rodzaju, ze przy napieciu przebicia zlacza p-n 6 obszar 1 blisko drenu 4 nie jest zubozony. Napiecie w kierunku wstecznym w poprzek zlaczy p-n 6 i 7 które jest najwyzsze w poblizu drenu 4, powoduje podmienienie rozkladu natezenia pola, przy którym maksymalna wartosc natezenia pola wystepuje w poblizu miejsca, gdzie zlacza p-n 6 i 7 przecinaja powierzchnie 8, to jest w poblizu powierzchni przy której wystepuje ostateczne przebicie przy napie¬ ciu znacznie wyzszym niz napiecie przebicia zlacza p-n 5 w obrebie objetosci pólprzewodnikowego korpusu.Na fig. 2 jest przedstawiony przyrzad pólprzewodnikowy wedlug wynalazku. Przyrzad ten w duzym stop¬ niu jest podobny do znanego przyrzadu z fig. 1.Jednakze, wedlug wynalazku, w przyrzadzie pokazanym na fig. 2 stezenie domieszkowania i grubosc pierwszego obszaru 1 sa tak male, ze po przylozeniu napiecia w kierunku wstecznym pomiedzy drugim obsza¬ rem 2 a obszarem kontaktowym nalezacym do zródla, drenu i bramki (w tym przykladzie drenu 4) i utworzeniu nie prostujacego styku z uksztaltowanym wysepkowo obszarem, strefa zubozenia przynajmniej pomiedzy drenem 4 a drugim zlaczem p-n 6 siega od pierwszego zlacza p-n 5 poprzez grubosc uksztaltowanego wysepkowo obszaru 1 przy napieciu nizszym niz napiecie przebicia drugiego zlacza p—n 6. Na fig. 2 jest przedstawiony stan, w którym obszar 1 pomiedzy strefami 7 i 4 jest w pelni zubozony az do zlacza p-n 6. Napiecie w poprzek zlaczy p—n 5, 6 i 7 jest obecnie w calosci pobierane przez zwiazana strefe zubozenia siegajaca od strefy drenu 4 az do granicy 9.W wyniku tego natezenie pola przy powierzchni jest znacznie zredukowane. Napiecie przebicia jest w kon¬ sekwencji wyznaczone przynajmniej w znacznym stopniu przez wlasnosci zlacza p-n 5, przebiegajacego w obre¬ bie pólprzewodnikowego korpusu. To.napiecie przebicia moze byc bardzo wysokie i moze sie zblizac do napie¬ cia przebicia przewidywanego teoretycznie na podstawie domieszkowania obszarów 1 i 2.Dla uzyskania opisanego efektu bedacego celem wynalazku, w przyrzadzie pokazanym na fig. 2, posiadaja¬ cym krzemowy korpus pólprzewodnikowy, zastosowano nastepujace domieszkowania i wymiary: Strefy 4 i 12: grubosc 1 jUm; Obszar 1: typ n, stezenie domieszkowania 1,5 • 1015 atomów/cm3; grubosc 5 /im; Obszar 2: typ p, stezenie domieszkowania 1,7 • 1014 atomów/cm3; grubosc 250jum; Strefa 13: typ p, grubosc 2,5 jum: Odle¬ glosc L od drenu 4 az do zlacza p-n 6: 50 jum.W tym przypadku wyliczone jednowymiarowo napiecie przebicia Vg pierwszego zlacza p-n wynosilo 1270V. Aktualne, stwierdzone napiecie przebicia wynosilo 700 V. Przy danych grubosciach i stezeniach domie¬ szkowania strefa zubozenia w obszarze 2 siega poza grubosc, która jest mniejsza niz grubosc obszaru 2. oraz uniknieto takze dotarcia strefy zubozenia zlacza p-n 6 do strefy 4 przy wartosci napiecia mniejszej niz napiecia przebicia zlacza p-n 6, wziete samo (wobec braku zlacza p-n 5). Zastosowanie wspomnianych wartosci N. d. L VB i Vb w tym przykladzie dla krzemu ( e = 11,7, E = 2,5 • 10s Vdt/cm ) sprawia, ze warunek2,6* 102e E\/— < N • d < 5,1 • 105 e E jest spelniony.W przyrzadzie pólprzewodnikowym pokazanym na fig. 2 pierwszy obszar 1 jest utworzony przez warstwe epitaksjalna, znajdujaca sie na drugim obszarze 2. W przykladzie tym uksztaltowana wysepkowo czesc pierwsze¬ go obszaru jest w calosci ograniczona bocznie poprzez drugie zlacze p—n 6. Jakkolwiek mozliwe sa inne uksztal¬ towania, jak bedzie uwidocznione powyzej, to jednak tego rodzaju konfiguracja jest najprostsza ze wzgledów technologicznych. Uksztaltowana wysepkowo czesc obszaru moze, przykladowo, byc ograniczona wzdluz czesci swego obwodu w rozmaity sposób, na przyklad przez wpuszczony wzornik tlenkowy lub przez rowek wypelniony przykladowo szklem pasywujacym.W przyrzadach pokazanych na fig. 1 i 2 bramka tworzy styk prostujacy, zas zródlo i dren tworza styki nieprostujace z obszarem 1 za pomoca domieszkowanych stref powierzchniowych 12, 4 i 13.Jednakze wystepowanie tych stref powierzchniowych nie jest zdecydowanie konieczne. Zamiast stref pólprzewodnikowych 12 i 4 mozna zastosowac oporowe styki metal — pólprzewodnik, zas zamiast strefy 13 na obszarze 1 moze byc zastosowany prostujacy styk metal - pólprzewodnik (styk Schottky'ego). Zamiast bramki ze zlaczem prostujacym moze byc równiez zastosowana warstwa przewodzaca, oddzielona warstwa izolujaca od powierzchni pólprzewodnikowej 8, za pomoca której w warstwie epitaksjalnej 1 jest utworzona strefa zubozenia, przykladowo tak jak w przypadku tranzystora o glebokim zubozeniu.Na fig. 3 jest uwidocznione, w jaki sposób mozna wykorzystac wynalazek do otrzymania w tym samym monolitycznym ukladzie scalonym umieszczonych obok siebie tranzystorów polowych zlaczonych (IFET) z ka¬ nalem p i z kanalem n.Tranzystor polowy z kanalem p, który w zasadzie odpowiada tranzystorowi polowemu opisanemu w odnie¬ sieniu do fig. 2, lecz w którym rodzaje przewodnosci wszystkich odpowiednich stref pólprzewodnikowych sa przeciwne do przedstawionych na fig. 2, jest oznaczony jako I. Ponadto „drugi obszar" 2 tego tranzystora jest6 119 597 utworzony przez warstwe epitaksjalna typu n, znajdujaca sie na podlozu 34 typu p. Domieszkowana w wysokim stopniu zagrzebana warstwa 36 typu n jest umieszczona pomiedzy warstwa epitaksjalna 2 a podlozem 34, tak aby nie dopuscic do wnikania strefy zubozenia, towarzyszacej zlaczu p-n 5, w dól do podloza 34.Drugi zlaczowy tranzystor polowy II znajduje sie obok tranzystora polowego I. Jest to takze tranzystor polowy wedlug wynalazku. Ten drugi tranzystor II takze zawiera uksztaltowana wysepkowo czesc 32, która jest utworzona przez czesc tej samej warstwy epitaksjalnej, z której jest utworzony obszar 2 tranzystora I.Strefa zródla 22 typu n, strefa krzemu 24 typu n i strefa bramki 23 typu p siegaja poprzez grubosc warstwy pólprzewodnikowej 21 typu p, wystepujacej na wysepce 32, od której obszar 1 tranzystora I zostal takze utworzony wglab do obszaru 32 typu n. Strefy zródla 22 i drenu 24 tworza z obszarem 21 zlacza p-n 26 i26A, a obszary 21 i 32 tworza zlacze p—n 39. W tym drugim tranzystorze polowym obszar kanalowy jest utworzony przez obszar 32. W celu wzajemnego odizolowania tranzystorów I i II jest wprowadzona wysoce domieszkowana strefa 33 typu p, która otacza obszar 2 i obszar 32 w calosci i która tworzy wraz z obszarem 32 zlacze p-n 38.Po przylozeniu pomiedzy zródlem 22 a drenem 24 odpowiedniego napiecia, elektrony poruszaja sie od zródla do drenu przez obszar 32. Ten przeplyw elektronów moze byc wywolywany przez przylozenie napiecia bramki w kierunku wstecznym pomiedzy strefa 23 a obszarami 32 (i mozliwe takze przez napiecie wsteczne pomiedzy obszarami 32 i 34)..Podobnie jak w przykladzie z fig. 2 stezenie domieszkowania i grubosc warstwy 2, 32 dobrano wedlug wynalazku, tak ze na dlugo przed wystapieniem przebicia, obszar 1 jest calkowicie zubozony przynajmniej pomiedzy drenem 4 a zlaczem p-n 6, zas obszar 32 jest calkowicie zubozony przynajmniej pomiedzy drenem 24 a zlaczem p-n 27.W wyniku tego natezenie pola przy powierzchni 8, a w tranzystorze II natezenie pola przy powierzchni 39 pomiedzy obszarami 21 a 32 jest znacznie zredukowane, a napiecie przebicia znacznie wzrasta.Na fig. 3, podobnie jak na fig. 2 nie sa pokazane warstwy izolujaca (tlenkowe) oraz warstwy kontaktowe przy powierzchni. Polaczenia zródla, drenu i bramki sa oznaczone schematycznie jako S, D i G.Na fig. 4 jest pokazane nastepne zmodyfikowane rozwiazanie przyrzadu pólprzewodnikowego wedlug wynalazku. Tak jak w drugim tranzystorze polowym II z fig. 3, dren 44 typu n jest otoczony strefa bramki 43 tyPu P» a ta'z kolei strefa zródla 42 typu n. Wszystkie strefy elektrodowe znajduja sie w obrebie pierwszego obszaru 1, który tworzy wraz z lezacym pod spodem drugim obszarem 2 typu p pierwsze zlacze p-n 5,a z wyso¬ ce domieszkowanym obszarem 47 typu p zlacze p—n 48, konczace sie przy powierzchni 8. Strefy elektrodowe zródla 42, drenu 44 i bramki 43 siegaja tylko poza czesc grubosci pierwszego obszaru 1. Tranzystor polowy moze byc uruchamiany w ten sam sposób jak tranzystory poprzednie. Granice 49 i 40 strefy zubozenia, pokazane na rysunku, zostaly zaznaczone dla napiecia wstecznego pomiedzy obszarami 1 i 2, które jest nizsze niz napiecie przebicia. Obszar 1 jest w pelni zubozony pomiedzy strefa bramki 43 a strefa drenu 44. Takjak w tranzystorze polowym II z fig. 3, uksztaltowana wysepkowo czesc pierwszego obszaru jest otoczona bramka, która w tym przypadku spelnia funkcje „trzeciego obszaru". Zlacze p—n 46 pomiedzy strefa bramki a obszarem 1 tworzy „drugie" zlacze p—n. Poniewaz domieszkowanie i grubosc pierwszego obszaru 1 zostala dobrana wedlug wyna¬ lazku, tak ze ten obszar jest w pelni zubozony przy wzrastajacym napieciu bramka — dren przed wystapieniem przebicia zlacza p-n 6, zatem moze byc zastosowany tranzystor polowy przy bardzo duzym napieciu pomiedzy elektroda kontrolna a drenem.Ponadto, przyrzad pokazany na fig. 4 jest bardzo interesujacy z tego^wzgledu, ze przy malej odmianie moze byc uzyty jako dioda impulsowa dla wysokich napiac. Tego rodzaju dioda impulsowa jest pokazana na fig. 5. Struktura pólprzewodnikowa tego typu przyrzadu moze odpowiadac strukturze pokazanej na fig. 4 z ta jedynie róznica, ze w tym przypadku strefa 42 nie musi sie stykac i z tego wzgledu moze byc pokryta wszedzie warstwa izolujaca 41 i ze pomiedzy obszarem 47 a obszarem 42' jest zapewnione male napiecie przebicia. Dla uzyskania tego, obszar 42 znajduje sie w malej odleglosci od obszaru 47, mozliwie nawet obok obszaru 47, lub wnikajac w obszar 47. Na zlaczu p-n 5 jest przylozone napiecie Wi w kierunku wstecznym przez oporowe styki na strefach 44 i 2. Impedancja, w tym przykladzie rezystor R, jest polaczona szeregowo ze zródlem napiecia V!.Do zlacza p—n 46 jest przylozone zmienne napiecie W2 w kierunku wstecznym.Na fig. 5 jest przedstawiony stan, w którym napiecie Vj jest ciagle niewielkie i w którym do bramki jest przylozone tak duze napiecie V2, ze towarzyszaca strefa zubozenia (granica 45) osiagnela granice 40 strefy zubozenia zlacza p-n 5. W tych okolicznosciach uksztaltowana wysepkowo czesc 1A jest otoczona strefami zubozenia i jest odcieta od pozostalej czesci pierwszego obszaru 1.Napiecie V\ moze obecnie byc podnoszone do bardzo duzych wartosci, poniewaz uksztaltowana wysepko¬ wo czesc 1A jest w pelni zubozona od zlacza p—n 5 az do powierzchni 8 juz przy stosunkowo malym napieciu L.lv 119597 7 Vi, a gdy napiecie Vt wzrasta, wówczas napiecie przebicia nie jest juz dluzej wyznaczane przez stosunkowo niskie napiecie przebicia zlacza p-n 46, ale przez napiecie przebicia plaskiego zlacza p-n 5, nie wynurzajacego sie przy powierzchni. Z tego wzgledu równiez w tym przypadku funkcje wspomnianego powyzej „trzeciego obszaru" spelnia strefa bramki 43, a nie obszar 47.Wysokie napiecie Vj wystepuje obecnie zasadniczo w calosci w poprzek strefy zubozenia pomiedzy po¬ wierzchnia 8 a granica 49, a strefa zubozenia siega w przyblizeniu tak jak pokazano na fig. 4.Zasadniczo na impedancji R nie ma spadku napiecia, poniewaz przeplywa przez nia tylko maly prad uplywu i jest ona tak dobrana, ze jest znacznie mniejsza niz impedancja zblokowanego przyrzadu pólprzewodni¬ kowego, polaczonego szeregowo z impedancja R.Gdy napiecie kontrolne V2 jest zredukowane do takiej wartosci, ze strefa zubozenia nie odcina dluzej obszaru 1 pomiedzy strefa bramki 43 a zlaczem p-n 5, wówczasjest utworzone pole dryftu, w wyniku którego a strefa zródla 42 zmierza do osiagniecia potencjalu strefy drenu 44. Jednakze na dlugo zanim to moze nastapic, pomiedzy obszarami 47 a 42 wystepuje przebicie, tak ze napiecie na przyrzadzie pólprzewodnikowym znika zasadniczo calkowicie, a napiecie V\ przechodzi zasadniczo w calosci na impedancje R.W ten sposób napiecie na impedancji R moze byc przelaczone pomiedzy niska a wysoka wartoscia za pomoca napiecia kontrolnego V2.Na fig. 6 jest przedstawiony schematycznie widok w przekroju pionowego tranzystora polowego wedlug wynalazku. Tranzystor ten sklada sie z uksztaltowanego wysepkowo obszaru 1, który w tym przykladzie ma przewodnosc typu p. W tym przypadku obszar 1 stanowi czesc warstwy epitaksjalnej typu p, posiadajacej gru¬ bosc 4 //m 4 stezenie domieszkowania 1,3 • 1015 atomów/cm 3, która znajduje sie na podlozu 2 typu n, posiada¬ jacym grubosc 250 /im i stezenie domieszkowania 3,2 • 1014 atomów/cm3. Uksztaltowany wysepkowo obszar 1 jest ograniczony bocznie przez strefe dyfuzyjna 3 typu n. W obrebie wysepkowatego obszaru 1 znajduje sie wzornik z tlenku krzemu 50, zaglebiony czesciowo w materiale pólprzewodnikowym i nalozony w postaci war¬ stwy tlenku przez selektywne utlenianie termiczne, przy czym otwory w tej warstwie sa w calosci otoczone przez tlenek. W obrebie materialu pólprzewodnikowego tlenek 50 jest ograniczony cienka, wysoce domieszkowana strefa 54 typu p, która stanowi styk na zewnatrz izolujacego wzornika 50 i tworzy.strefe bramki. Najkrótsza odleglosc pomiedzy strefa 54 a zlaczem p-n 5 wynosi 2,5/im.Ponadto na powierzchni i stykach znajduje sie wysoce domieszkowana warstwa 52 typu n z polikrystalicz¬ nego krzemu, usytuowana pomiedzy zaglebionymi czesciami tlenkowego wzornika 50fprzy czym pólprzewod¬ nikowa powierzchnia przy strefach powierzchniowych 53 jest uzyskana przez dyfuzje z warstwy 52. Na warstwie 52 znajduje sie metalowa warstwa 51, podczas gdy obszar 2 styka sie z wysoce domieszkowana warstwa kontak¬ towa 55 i metalowa warstwa 56. Polaczenia zródla, drenu i bramki sa oznaczone schematycznie przez S, D i G.Wstanie pracy do drenu D jest przylozone napiecie, które jest dodatnie wzgledem zródla S. Na bramce. G wystepuje napiecie, które jest przynajmniej tak ujemne wzgledem drenu, ze strefa zubozenia siega do zlacza p—n 5 pomiedzy obszarami 1 i 2 az do powierzchni, tak ze obszar 1 jest zupelnie zubozony. Przeplyw elektronów, które poruszaja sie od zródla do drenu w zasadzie nie jest hamowany przez zubozony obszar 1. Rozklad potencjalów w obrebie zubozonego obszaru 1 moze byc zmieniany poprzez zmiane napiecia przy bramce, a przykladowo próg potencjalu moze tak byc uformowany, ze przeplyw elektronów od zródla do drenu przez zubozony obszar 1 moze byc kontrolowany. Poniewaz obszar 1 jest zupelnie zubozony przy napieciu nizszym . niz napiecie przebicia zlacza p-n 6, zatem mozna otrzymac pionowy tranzystor polowy na bardzo wysokie v napiecie, a to z tego wzgledu, ze w wyniku opisanej wyzej zasady, napiecie, przy któiytn wystepuje przebicie pomiedzy obszarami 1 i 2, moze byc bardzo wysokie.Pokazany na fig. 6 przyrzad pólprzewodnikowy moze byc wytworzony w nastepujacy sposób. Materialem wyjsciowym jest podloze 2 typu n, posiadajace epitaksjalna warstwe typu p o wspomnianych wyzej domieszko- waniach i grubosciach. Wysepkowa strefa izolacyjna 3 jest wytworzona znanymi metodami dyfuzyjnymi, przykladowo na drodze dyfuzji fosforowej. Równoczesnie na stronie spodniej jest rozproszona wysoce domiesz¬ kowana warstwa kontaktowa 55 typu n. Nastepnie naklada sie maske przeciwutleniajaca a jednoczesnie maske implantacyjna, która zawiera azotek krzemu i która bedzie okreslona ponizej jako maska azotkowa, przy czym maska ta ma postac kwadratowej ramki, zbudowanej z maskujacych pasków o szerokosci 4 jim, oddalonych jeden od drugiego-o lOjum. Nastepnie jest wpajany bor w ilosci 1015 jonów/cm2 z energia 60KeV. Stosowany do trawienia maski fotolakier pozostaje i równiez sluzy jako oslona przed wpajaniem.W ten sposób jest wytwarzana warstwa 54 typu p. Nastepnie fotolakierjest usuwany i po wyzarzaniu przy 900°C przez 30 minut otrzymuje sie w drodze utleniania termicznego wzornik tlenkowy o grubosci przykladowo 1 /im. Technologie wytwarzania wglebionego wzornika tlenkowego w drodze selektywnego utleniania sa opisane szczególowo w „Philips Research Reports", tom 25, 1970, strony 118-132. Po usunieciu maski azotkowej8 119 597 naklada sie warstwe 52 polikrystalicznego krzemu o grubosci 0,5 firn i o domieszkowaniu typu n, przykladowo poprzez implantacje fosforowa. Nastepnie przeprowadza sie ogrzewanie przy 1050°C przez 30 minut w azocie, przez co tworza sie obszary kanalowe 53 wskutek dyfuzji z warstwy 52. Nastepnie ma miejsce metalizacja aluminiowa (51, 56, 57) w drodze osadzania pary i maskowania (w razie potrzeby po wprowadzeniu dodatkowej domieszki typu p dla rozciagniecia warstwy 54 w zasieg jej okienka kontaktowego) i,przyrzad moze byc zamon¬ towany w oslonie.Odleglosc L (patrz fig. 6) wynosi w tym przykladzie 70jum. Wyliczone jednowymiarowo napiecie przebi¬ cia Vb struktury P + P - N - (54, 1, 2) wynosi okolo 688 Voltów. Dla krzemu przy e = 11,7 i E = 2,5 • 107 Volt/cmjest spelniony warunek: Vr 2,6-102eEV < N- d < 5,1 • 105 eE L Jezeli obszar 53 jest slabo domieszkowany, wówczas moze wystepowac równiez kontrolowanie pradu pomiedzy zródlem a drenem, poniewaz zlacze p—n pomiedzy obszarami 54 i 53 tworzy strefe zubozenia w ob¬ szarze 52, która poprzez zmiane napiecia bramki powoduje zróznicowanie przekroju poprzecznego drogi pradu przez obszar 53. W niektórych okolicznosciach moga odgrywac role zarówno tlen jak i wspomiany wyzej mecha¬ nizm dzialania.Wynalazek nie jest ograniczony do tranzystorów polowych posiadajacych zlacze p-n lub zlacze Schottky'ego. Przykladowo bramka moze byc oddzielona od powierzchni pólprzewodnikowej za pomoca war¬ stwy izolujacej. Na fig. 7 jest przedstawiony jako przyklad schematyczny widok w przekroju tranzystora o gle¬ bokim zubozeniu, który jest równoznaczny w calosci ze wzgledu na strukture i dzialanie z tranzystorem pokaza¬ nym na fig. 2 z ta jedna róznica, ze strefa zubozenia bramki (granica 14) nie jest tworzona przez zlacze p—n, lecz przez bramke, zbudowana z warstwy elektrodowej 60, którajest oddzielona od powierzchni pólprzewodnikowej za pomoca warstwy izolujacej (przykladowo warstwy tlenkowej) 61. Ponadto, w przyrzadzie pokazanym na fig. 7 moga byc zastosowane te same stezenia domieszkowania i wymiary oraz ten sam sposób przelaczania jak w przyrzadzie pokazanym na fig. 2.Wspomniane wyzej zalecane stezenie domieszkowania i wymiary beda wyjasnione ponizej w odniesieniu do fig. 8A do E i fig. 9.Fig. 8A do E stanowia schematyczne widoki w przekroju pieciu róznych mozliwosci rozkladu pola w dio¬ dzie, która odpowiada uksztaltowanej wysepkowo czesci pierwszego obszaru w poprzednich przykladach. Dla przejrzystosci jest pokazana tylko polówka diody, zaklada sie ze dioda ta jest symetryczna obrotowo wokól osi oznaczonej przez Es. Obszar 1 odpowiada uksztaltowanej wysepkowo „czesci pierwszego obszaru" w kazdym z poprzednich przykladów, zlacze p-n 5 odpowiada „pierwszemu zlaczu p-n" a zlacze p-n 6 odpowiada „drugiemu zlaczu p-n". Na rysunkach zaklada sie, ze obszar 1 ma przewodnosc typu n a obszar 2 ma przewod¬ nosc typu p, jednakze rodzaje przewodnosci moga równiez byc odwrotne. Stezenie domieszkowania obszaru 2 jest takie samo na wszystkich fig. 8 A - 8 E.Jezeli pomiedzy obszarem N"1 (przez obszar kontaktowy N+4) a obszarem P "2 zostanie przylozone napie¬ cie w kierunku wstecznym na zlaczach p—n 5 i 6, wówczas wystapi zmiana rozkladu natezenia pola Es wzdluz powierzchni wedlug linii S, podczas gdy w kierunku pionowym nastezenie pola Eb zmienia sie wedlug Unii B.Na fig. 8A jest przedstawiony przypadek, w którym przy napieciu przebicia nie nastapilo jeszcze pelne zubozenie warstwy 1.Duza wartosc maksymalna natezenia pola Es wystepuje na powierzchni przy zlaczu p-n 6, która wskutek jduzego domieszkowania obszaru P+ 3 jest wieksza niz wartosc maksymalna natezenia pola Eb, wystepujacego przy zlaczu p—n 5, patrzac w kierunku pionowym. Gdy jest przekroczone krytyczne natezenie pola E wynoszace dla krzemu okolo 2,5 • 105 Voltów/cm i nieznacznie zalezne od domieszkowania, wówczas wystepuje przy powierzchni niedaleko zlacza 6 przebicie, zanim strefa zubozenia pokazana przerywanymi liniami na fig. 8A i oznaczona odnosnikami 9 i 10 siegnie w kierunku pionowym od zlacza 5 az do powierzchni.Na fig. 8B do 8E sa przedstawione przypadki, w których stezenie domieszkowania N i grubosc d warstwy 1 sa tego rodzaju, ze przed wystapieniem przebicia powierzchniowego przy zlaczu 6 warstwa 1 jest calkowicie zubozona od zlacza 5 az do powierzchni. Poza czescia drogi pomiedzy obszarami 3 i 4 natezenie pola Es wzdluz powierzchni ma wartosc stala, podczas gdy zarówno przy powierzchni zlacza p—n 6 jak i przy powierzchni zlacza N+ N przy krawedzi obszaru 4 tworzy sie piki natezenia pola (jako wynik zakrzywienia krawedzi zlacza N*N).W przypadku pokazanym na fig. 8B wartosc szczytowa jest najwyzsza przy zlaczu 6 i wieksza niz maksy¬ malna wartosc Eb przy zlaczu 5, przez co przebicie nastapi przy tej powierzchni ale przy stosunkowo wiekszych ~\119597 9 wartosciach niz w przypadkach z fig. 8A, poniewaz rozklad natezenia pola przy powierzchni jest bardziej jedno¬ rodny, przez co wartosc maksymalna bedzie mniejsza.Przypadek przedstawiony na fig. 8B moze byc uzyskany z przypadku przedstawionego na fig. 8A, przykla¬ dowo poprzez zmniejszenie grubosci d warstwy 1 przy takim samym domieszkowaniu.Na fig. 8C jest przedstawiony przypadek odwrotny do pokazanego na fig. 8B. W tym przypadku pik nateze¬ nia pola przy krawedzie obszaru 4 jest znacznie wyzszy niz przy zlaczu p—n 6. Tego rodzaju przypadek moze wystapic, przykladowo, wówczas gdy warstwa 1 posiada bardzo duza rezystywnosc, a obszar 1 jest zubozony zanim wystapi napiecie przebicia. W takim przypadku moze wystapic przebicie przy krawedzi obszaru 4, gdy maksymalne natezenie pola przy tej krawedzi jest wieksze niz natezenie pola przy zlaczu p-n 5.Korzystniejszy jest przypadek pokazany na fig. 8D.W tym przypadku jest zapewnione, ze stezenie domieszkowania i grubosc obszaru 1 sa takie, ze piki natezenia pola przy powierzchni sa zasadniczo równe. Jakkolwiek, przebicie przy powierzchni bedzie stale wystepowalo wówczas, gdy jak pokazano na fig. 8D, maksymalne natezenie pola Eb przy zlaczu p-n 5 jest mniejsze niz wartosc maksymalna przy powierzchni, przy czym maksymalne natezenie pola przy powierzchni staje sie w tym przypadku mniejsze przez utworzenie symetrycznego rozkladu natezenia pola S przy tej powierz¬ chni, niz w przypadku symetrycznego rozkladu natezenia pola, iak ze przebicie wystepuje przy wyzszym napie¬ ciu.Na fig. 8E pokazany jest przypadek, w którym maksymalne natezenie pola przy powierzchni i przy dowol¬ nym napieciu wstecznym jest nizsze niz maksymalne natezenie pola przy zlaczu p-n 5 wskutek skutecznego doboru domieszkowania i grubosci warstwy 1, i poprzez zwiekszenie odleglosci L przy danym stezeniu domiesz¬ kowania obszaru 2. W rezultacie tego przebicie bedzie wystepowalo w tym przypadku zawsze w obrebie pólprzewodnikowego korpusu przy zlaczu p-n 5 a nie przy powierzchni.Ponadto nalezy zauwazyc, ze przy zbyt malej wartosci odleglosci L bedzie wzrastac natezenie pola przy powierzchni (w rzeczywistosci calkowite napiecie pomiedzy obszarami 3 i 4 wyznacza przestrzen pomiedzy krzywa S a linia Es = 0) tak, ze przebicie przy powierzchni wystepuje przy napieciu nizszym.Na podstawie obliczen, okazalo sie, ze najbardziej korzystne wartosci napiecia przebicia uzyskuje sie przy obszarze zaznaczonym na fig. 9 liniami A i B. Na fig. 9 produkt o stezeniu domieszkowania N w atomach na cm3 i o gnssosci d w cm obszaru 1 jest zaznaczony graficznie na osi' poziomej dla krzemu jako pólprzewodnika, zas wartosc 106 y^, gdzie L jest w cm, a Vb w Voltach jest zaznaczona graficznie na osi pionowej. Vb stanowi obliczona jednowymiarowo wartosc napiecia przebicia zlacza p—n 5, to znaczy napiecia przebicia struktury N+N"P" na fig. 8A do E przy zalozeniu, ze stezenie domieszkowania obszarów 1 i 2 sa jednorodne, tak ze zlacze p-n 5 jest strome, ze obszar N+4 posiada zasadniczo nieistotna rezystancje szeregowa, i ze struktura N+N"P" ciagnie sie nieskonczenie daleko we wszystkich kierunkach prostopadlych do osiEs- .1 To fikcyjne napiecie przebicia moze byc bardzo prosto obliczone przy wspomnianych przebiciach. W tym celu nalezy przykladowo, wziac pod uwage publikacje S.M Sze,Physics of Semiconductor Devices, Wiley . & Sons, Nowy Jork, 1969, rozdzial 5.W przypadku, gdy jako material pólprzewodnikowy jest wybrany krzem, wynika, ze dla wartosci N • d lezacych pomiedzy liniami A i B, to znaczy dla Vr 7,6- 108V < Nxd < 1,5- 1012 L jest zrealizowany stan pokazany na fig. 8D (symetryczny rozklad pola przy powierzchni).Jezeli takze ma byc zrealizowany stan przedstawiony na fig. 8E (symetryczny rozklad pola przy powierz¬ chni, z przebiciem przy zlaczu p—n 5), wówczas powinny byc dobrane te wartosci L, N i d, które leza na linii C L _¦ ¦ .. lub blisko tej linii z fig. 9. Dla < 1,4 • 10 oznacza to zasadniczo, ze N • d = 9 • 10 cm2.Vb Jak juz wspomniano, wartosci z fig. 9 odnosza sie do krzemu, który posiada krytyczne natezenie pola E o wartosci okolo 2,5 • 105 Voltów na cm i stala dielektryczna e0 wartosci okolo 11,7. W zasadzie* dlaWteria- lów pólprzewodnikowych posiadajacych wzgledna stala dielektryczna e i krytyczne natezenie pola E pomiedzy liniami A i B wystepuje 2,6 • 102 € EV < N • d < 5,1 • 105 e E a dla linii C : N • d jest zasadniczo równe 3 • 105 e E i w tym przypadku równiez10 119 597 Wartosci e i E mozna znalezc w odpowiedniej literaturze.Przykladowo, krytyczne natezenie pola mozna odnalezc we wspomnianej publikacji S.M. Sze. Physics of Semiconductor Devices, Wiley & Sons, Nowy York, 1969, strona 117, fig. 25.Na podstawie powyzszego opisu w odniesieniu do fig. 8A do 8E i fig. 9 fachowcy z tej dziedziny moga dobrac domieszkowanie i wymiary, które sa najbardziej korzystne wdanych okolicznosciach dla wszystkich struktur pólprzewodnikowych, opisanych w poprzednich przykladach. Nie zawsze bedzie konieczne lub pozada¬ ne unikanie przebicia powierzchniowego we wszystkich okolicznosciach (fig. 9, krzywa C) dopóki parametry mieszcza sie w obrebie linii A i B z fig. 9 lub leza na tych liniach.Wynalazek nie jest ograniczony do rozwiazan opisanych powyzej. Przykladowo, mozna stosowac materialy pólprzewodnikowe inne niz krzem, warstwy izolujace inne niz tlenek krzemu, na przyklad azotek krzemu* tlenek aluminium, oraz warstwy metalowe inne niz aluminium.W kazdym rozwiazaniu moga równiez byc zastapione podane rodzaje przewodnosci rodzajami przeciw¬ nymi. Nalezy podkreslic, ze jakkolwiek w podanych przykladach trzeci obszar 3 jest zawsze silniej domieszkowa¬ ny niz drugi obszar 2, to jednak ten trzeci obszar moze równiez posiadac to samo stezenie domieszkowania co obszar drugi, tworzac przedluzenie drugiego obszaru.W tego rodzaju przypadkach mniejsze napiecie przebicia drugiego zlacza p-n 6 jest spowodowane silnym zakrzywieniem obszaru przejsciowego pomiedzy pierwszym zlaczem p-n 5 a drugim zlaczem p-n 6.Zastrzezenia patentowe 1. Przyrzad pólprzewodnikowy z pólprzewodnikowym korpusem majacym zasadniczo plaska powierz¬ chnie, zawierajacy przynajmniej jeden tranzystor polowy, posiadajacy zródlo, dren, obszar kanalowy pomiedzy zródlem a drenem oraz bramke, przylegla do obszaru kanalowego dla oddzialywania, za pomoca napiecia bramki przylozonego do bramki, na strefe zubozenia w celu kontrolowania przeplywu nosników ladunku po¬ miedzy zródlem a drenem, przy czym ten tranzystor polowy zawiera uksztaltowany w postaci warstwy pierwszy obszar o przewodnosci pierwszego rodzaju, który to obszar wraz z lezacym pod nim drugim obszarem o przewod¬ nosci drugiego rodzaju tworzy pierwsze zlacze p-n, rozciagajace sie zasadniczo równolegle do tej powierzchni, przez co przynajmniej w trakcie pracy czesc uksztaltowanego wysepkowo pierwszego obszaru jest przynajmniej czesciowo ograniczona bocznie poprzez drugie zlacze p-n z towarzyszaca strefa zubozenia, utworzona pomiedzy pierwszym obszarem a trzecim obszarem o przewodnosci drugiego rodzaju, który przylega do pierwszego obszaru, zas durgie zlacze p—n ma napiecie przebicia nizsze niz pierwsze zlacze p-n, przy czym do czesci uksztaltowane¬ go wysepkowo pierwszego obszaru przylega przynajmniej bramka, zas pomiedzy drugim obszarem a obszarem kontaktowym tranzystora polowego, przynalezacego do zródla, drenu i bramki i tworzacym nieprostujacy styk z czescia uksztaltowanego wysepkowo pierwszego obszaru, jest przylozone napiecie w kierunku wstecznym, znamienny t y m, ze stezenie domieszkowania N w atomach/cm3 i grubosc (d) w cm czesci uksztaltowa¬ nego wysepkowo obszaru spelniaja warunek Vr 2,6-102eEV < N-d < 5,1 • 105 eE, L gdzie e stanowi wzgledna stalo dielektryczna, zas E jest krytycznym natezeniem pola w Voltach/cm, przy którym w materiale pólprzewodnikowym pierwszego obszaru wystepuje lawinowe zwielokrotnienie, L stanowi odleglosc w cm od obszaru kontaktowego az do drugiego zlacza p-n, a Vb jest obliczona jednowymiarowo wartoscia napiecia przebicia pierwszego zlacza p-n w Voltach. 2. Przyrzad wedlug zastrz. 1, znamienny tym, ze wartosc N • d jest zasadniczo równa 3,0 • 105 e E,aLl,4- 10"5Vb. 3. Przyrzad wedlug zastrz. 2, znamienny tym, ze stezenie domieszkowania w przynajmniej czesci drugiego obszaru, przyleglego do pierwszego obszaru, jest nizsze niz stezenie domieszkowania pierwszego obszaru. 4. Przyrzad wedlug zastrz. 3, znamienny tym, ze drugi obszar ma taka grubosc, ze przy napieciu przebicia pierwszego zlacza p—n strefa zubozenia zachodzi w drugi obszar na odleglosc mniejsza niz grubosc tego obszaru. 5. Przyrzad wedlug zastrz. 4, znamienny tym, ze pierwszy obszarjest utworzony przez warstwe epitaksjalna o przewodnosci pierwszego rodzaju, umieszczona na drugim obszarze. 6. Przyrzad wedlug zastrz. 5, znamienny tym, ze uksztaltowana wysepkowo czesc pierwszego obszaru jest ograniczona bocznie w calosci przez drugie zlacze p-n.119597 11 7. Przyrzad wedlug zastrz. 6, znamienny tym, ze bramka zawiera pólprzewodnikowa strefe elektrody bramki, która tworzy zlacze p-n z sasiadujaca czescia obszaru kanalowego. 8. Przyrzad wedlug zastrz. 6, znamienny tym, ze bramka zawiera metalowa warstwe, która tworzy prostujace zlacze metal pólprzewodnik (zlacze Schottky'ego) z sasiadujaca czescia obszaru kanalo¬ wego. 9. Przyrzad wedlug zastrz. 6, znamienny tym, ze bramka zawiera warstwe przewodzaca, która jest oddzielona od sasiadujacej czesci obszaru kanalowego za pomoca warstwy izolujacej. 10. Przyrzad wedlug zastrz. 7 lub 8 lub 9, znamienny tym, ze tranzystor polowy jest typu boczne¬ go, a zródlo i dren, znajdujace sie po kazdej stronie bramki, tworza nieprostujace styki z pierwszym obszarem, który to obszar kontaktowy jest utworzony przez dren. 11. Przyrzad wedlug zastrz. 10, znamienny tym, ze bramka jest podlaczona do drugiego obszaru. 12. Przyrzad wedlug zastrz. 11, znamienny tym, ze dren jest otoczony zasadniczo calkowicie przez bramke, a bramka jest otoczona zasadniczo calkowicie przez zródlo. 13. Przyrzad wedlug zastrz. 12, znamienny t y m, ze warstwa pólprzewodnikowa o przewodnosci drugiego rodzaju wystepuje na pierwszym obszarze, a ponadto zródlo i dren zawieraja strefy elektrodowe o prze¬ wodnosci pierwszego rodzaju, a bramka zawiera strefe o przewodnosci drugiego rodzaju, zas wszystkie strefy elektrodowe siegaja poprzez grubosc warstwy pólprzewodnikowej w dól do pierwszego obszaru. 14. Przyrzad wedlug zastrz. 12, znamienny t y m, ze zródlo zawiera strefe elektrodowa o prze¬ wodnosci pierwszego rodzaju, która to strefa nie jest podlaczona do napiecia zewnetrznego, zas z boku strefy zródla z dala od bramki wystepuje wysoce domieszkowana strefa o przewodnosci drugiego rodzaju, która siega od powierzchni w dól do drugiego obszaru i jest umieszczona tak blisko strefy zródla, ze napiecie przebicia pomiedzy tymi dwiema strefami jest znacznie nizsze niz napiecie przebicia pierwszego zlacza p-n, przy czym dren i drugi obszar sa podlaczone do zródla napiecia, które jest podlaczone w szereg z impedancja obciazeniowa i które dostarcza napiecie wsteczne w poprzek pierwszego zlacza p-n, zas bramka jest podlaczona do zródla napiecia, które dostarcza zmienne napiecie wsteczne pomiedzy bramka a pierwszym obszarem, tak ze uksztalto¬ wana wysepkowo czesc pierwszego obszaru otoczonego bramka i towarzyszaca strefa zubozenia moga byc chwi¬ lowo odcinane elektrycznie od pozostalej czesci pierwszego obszaru. 15. Przyrzad wedlug zastrz. 7 lub 8 lub 9, zn amien-ny tym, ze tranzystor polowy jest typu pionowego oraz ze dren tworzy nieprostujacy styk z drugim obszarem, a zródlo tworzy styk prostujacy z pierw¬ szym obszarem, przy czym bramka zawiera strefe elektrodowa o przewodnosci pierwszego rodzaju, która to strefa otacza przynajmniej jedna czesc pierwszego obszaru, towarzyszacego obszarowi kanalowemu, i tworzy wspomniany obszar kontaktowy.119 597 -ik Sir v0 ACD -r&t FIG.1 \l- VG SA VD ^G T-D ^ ! *¦ 1 12 T 22 26 23 27 24 t 33 2 5 34 36 -h Lr-- 6 33 38 37 I 21 ir 26A 32 39 33 FIG.3 ~J L" u-119 597 t irr- 2 40 49 44 FIG.4 R ¥1 . . ** ** ** 42 1 ( I V fe 2lf- 1A ( / <&U: 41 7 1 I Li.Id W FI6.5 54 54 IS7 I 50 / 53 SJ 51 ov \\ \\ \ \ M\ \\\\\ Ki -~~-^^ T -I W 55 56 5 O FIG.6 ** 11? 1 £.£. 13 U^w ¦^-'*/ ' Li 13 10 2 U ¥ ¦.-.'¦ r-- I FI6.7119 597 .10 1 es l A p* '•-^v--p- -'-- -^ -Eb 8 A 6 9 2 5 B U" , S % 2 5 rE„ 8B S 1 t=± -H 6 '».-_.'_P_"__S 2 e„ 8C K4-fe _/4 N" I ',, /*„ , 8D ¦7*- T^TT t 8E FIG.8 I 6L 10-vB 24| f- 22i -4 i ! 20- 1 »t 1- 16- 1 Hi 4 tal [¦ 104 }..I ,, i. •i- -I f 4 ¦ j f I 4f- 2 + 0+ l - Nji (cm l) FIG.9 Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL PL PL

Claims (4)

1.Zastrzezenia patentowe 1. Przyrzad pólprzewodnikowy z pólprzewodnikowym korpusem majacym zasadniczo plaska powierz¬ chnie, zawierajacy przynajmniej jeden tranzystor polowy, posiadajacy zródlo, dren, obszar kanalowy pomiedzy zródlem a drenem oraz bramke, przylegla do obszaru kanalowego dla oddzialywania, za pomoca napiecia bramki przylozonego do bramki, na strefe zubozenia w celu kontrolowania przeplywu nosników ladunku po¬ miedzy zródlem a drenem, przy czym ten tranzystor polowy zawiera uksztaltowany w postaci warstwy pierwszy obszar o przewodnosci pierwszego rodzaju, który to obszar wraz z lezacym pod nim drugim obszarem o przewod¬ nosci drugiego rodzaju tworzy pierwsze zlacze p-n, rozciagajace sie zasadniczo równolegle do tej powierzchni, przez co przynajmniej w trakcie pracy czesc uksztaltowanego wysepkowo pierwszego obszaru jest przynajmniej czesciowo ograniczona bocznie poprzez drugie zlacze p-n z towarzyszaca strefa zubozenia, utworzona pomiedzy pierwszym obszarem a trzecim obszarem o przewodnosci drugiego rodzaju, który przylega do pierwszego obszaru, zas durgie zlacze p—n ma napiecie przebicia nizsze niz pierwsze zlacze p-n, przy czym do czesci uksztaltowane¬ go wysepkowo pierwszego obszaru przylega przynajmniej bramka, zas pomiedzy drugim obszarem a obszarem kontaktowym tranzystora polowego, przynalezacego do zródla, drenu i bramki i tworzacym nieprostujacy styk z czescia uksztaltowanego wysepkowo pierwszego obszaru, jest przylozone napiecie w kierunku wstecznym, znamienny t y m, ze stezenie domieszkowania N w atomach/cm3 i grubosc (d) w cm czesci uksztaltowa¬ nego wysepkowo obszaru spelniaja warunek Vr 2,6-102eEV < N-d < 5,1 • 105 eE, L gdzie e stanowi wzgledna stalo dielektryczna, zas E jest krytycznym natezeniem pola w Voltach/cm, przy którym w materiale pólprzewodnikowym pierwszego obszaru wystepuje lawinowe zwielokrotnienie, L stanowi odleglosc w cm od obszaru kontaktowego az do drugiego zlacza p-n, a Vb jest obliczona jednowymiarowo wartoscia napiecia przebicia pierwszego zlacza p-n w Voltach.
2. Przyrzad wedlug zastrz. 1, znamienny tym, ze wartosc N • d jest zasadniczo równa 3,0 • 105 e E,aLl,4- 10"5Vb.
3. Przyrzad wedlug zastrz. 2, znamienny tym, ze stezenie domieszkowania w przynajmniej czesci drugiego obszaru, przyleglego do pierwszego obszaru, jest nizsze niz stezenie domieszkowania pierwszego obszaru.4. Przyrzad wedlug zastrz. 3, znamienny tym, ze drugi obszar ma taka grubosc, ze przy napieciu przebicia pierwszego zlacza p—n strefa zubozenia zachodzi w drugi obszar na odleglosc mniejsza niz grubosc tego obszaru.5. Przyrzad wedlug zastrz. 4, znamienny tym, ze pierwszy obszarjest utworzony przez warstwe epitaksjalna o przewodnosci pierwszego rodzaju, umieszczona na drugim obszarze.6. Przyrzad wedlug zastrz. 5, znamienny tym, ze uksztaltowana wysepkowo czesc pierwszego obszaru jest ograniczona bocznie w calosci przez drugie zlacze p-n.119597 117. Przyrzad wedlug zastrz. 6, znamienny tym, ze bramka zawiera pólprzewodnikowa strefe elektrody bramki, która tworzy zlacze p-n z sasiadujaca czescia obszaru kanalowego.8. Przyrzad wedlug zastrz. 6, znamienny tym, ze bramka zawiera metalowa warstwe, która tworzy prostujace zlacze metal pólprzewodnik (zlacze Schottky'ego) z sasiadujaca czescia obszaru kanalo¬ wego.9. Przyrzad wedlug zastrz. 6, znamienny tym, ze bramka zawiera warstwe przewodzaca, która jest oddzielona od sasiadujacej czesci obszaru kanalowego za pomoca warstwy izolujacej.10. Przyrzad wedlug zastrz. 7 lub 8 lub 9, znamienny tym, ze tranzystor polowy jest typu boczne¬ go, a zródlo i dren, znajdujace sie po kazdej stronie bramki, tworza nieprostujace styki z pierwszym obszarem, który to obszar kontaktowy jest utworzony przez dren.11. Przyrzad wedlug zastrz. 10, znamienny tym, ze bramka jest podlaczona do drugiego obszaru.12. Przyrzad wedlug zastrz. 11, znamienny tym, ze dren jest otoczony zasadniczo calkowicie przez bramke, a bramka jest otoczona zasadniczo calkowicie przez zródlo.13. Przyrzad wedlug zastrz. 12, znamienny t y m, ze warstwa pólprzewodnikowa o przewodnosci drugiego rodzaju wystepuje na pierwszym obszarze, a ponadto zródlo i dren zawieraja strefy elektrodowe o prze¬ wodnosci pierwszego rodzaju, a bramka zawiera strefe o przewodnosci drugiego rodzaju, zas wszystkie strefy elektrodowe siegaja poprzez grubosc warstwy pólprzewodnikowej w dól do pierwszego obszaru.14. Przyrzad wedlug zastrz. 12, znamienny t y m, ze zródlo zawiera strefe elektrodowa o prze¬ wodnosci pierwszego rodzaju, która to strefa nie jest podlaczona do napiecia zewnetrznego, zas z boku strefy zródla z dala od bramki wystepuje wysoce domieszkowana strefa o przewodnosci drugiego rodzaju, która siega od powierzchni w dól do drugiego obszaru i jest umieszczona tak blisko strefy zródla, ze napiecie przebicia pomiedzy tymi dwiema strefami jest znacznie nizsze niz napiecie przebicia pierwszego zlacza p-n, przy czym dren i drugi obszar sa podlaczone do zródla napiecia, które jest podlaczone w szereg z impedancja obciazeniowa i które dostarcza napiecie wsteczne w poprzek pierwszego zlacza p-n, zas bramka jest podlaczona do zródla napiecia, które dostarcza zmienne napiecie wsteczne pomiedzy bramka a pierwszym obszarem, tak ze uksztalto¬ wana wysepkowo czesc pierwszego obszaru otoczonego bramka i towarzyszaca strefa zubozenia moga byc chwi¬ lowo odcinane elektrycznie od pozostalej czesci pierwszego obszaru.15. Przyrzad wedlug zastrz. 7 lub 8 lub 9, zn amien-ny tym, ze tranzystor polowy jest typu pionowego oraz ze dren tworzy nieprostujacy styk z drugim obszarem, a zródlo tworzy styk prostujacy z pierw¬ szym obszarem, przy czym bramka zawiera strefe elektrodowa o przewodnosci pierwszego rodzaju, która to strefa otacza przynajmniej jedna czesc pierwszego obszaru, towarzyszacego obszarowi kanalowemu, i tworzy wspomniany obszar kontaktowy.119 597 -ik Sir v0 ACD -r&t FIG.1 \l- VG SA VD ^G T-D ^ ! *¦ 1 12 T 22 26 23 27 24 t 33 2 5 34 36 -h Lr-- 6 33 38 37 I 21 ir 26A 32 39 33 FIG.3 ~J L" u-119 597 t irr- 2 40 49 44 FIG.
4.R ¥1 . . PL PL PL
PL1979217279D 1978-07-24 1979-07-20 Semiconductor device PL119597B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7807835,A NL184552C (nl) 1978-07-24 1978-07-24 Halfgeleiderinrichting voor hoge spanningen.

Publications (1)

Publication Number Publication Date
PL119597B1 true PL119597B1 (en) 1982-01-30

Family

ID=19831291

Family Applications (2)

Application Number Title Priority Date Filing Date
PL1979217279D PL119597B1 (en) 1978-07-24 1979-07-20 Semiconductor device
PL21727979A PL217279A1 (pl) 1978-07-24 1979-07-20

Family Applications After (1)

Application Number Title Priority Date Filing Date
PL21727979A PL217279A1 (pl) 1978-07-24 1979-07-20

Country Status (15)

Country Link
JP (1) JPS5924550B2 (pl)
AT (1) AT382042B (pl)
AU (1) AU521670B2 (pl)
BE (1) BE877850A (pl)
BR (1) BR7904692A (pl)
CA (1) CA1134055A (pl)
CH (1) CH648693A5 (pl)
DE (2) DE2954286C2 (pl)
ES (1) ES482691A1 (pl)
FR (1) FR2434487A1 (pl)
GB (1) GB2026240B (pl)
IT (1) IT1122226B (pl)
NL (1) NL184552C (pl)
PL (2) PL119597B1 (pl)
SE (1) SE437094B (pl)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
GB2070858B (en) * 1980-03-03 1985-02-06 Raytheon Co Shallow channel field effect transistor
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
GB2133621B (en) * 1983-01-11 1987-02-04 Emi Ltd Junction field effect transistor
NL8304256A (nl) * 1983-12-09 1985-07-01 Philips Nv Halfgeleiderinrichting.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161621C (nl) * 1968-10-16 1980-02-15 Philips Nv Halfgeleiderinrichting met veldeffecttransistor.
JPS4932028B1 (pl) * 1969-06-24 1974-08-27
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid

Also Published As

Publication number Publication date
CA1134055A (en) 1982-10-19
AU521670B2 (en) 1982-04-22
JPS5924550B2 (ja) 1984-06-09
SE437094B (sv) 1985-02-04
ATA509379A (de) 1986-05-15
FR2434487A1 (fr) 1980-03-21
IT1122226B (it) 1986-04-23
NL184552C (nl) 1989-08-16
BE877850A (fr) 1980-01-23
ES482691A1 (es) 1980-03-01
PL217279A1 (pl) 1980-08-11
NL7807835A (nl) 1980-01-28
IT7924514A0 (it) 1979-07-20
SE7906289L (sv) 1980-01-25
CH648693A5 (de) 1985-03-29
DE2927662A1 (de) 1980-02-07
DE2927662C2 (de) 1984-01-12
DE2954286C2 (de) 1986-04-17
AU4906179A (en) 1980-01-31
BR7904692A (pt) 1980-04-15
NL184552B (nl) 1989-03-16
JPS5518098A (en) 1980-02-07
GB2026240B (en) 1982-12-01
AT382042B (de) 1986-12-29
FR2434487B1 (pl) 1984-06-29
GB2026240A (en) 1980-01-30

Similar Documents

Publication Publication Date Title
EP3451388B1 (en) Trench mos-type schottky diode
US5804864A (en) High withstand voltage semiconductor device and manufacturing method thereof
US4292642A (en) Semiconductor device
US7485895B2 (en) Silicon carbide semiconductor device
JP6367760B2 (ja) 絶縁ゲート型スイッチング装置とその製造方法
US6764889B2 (en) Methods of forming vertical mosfets having trench-based gate electrodes within deeper trench-based source electrodes
KR100256903B1 (ko) 전계효과 트랜지스터
US4941026A (en) Semiconductor devices exhibiting minimum on-resistance
US4786952A (en) High voltage depletion mode MOS power field effect transistor
US6593619B1 (en) High voltage power MOSFET having low on-resistance
US6251716B1 (en) JFET structure and manufacture method for low on-resistance and low voltage application
CA1081368A (en) Field effect transistor with a short channel length
US4037245A (en) Electric field controlled diode with a current controlling surface grid
US9698217B1 (en) Semiconductor device
JP6715567B2 (ja) 半導体装置
JPH0330310B2 (pl)
JPH0738097A (ja) 高電圧用に延長されたドレイン領域を持つmosトランジスタを有する半導体装置
JP2004335990A (ja) Mis型半導体装置
US20070278573A1 (en) High-Voltage Pmos Transistor
US6198129B1 (en) Vertical type insulated gate transistor
KR20180097510A (ko) 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물
JP2016025177A (ja) スイッチング素子
KR100256387B1 (ko) 수평 절연 게이트 반도체 장치
PL119597B1 (en) Semiconductor device
JP2001127285A (ja) 縦型電界効果トランジスタ