JPH0738097A - 高電圧用に延長されたドレイン領域を持つｍｏｓトランジスタを有する半導体装置 - Google Patents
高電圧用に延長されたドレイン領域を持つｍｏｓトランジスタを有する半導体装置Info
- Publication number
- JPH0738097A JPH0738097A JP6177569A JP17756994A JPH0738097A JP H0738097 A JPH0738097 A JP H0738097A JP 6177569 A JP6177569 A JP 6177569A JP 17756994 A JP17756994 A JP 17756994A JP H0738097 A JPH0738097 A JP H0738097A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- semiconductor device
- regions
- drain extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 230000015556 catabolic process Effects 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000005669 field effect Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ドレイン降伏電圧及びオン抵抗値を広い範囲
にわたって、好ましくは追加の工程を必要とせずに、変
化させることができるような半導体装置を提供する。 【構成】 本発明による半導体装置は、表面に隣接する
第１導電型の表面領域（３）を持つ半導体基体を備える
半導体装置であって、上記表面領域にはゲート電極
（８）を上方に備えるチャンネル領域と、第２導電型の
ソース領域（４）及びドレイン領域（５）と、ドレイン
延長領域（６）とを有する。上記ドレイン延長領域
（６）は第２導電型の複数の領域（２５）を有し、これ
ら領域は前記ゲート電極（８）の下方のチャンネル領域
から前記ドレイン領域（５）にまで延在すると共に、前
記表面領域（３）と前記ドレイン延長領域（６）との間
の遮断されたｐｎ接合に掛かる電圧差の上昇により当該
ドレイン延長領域が、ドレイン降伏が発生する以前に、
少なくとも局部的に完全に空乏化されるような、幅（２
６）及びドープ濃度を有している。
にわたって、好ましくは追加の工程を必要とせずに、変
化させることができるような半導体装置を提供する。 【構成】 本発明による半導体装置は、表面に隣接する
第１導電型の表面領域（３）を持つ半導体基体を備える
半導体装置であって、上記表面領域にはゲート電極
（８）を上方に備えるチャンネル領域と、第２導電型の
ソース領域（４）及びドレイン領域（５）と、ドレイン
延長領域（６）とを有する。上記ドレイン延長領域
（６）は第２導電型の複数の領域（２５）を有し、これ
ら領域は前記ゲート電極（８）の下方のチャンネル領域
から前記ドレイン領域（５）にまで延在すると共に、前
記表面領域（３）と前記ドレイン延長領域（６）との間
の遮断されたｐｎ接合に掛かる電圧差の上昇により当該
ドレイン延長領域が、ドレイン降伏が発生する以前に、
少なくとも局部的に完全に空乏化されるような、幅（２
６）及びドープ濃度を有している。
Description
【０００１】
【産業上の利用分野】この発明は、表面に隣接する第１
導電型の表面領域を持つような半導体基体を備える半導
体装置であって、上記表面領域には絶縁ゲートと、当該
表面領域内の上記とは反対の第２導電型のソース及びド
レイン領域と、該ドレイン領域及び前記表面に隣接する
第２導電型のドレイン延長領域と、このドレイン延長領
域と前記ソース領域との間に位置する第１導電型のチャ
ンネル領域と、このチャンネル領域の上方に位置すると
共に絶縁層により該チャンネル領域から分離されている
ゲート電極とを備える電界効果トランジスタが設けられ
るような半導体装置に関する。
導電型の表面領域を持つような半導体基体を備える半導
体装置であって、上記表面領域には絶縁ゲートと、当該
表面領域内の上記とは反対の第２導電型のソース及びド
レイン領域と、該ドレイン領域及び前記表面に隣接する
第２導電型のドレイン延長領域と、このドレイン延長領
域と前記ソース領域との間に位置する第１導電型のチャ
ンネル領域と、このチャンネル領域の上方に位置すると
共に絶縁層により該チャンネル領域から分離されている
ゲート電極とを備える電界効果トランジスタが設けられ
るような半導体装置に関する。
【０００２】更に詳述すると、本発明は上記のような半
導体装置であって、前記ドレイン延長領域が前記ドレイ
ン領域よりも低いドーピング濃度を有すると共に前記ソ
ース領域の方向に長手方向に延在するような半導体装置
に関する。
導体装置であって、前記ドレイン延長領域が前記ドレイ
ン領域よりも低いドーピング濃度を有すると共に前記ソ
ース領域の方向に長手方向に延在するような半導体装置
に関する。
【０００３】
【従来の技術】上記のような半導体装置は、特に、例え
ば車両、テレビジョン装置及びオーディオ電力増幅器等
に適用される高電圧スイッチング素子として有用であ
る。
ば車両、テレビジョン装置及びオーディオ電力増幅器等
に適用される高電圧スイッチング素子として有用であ
る。
【０００４】ヨーロッパ特許第６９４２９号は本明細書
の冒頭で述べたような種類の半導体装置を開示してい
る。この半導体装置においては、強くドープされたドレ
イン領域と同一の導電型ではあるが該ドレイン領域より
は低いドーピング濃度のドレイン延長領域が、ゲート電
極と上記の比較的強めにドープされたドレイン領域との
間に設けられている。また、表面領域はソース領域と電
気的に相互接続されている。あるドレイン電圧、即ちソ
ース領域とドレイン領域との間の電圧、から始まって、
表面領域とドレイン延長領域との間のｐｎ接合が遮断さ
れると、ドレイン延長領域は上記の遮断されたｐｎ接合
からの空乏領域の拡大によりピンチオフされ、これによ
りドレイン領域側における表面電界強度が減少し、ソー
ス領域とドレイン領域との間の降伏が発生する電圧（い
わゆるドレイン降伏電圧）が増加する。
の冒頭で述べたような種類の半導体装置を開示してい
る。この半導体装置においては、強くドープされたドレ
イン領域と同一の導電型ではあるが該ドレイン領域より
は低いドーピング濃度のドレイン延長領域が、ゲート電
極と上記の比較的強めにドープされたドレイン領域との
間に設けられている。また、表面領域はソース領域と電
気的に相互接続されている。あるドレイン電圧、即ちソ
ース領域とドレイン領域との間の電圧、から始まって、
表面領域とドレイン延長領域との間のｐｎ接合が遮断さ
れると、ドレイン延長領域は上記の遮断されたｐｎ接合
からの空乏領域の拡大によりピンチオフされ、これによ
りドレイン領域側における表面電界強度が減少し、ソー
ス領域とドレイン領域との間の降伏が発生する電圧（い
わゆるドレイン降伏電圧）が増加する。
【０００５】上記のようにして高ドレイン降伏電圧は達
成されるものの、高降伏電圧には実際には比較的高いソ
ース・ドレイン抵抗が伴う、即ち当該トランジスタのオ
ン抵抗値（Ｒon）は高くなる。これは、ドレイン延長領
域の比較的弱いドーピングのみしか当該ドレイン延長領
域の充分な空乏化につながらないからである。そして、
このような弱いドーピングがドレイン延長領域の高抵抗
値につながる。実際には、ドレイン延長領域に所望の弱
いドーピングを与えるには、しばしば、追加のドーピン
グ工程が必要となる。このような追加のドーピング工程
は製造工程の流れをより複雑且つ高価にするので好まし
くない。
成されるものの、高降伏電圧には実際には比較的高いソ
ース・ドレイン抵抗が伴う、即ち当該トランジスタのオ
ン抵抗値（Ｒon）は高くなる。これは、ドレイン延長領
域の比較的弱いドーピングのみしか当該ドレイン延長領
域の充分な空乏化につながらないからである。そして、
このような弱いドーピングがドレイン延長領域の高抵抗
値につながる。実際には、ドレイン延長領域に所望の弱
いドーピングを与えるには、しばしば、追加のドーピン
グ工程が必要となる。このような追加のドーピング工程
は製造工程の流れをより複雑且つ高価にするので好まし
くない。
【０００６】
【発明の目的及び概要】従って、本発明の目的はドレイ
ン降伏電圧及びオン抵抗値を広い範囲にわたって、好ま
しくは追加の工程を必要とせずに、変化させることがで
きるような半導体装置を提供することにある。
ン降伏電圧及びオン抵抗値を広い範囲にわたって、好ま
しくは追加の工程を必要とせずに、変化させることがで
きるような半導体装置を提供することにある。
【０００７】本発明は、上記目的がドレイン延長領域に
異なる構造を付与することにより達成することができる
という認識に基づいている。本発明による半導体装置
は、上記目的を達成するため、前記ドレイン延長領域が
第２導電型の複数の領域を有し、これら領域が前記チャ
ンネル領域から前記ドレイン領域にまで延在すると共
に、前記表面領域と前記ドレイン延長との間の遮断され
たｐｎ接合に掛かる電圧差の上昇により当該ドレイン延
長領域が、ドレイン降伏が発生する以前に、少なくとも
局部的に完全に空乏化されるような、幅及びドープ濃度
を有していることを特徴としている。
異なる構造を付与することにより達成することができる
という認識に基づいている。本発明による半導体装置
は、上記目的を達成するため、前記ドレイン延長領域が
第２導電型の複数の領域を有し、これら領域が前記チャ
ンネル領域から前記ドレイン領域にまで延在すると共
に、前記表面領域と前記ドレイン延長との間の遮断され
たｐｎ接合に掛かる電圧差の上昇により当該ドレイン延
長領域が、ドレイン降伏が発生する以前に、少なくとも
局部的に完全に空乏化されるような、幅及びドープ濃度
を有していることを特徴としている。
【０００８】本発明による上記対策によれば、上記の複
数の領域の数及び幅を当該半導体装置の追加のパラメー
タとして選定することが可能である。驚くべきことに、
本発明による半導体装置は連続したドレイン延長領域で
は達成することができないようなドレイン降伏電圧及び
オン抵抗値を有することができる。本発明による半導体
装置の上記複数の領域の空乏化は、これら領域の下側か
ら垂直方向及びこれら領域の側部から横方向の両方向に
発生するものと推測される。このようないわゆる多次元
空乏化のため、上記各領域が比較的高ドープレベルであ
っても完全な空乏化が生じるので、ドレイン延長領域の
近傍の電界は比較的弱いままであり、比較的高いドレイ
ン降伏電圧が得られる。当該半導体装置のオン抵抗値
は、上記複数の領域の比較的強いドーピングのため比較
的低い。上記複数の領域は、これら領域を持つドレイン
延長領域をドレイン延長領域のドーピング工程中に連続
したドレイン延長領域の代わりに設けることにより、追
加の製造工程を必要とすることなく比較的簡単な方法で
作成することができる。比較的低いドーピングレベル
は、これら複数の領域を設ける際にドープ原子の横方向
及び縦方向拡散により達成することができる。このよう
な低いレベルはドレイン降伏電圧を上昇させるので、比
較的大量のドープ原子が打ち込まれるような標準ドーピ
ング工程を用いても比較的高い降伏電圧を持つ半導体装
置を得る可能性が得られる。なお、この半導体装置のオ
ン抵抗値は拡散によっては極僅かしか影響を受けない。
数の領域の数及び幅を当該半導体装置の追加のパラメー
タとして選定することが可能である。驚くべきことに、
本発明による半導体装置は連続したドレイン延長領域で
は達成することができないようなドレイン降伏電圧及び
オン抵抗値を有することができる。本発明による半導体
装置の上記複数の領域の空乏化は、これら領域の下側か
ら垂直方向及びこれら領域の側部から横方向の両方向に
発生するものと推測される。このようないわゆる多次元
空乏化のため、上記各領域が比較的高ドープレベルであ
っても完全な空乏化が生じるので、ドレイン延長領域の
近傍の電界は比較的弱いままであり、比較的高いドレイ
ン降伏電圧が得られる。当該半導体装置のオン抵抗値
は、上記複数の領域の比較的強いドーピングのため比較
的低い。上記複数の領域は、これら領域を持つドレイン
延長領域をドレイン延長領域のドーピング工程中に連続
したドレイン延長領域の代わりに設けることにより、追
加の製造工程を必要とすることなく比較的簡単な方法で
作成することができる。比較的低いドーピングレベル
は、これら複数の領域を設ける際にドープ原子の横方向
及び縦方向拡散により達成することができる。このよう
な低いレベルはドレイン降伏電圧を上昇させるので、比
較的大量のドープ原子が打ち込まれるような標準ドーピ
ング工程を用いても比較的高い降伏電圧を持つ半導体装
置を得る可能性が得られる。なお、この半導体装置のオ
ン抵抗値は拡散によっては極僅かしか影響を受けない。
【０００９】第１実施例においては、前記複数の領域の
幅は前記ドレイン延長領域の深さに略等しく、これら領
域のドープ濃度は各領域の中心から縁部に向かって減少
する。このような領域は、例えばドープ原子を打ち込み
により次いで拡散により付与することにより、簡単な方
法で作成することができる。この場合、打ち込まれた領
域からの拡散の結果、これら領域の縁部に向かってのド
ープ濃度の減少が生じる。通常、これら領域は互いに略
接するように配置される。ドレイン延長領域のこのよう
な構造においては、半導体基体の表面領域が最適に使用
される。そして、複数の領域間の比較的小さな間隔でさ
え多次元空乏化が発生し、ドレイン降伏電圧の改善が得
られる。
幅は前記ドレイン延長領域の深さに略等しく、これら領
域のドープ濃度は各領域の中心から縁部に向かって減少
する。このような領域は、例えばドープ原子を打ち込み
により次いで拡散により付与することにより、簡単な方
法で作成することができる。この場合、打ち込まれた領
域からの拡散の結果、これら領域の縁部に向かってのド
ープ濃度の減少が生じる。通常、これら領域は互いに略
接するように配置される。ドレイン延長領域のこのよう
な構造においては、半導体基体の表面領域が最適に使用
される。そして、複数の領域間の比較的小さな間隔でさ
え多次元空乏化が発生し、ドレイン降伏電圧の改善が得
られる。
【００１０】本発明の他の実施例においては、複数の領
域の幅がチャンネル領域からドレイン領域方向へと増加
する。この実施例によれば、ドレイン降伏電圧が一定の
幅の領域である場合に較べて上昇するという利点が得ら
れる。領域の幅がチャンネル領域からドレイン領域に向
かって増加することにより、電界がより一様に広がり、
その結果、電界の最大値は減少してドレイン降伏は高い
電圧で発生するようになる。他の利点は、上記領域の幅
の増加が一定の幅の領域におけるよりも領域内の抵抗値
を低くするので当該トランジスタのオン抵抗値が低くな
るという点にある。
域の幅がチャンネル領域からドレイン領域方向へと増加
する。この実施例によれば、ドレイン降伏電圧が一定の
幅の領域である場合に較べて上昇するという利点が得ら
れる。領域の幅がチャンネル領域からドレイン領域に向
かって増加することにより、電界がより一様に広がり、
その結果、電界の最大値は減少してドレイン降伏は高い
電圧で発生するようになる。他の利点は、上記領域の幅
の増加が一定の幅の領域におけるよりも領域内の抵抗値
を低くするので当該トランジスタのオン抵抗値が低くな
るという点にある。
【００１１】本発明の更に他の実施例おいては、前記複
数の領域が前記ドレイン延長領域の前記チャンネル領域
に隣接する部分において第２導電型の領域により相互接
続されている。この場合、チャンネル領域は連続した領
域となるので、即ち電流はソースからドレイン延長領域
へと複数領域のにみおいてではなくチャンネルの全幅に
わたって横切ることができるようになるので、急峻なト
ランジスタが得られる。高いドレイン降伏電圧を実現す
るには、チャンネル領域に隣接するドレイン延長領域を
空乏化するための付加的な手段を用いることが望ましい
であろう。このことはドレイン延長領域における上記部
分の上方に電界板を設けることにより達成されるであろ
う。この電界板はドレイン延長領域からは絶縁され且
つ、例えば、ソース領域叉はゲート電極に電気的に接続
される。また、ドレイン延長領域の上記部分を、基板と
表面領域との間の境界上に第１導電型の強くドープされ
た層を設けることにより空乏化することも可能である。
この場合、この強くドープされた層はドレイン延長領域
のチャンネル領域に隣接する部分の下にまで延在するよ
うにする。この場合、ドレイン延長領域のチャンネル領
域に隣接する部分は上記の強くドープされた領域から付
加的に空乏化されるようになるので、ドレイン延長領域
のこの部分では早すぎる降伏は発生しないであろう。
数の領域が前記ドレイン延長領域の前記チャンネル領域
に隣接する部分において第２導電型の領域により相互接
続されている。この場合、チャンネル領域は連続した領
域となるので、即ち電流はソースからドレイン延長領域
へと複数領域のにみおいてではなくチャンネルの全幅に
わたって横切ることができるようになるので、急峻なト
ランジスタが得られる。高いドレイン降伏電圧を実現す
るには、チャンネル領域に隣接するドレイン延長領域を
空乏化するための付加的な手段を用いることが望ましい
であろう。このことはドレイン延長領域における上記部
分の上方に電界板を設けることにより達成されるであろ
う。この電界板はドレイン延長領域からは絶縁され且
つ、例えば、ソース領域叉はゲート電極に電気的に接続
される。また、ドレイン延長領域の上記部分を、基板と
表面領域との間の境界上に第１導電型の強くドープされ
た層を設けることにより空乏化することも可能である。
この場合、この強くドープされた層はドレイン延長領域
のチャンネル領域に隣接する部分の下にまで延在するよ
うにする。この場合、ドレイン延長領域のチャンネル領
域に隣接する部分は上記の強くドープされた領域から付
加的に空乏化されるようになるので、ドレイン延長領域
のこの部分では早すぎる降伏は発生しないであろう。
【００１２】本発明の更に他の実施例においては、前記
複数の領域が前記ドレイン延長領域の前記ドレイン領域
に隣接する部分において第２導電型の領域により相互接
続される。この場合、ドレイン延長領域とドレイン領域
との間の遷移はあまり急激とはならないので、電界には
ピークは発生せず、高いドレイン降伏電圧が実現され
る。
複数の領域が前記ドレイン延長領域の前記ドレイン領域
に隣接する部分において第２導電型の領域により相互接
続される。この場合、ドレイン延長領域とドレイン領域
との間の遷移はあまり急激とはならないので、電界には
ピークは発生せず、高いドレイン降伏電圧が実現され
る。
【００１３】本発明の更に他の実施例では、前記複数の
領域におけるドープ原子の量が約６ｘ１０12atoms/cm2
である。このような量によれば、ドレイン延長領域の上
記各領域のドーピングのためにＣＭＯＳ工程におけるい
わゆるウェル用のドーピングを使用することが可能にな
り、それでいて比較的高いドレイン降伏電圧を得ること
ができる。
領域におけるドープ原子の量が約６ｘ１０12atoms/cm2
である。このような量によれば、ドレイン延長領域の上
記各領域のドーピングのためにＣＭＯＳ工程におけるい
わゆるウェル用のドーピングを使用することが可能にな
り、それでいて比較的高いドレイン降伏電圧を得ること
ができる。
【００１４】
【実施例】図１は本発明による半導体装置の平面図を示
し、図２及び図３は図１におけるＩ−Ｉ線及びII−II線
に沿う断面図を各々示している。なお、これらの図は寸
法通りのものではなく、単に概念的に示されたものであ
る。また、これらの図において対応する各部には同様の
符号を付してある。更に、図２、５及び６の平面図にお
いては明瞭化のために結線用のパターンは省略されてい
る。図１、２及び３において、この半導体装置は、本例
ではシリコンからなる半導体基体１を有し、該基体１は
表面２に隣接する本例ではｎ型である第１導電型の表面
領域３を有し、この表面領域３には絶縁ゲートを備える
電界効果トランジスタが設けられている。この電界効果
トランジスタは上記表面領域３内に前記とは反対の第２
導電型の（従って本例ではｐ型の）ソース及びドレイン
領域４及び５を有している。上記電界効果トランジスタ
は、更に、第２のｐ導電型であって前記ドレイン領域５
より低いドーピング濃度を有し且つ前記ドレイン領域５
及び表面２に隣接するドレイン延長領域６を有してい
る。このドレイン延長領域６はソース領域４の方向に長
手方向に延在している。前記表面領域３の一部を形成す
る第１のｎ導電型のチャンネル領域７がドレイン延長領
域６とソース領域４との間に配置されている。当該電界
効果トランジスタのゲート電極８は上記チャンネル領域
７の上方に在り、本例では７０nmの厚さの酸化シリコン
層９の絶縁層により前記チャンネル領域７から分離され
ている。本例ではゲート電極８は多結晶シリコンからな
るが、他の例として例えば金属からなっていてもよい。
し、図２及び図３は図１におけるＩ−Ｉ線及びII−II線
に沿う断面図を各々示している。なお、これらの図は寸
法通りのものではなく、単に概念的に示されたものであ
る。また、これらの図において対応する各部には同様の
符号を付してある。更に、図２、５及び６の平面図にお
いては明瞭化のために結線用のパターンは省略されてい
る。図１、２及び３において、この半導体装置は、本例
ではシリコンからなる半導体基体１を有し、該基体１は
表面２に隣接する本例ではｎ型である第１導電型の表面
領域３を有し、この表面領域３には絶縁ゲートを備える
電界効果トランジスタが設けられている。この電界効果
トランジスタは上記表面領域３内に前記とは反対の第２
導電型の（従って本例ではｐ型の）ソース及びドレイン
領域４及び５を有している。上記電界効果トランジスタ
は、更に、第２のｐ導電型であって前記ドレイン領域５
より低いドーピング濃度を有し且つ前記ドレイン領域５
及び表面２に隣接するドレイン延長領域６を有してい
る。このドレイン延長領域６はソース領域４の方向に長
手方向に延在している。前記表面領域３の一部を形成す
る第１のｎ導電型のチャンネル領域７がドレイン延長領
域６とソース領域４との間に配置されている。当該電界
効果トランジスタのゲート電極８は上記チャンネル領域
７の上方に在り、本例では７０nmの厚さの酸化シリコン
層９の絶縁層により前記チャンネル領域７から分離され
ている。本例ではゲート電極８は多結晶シリコンからな
るが、他の例として例えば金属からなっていてもよい。
【００１５】前記表面領域３は、ｐ型半導体基板により
形成された半導体基体１０上にｎ型エピタキシャル層に
より形成されている。また、この表面領域３は側部が、
前記表面２から基板１０迄下方に延びるｐ型分離領域１
２により境界とされている。
形成された半導体基体１０上にｎ型エピタキシャル層に
より形成されている。また、この表面領域３は側部が、
前記表面２から基板１０迄下方に延びるｐ型分離領域１
２により境界とされている。
【００１６】前記ソース領域４に隣接して、バックゲー
ト接触領域１３としてのｎ+領域が設けられ、該領域は
表面領域３の接続領域として作用する。ソース領域４と
バックゲート接触領域１３との上には導電体１４が設け
られ、該導体はソース電極として作用すると共にソース
領域４をバックゲート接触領域１３を介して表面領域３
と短絡する。また、ドレイン領域５の上にはドレイン電
極１５があり、一方基板用の接続電極１９が半導体基体
１の下側に設けられている。
ト接触領域１３としてのｎ+領域が設けられ、該領域は
表面領域３の接続領域として作用する。ソース領域４と
バックゲート接触領域１３との上には導電体１４が設け
られ、該導体はソース電極として作用すると共にソース
領域４をバックゲート接触領域１３を介して表面領域３
と短絡する。また、ドレイン領域５の上にはドレイン電
極１５があり、一方基板用の接続電極１９が半導体基体
１の下側に設けられている。
【００１７】本実施例のような半導体装置、即ちドレイ
ン延長領域を備えるｐチャンネルＭＯＳトランジスタ、
はEPMOSとも呼ばれる。本例では、5 x 1014atoms/cm
3（抵抗率、約30Ω・cm）のドーピング濃度のｐ型シリ
コン基板が前記半導体基板１０として使用されている。
前記表面領域３はｎ型層を有し、該ｎ型層は上記半導体
基板上にエピタキシャル的に設けられると共に、3 x 10
15atoms/cm3なるドーピング濃度及び９μｍなる厚さ
（抵抗率、約1.5Ω・cm）を有している。また、前記バ
ックゲート接触領域１３は5 x 1015atoms/cm2なるｎ型
ドーピングを有し、ソース領域４及びドレイン領域５は
2 x 1015atoms/cm2なるｐ型ドーピングを有する。ま
た、前記ドレイン延長領域６は6 x 1012atoms/cm2なる
ドーピングを有する。また、分離領域１２は1 x 1015at
oms/cm2なるｐ型ドーピングを有する。また、チャンネ
ル領域７の幅は５０μｍであり、同領域の長さは８μｍ
である。また、ドレイン延長領域６は幅が５０μｍであ
るのに対し、１８μｍの長さを有する。
ン延長領域を備えるｐチャンネルＭＯＳトランジスタ、
はEPMOSとも呼ばれる。本例では、5 x 1014atoms/cm
3（抵抗率、約30Ω・cm）のドーピング濃度のｐ型シリ
コン基板が前記半導体基板１０として使用されている。
前記表面領域３はｎ型層を有し、該ｎ型層は上記半導体
基板上にエピタキシャル的に設けられると共に、3 x 10
15atoms/cm3なるドーピング濃度及び９μｍなる厚さ
（抵抗率、約1.5Ω・cm）を有している。また、前記バ
ックゲート接触領域１３は5 x 1015atoms/cm2なるｎ型
ドーピングを有し、ソース領域４及びドレイン領域５は
2 x 1015atoms/cm2なるｐ型ドーピングを有する。ま
た、前記ドレイン延長領域６は6 x 1012atoms/cm2なる
ドーピングを有する。また、分離領域１２は1 x 1015at
oms/cm2なるｐ型ドーピングを有する。また、チャンネ
ル領域７の幅は５０μｍであり、同領域の長さは８μｍ
である。また、ドレイン延長領域６は幅が５０μｍであ
るのに対し、１８μｍの長さを有する。
【００１８】上記のような半導体装置は、特に、例えば
自動車、テレビジョン装置叉はオーディオ電力増幅器等
への応用の場合のように高電圧におけるスイッチング素
子として使用するのに適している。雪崩降伏の危険性の
ある位置における表面での電界強度叉は表面に隣接する
電界強度を低減するよう作用して、電界効果トランジス
タのドレイン降伏電圧を改善するために、種々の対策を
講じることが可能である。
自動車、テレビジョン装置叉はオーディオ電力増幅器等
への応用の場合のように高電圧におけるスイッチング素
子として使用するのに適している。雪崩降伏の危険性の
ある位置における表面での電界強度叉は表面に隣接する
電界強度を低減するよう作用して、電界効果トランジス
タのドレイン降伏電圧を改善するために、種々の対策を
講じることが可能である。
【００１９】上記の半導体装置においては、ゲート電極
８と比較的強めにドープされたドレイン領域５との間
に、この強めにドープされたドレイン領域５と同一の導
電型ではあるが該領域５よりは低いドーピング濃度を持
つドレイン延長領域６が設けられている。ソース及びゲ
ート電極１４、８に対してドレイン電極１５に高電圧が
印加された場合、チャンネル領域７の縁部の近傍の電界
はドレイン延長領域６により減少される。この減少によ
り、ドレイン降伏は高ドレイン電圧のみでしか発生しな
い。
８と比較的強めにドープされたドレイン領域５との間
に、この強めにドープされたドレイン領域５と同一の導
電型ではあるが該領域５よりは低いドーピング濃度を持
つドレイン延長領域６が設けられている。ソース及びゲ
ート電極１４、８に対してドレイン電極１５に高電圧が
印加された場合、チャンネル領域７の縁部の近傍の電界
はドレイン延長領域６により減少される。この減少によ
り、ドレイン降伏は高ドレイン電圧のみでしか発生しな
い。
【００２０】上記ドレイン降伏電圧を上昇させるには、
更に、ドレイン延長領域６上のソース領域４叉はゲート
電極８に電気的に接続された電界板１６を使用すること
ができる。この電界板１６はドレイン延長領域６からは
例えば酸化シリコンからなるステップ状の絶縁層１７に
より分離される。ドレイン降伏電圧は、チャンネル領域
７及びドレイン延長領域６の下方の基板１０と表面領域
３との境界に、前記第１導電型の強めにドープされた層
１８を設けることにより更に上昇させることができる。
前記電界板１６及び上記の強めにドープされた層１８
は、ドレイン延長領域６の付加的な空乏化を達成する。
更に、ドレイン延長領域６上のソース領域４叉はゲート
電極８に電気的に接続された電界板１６を使用すること
ができる。この電界板１６はドレイン延長領域６からは
例えば酸化シリコンからなるステップ状の絶縁層１７に
より分離される。ドレイン降伏電圧は、チャンネル領域
７及びドレイン延長領域６の下方の基板１０と表面領域
３との境界に、前記第１導電型の強めにドープされた層
１８を設けることにより更に上昇させることができる。
前記電界板１６及び上記の強めにドープされた層１８
は、ドレイン延長領域６の付加的な空乏化を達成する。
【００２１】上述したようなEPMOSであって、電界板１
６と、3 x 1015atoms/cm2なるドーピングの埋め込み層
１８と、6 x 1012atoms/cm2なるドーピングの連続した
ドレイン延長領域６とを備えるものは、４５ボルトのド
レイン降伏電圧と4000Ωのオン抵抗（１２ボルトのゲー
ト電圧に対して）とを有している。実際にもっと高いド
レイン降伏電圧が必要な場合は、ドレイン延長領域６の
ドーピングは低減される。何故なら、ドレイン延長領域
６の比較的弱いドーピングのみが当該ドレイン延長領域
６の完全な空乏化をもたらすからである。このような弱
いドーピングの結果としてドレイン延長領域６は高抵抗
となる一方、ドレイン延長領域６の弱いドーピングを実
現するには追加のドーピング工程が必要である。
６と、3 x 1015atoms/cm2なるドーピングの埋め込み層
１８と、6 x 1012atoms/cm2なるドーピングの連続した
ドレイン延長領域６とを備えるものは、４５ボルトのド
レイン降伏電圧と4000Ωのオン抵抗（１２ボルトのゲー
ト電圧に対して）とを有している。実際にもっと高いド
レイン降伏電圧が必要な場合は、ドレイン延長領域６の
ドーピングは低減される。何故なら、ドレイン延長領域
６の比較的弱いドーピングのみが当該ドレイン延長領域
６の完全な空乏化をもたらすからである。このような弱
いドーピングの結果としてドレイン延長領域６は高抵抗
となる一方、ドレイン延長領域６の弱いドーピングを実
現するには追加のドーピング工程が必要である。
【００２２】本発明によれば、ドレイン延長領域は既知
のドレイン延長領域６とは、第２の導電型の多数の領域
２５を有している点で異なるような幾何学構造を有して
いる。上記領域２５はチャンネル領域７からドレイン領
域５まで延び、且つ、表面領域３とドレイン延長領域６
との間の遮断されたｐｎ接合２８に掛かる電圧差が増加
した場合にドレイン延長領域６がドレイン降伏が発生す
る前に少なくとも局部的に完全に空乏化するような、幅
２６及びドーピング濃度を有する。本発明による対策に
よれば、領域２５の個数及び幅２６を当該装置の付加的
なパラメータとして選択することが可能である。
のドレイン延長領域６とは、第２の導電型の多数の領域
２５を有している点で異なるような幾何学構造を有して
いる。上記領域２５はチャンネル領域７からドレイン領
域５まで延び、且つ、表面領域３とドレイン延長領域６
との間の遮断されたｐｎ接合２８に掛かる電圧差が増加
した場合にドレイン延長領域６がドレイン降伏が発生す
る前に少なくとも局部的に完全に空乏化するような、幅
２６及びドーピング濃度を有する。本発明による対策に
よれば、領域２５の個数及び幅２６を当該装置の付加的
なパラメータとして選択することが可能である。
【００２３】本発明による装置においては領域２５の空
乏化は、これら領域の下側から垂直方向（即ち、前記表
面２を横切る方向）及びこれら領域の側面３０から横方
向（即ち、前記表面２に平行な方向）の両方向に発生す
ると推測される。このいわゆる多次元空乏化のため、領
域２５の比較的高いドーピング濃度にも拘らず完全な空
乏化が生じる得るので、ドレイン延長領域６の近傍の電
界は比較的低いままとなり、比較的高いドレイン降伏電
圧が得られる。また、当該半導体装置のオン抵抗値は上
記領域２５の比較的強いドーピングのため比較的低い。
乏化は、これら領域の下側から垂直方向（即ち、前記表
面２を横切る方向）及びこれら領域の側面３０から横方
向（即ち、前記表面２に平行な方向）の両方向に発生す
ると推測される。このいわゆる多次元空乏化のため、領
域２５の比較的高いドーピング濃度にも拘らず完全な空
乏化が生じる得るので、ドレイン延長領域６の近傍の電
界は比較的低いままとなり、比較的高いドレイン降伏電
圧が得られる。また、当該半導体装置のオン抵抗値は上
記領域２５の比較的強いドーピングのため比較的低い。
【００２４】図３は領域２５の幅２６をドレイン延長領
域６の深さ２７と略等しくする一方、ドーピング濃度が
各領域の中心から縁部２８へと減少するようにした第１
の実施例を示している。各領域２５は、領域２５を持つ
ドレイン延長領域が当該ドレイン延長領域６用のドーピ
ング工程中において連続したドレイン延長領域６の代わ
りに設けられるようにすることにより、追加の工程のな
い比較的容易な方法で製造することができる。このため
には、ドレイン延長領域６を決める照明マスクを適合さ
せるだけで充分である。ここに示す例では、このように
ドレイン延長領域は例えば６個の領域２５に分割するこ
とができる（図１参照）。この場合、ドレイン延長領域
６は、照明マスクを用いて製造された窓を介してなされ
る打ち込み（implantation）及び拡散により既知の方法
で設けることができる。本例における上記窓は３μｍの
幅を有し各窓の間の間隔は６μｍであった。この場合、
領域２５は上記窓を介して各領域２５において約 6 x 1
012atoms/cm2が得られるように打ち込みを行うことによ
り設けられる。
域６の深さ２７と略等しくする一方、ドーピング濃度が
各領域の中心から縁部２８へと減少するようにした第１
の実施例を示している。各領域２５は、領域２５を持つ
ドレイン延長領域が当該ドレイン延長領域６用のドーピ
ング工程中において連続したドレイン延長領域６の代わ
りに設けられるようにすることにより、追加の工程のな
い比較的容易な方法で製造することができる。このため
には、ドレイン延長領域６を決める照明マスクを適合さ
せるだけで充分である。ここに示す例では、このように
ドレイン延長領域は例えば６個の領域２５に分割するこ
とができる（図１参照）。この場合、ドレイン延長領域
６は、照明マスクを用いて製造された窓を介してなされ
る打ち込み（implantation）及び拡散により既知の方法
で設けることができる。本例における上記窓は３μｍの
幅を有し各窓の間の間隔は６μｍであった。この場合、
領域２５は上記窓を介して各領域２５において約 6 x 1
012atoms/cm2が得られるように打ち込みを行うことによ
り設けられる。
【００２５】上記のようなドープ原子の濃度によれば、
ドレイン延長領域６の領域２５をドーピングするため
に、ＣＭＯＳ工程におけるｐ型ウェル用の標準ドーピン
グを使用することが可能になる。上記打ち込みの後１１
５０°Ｃでの熱処理が６時間にわたってなされる。かく
して、拡散の後、各領域２５は約６μｍの幅と約５μｍ
の深さを持つことになる。ドープ原子の縦方向及び横方
向の拡散の後、領域２５の比較的低いドーピングレベル
が達成され、ドーピング濃度の各領域２５の縁部２８に
向かっての減少が生じる。低いドーピングレベルはドレ
イン降伏電圧を減少させるが、それでも、比較的大量の
ドープ原子が打ち込まれるような標準ドーピング工程で
比較的高い降伏電圧を持つ半導体装置を得るという付加
的な可能性をもたらす。なお、当該装置のオン抵抗値は
上記拡散によっては極僅かにしか影響されない。
ドレイン延長領域６の領域２５をドーピングするため
に、ＣＭＯＳ工程におけるｐ型ウェル用の標準ドーピン
グを使用することが可能になる。上記打ち込みの後１１
５０°Ｃでの熱処理が６時間にわたってなされる。かく
して、拡散の後、各領域２５は約６μｍの幅と約５μｍ
の深さを持つことになる。ドープ原子の縦方向及び横方
向の拡散の後、領域２５の比較的低いドーピングレベル
が達成され、ドーピング濃度の各領域２５の縁部２８に
向かっての減少が生じる。低いドーピングレベルはドレ
イン降伏電圧を減少させるが、それでも、比較的大量の
ドープ原子が打ち込まれるような標準ドーピング工程で
比較的高い降伏電圧を持つ半導体装置を得るという付加
的な可能性をもたらす。なお、当該装置のオン抵抗値は
上記拡散によっては極僅かにしか影響されない。
【００２６】上記各領域２５は図４に示すように略互い
に接して設けられるようにしてもよい。ドレイン延長領
域６のこの構造では、半導体基体の表面領域３が最適に
使用される。各領域２５の間の比較的小さな間隔によっ
てさえ多次元的空乏化及びドレイン降伏電圧の改善は得
られる。
に接して設けられるようにしてもよい。ドレイン延長領
域６のこの構造では、半導体基体の表面領域３が最適に
使用される。各領域２５の間の比較的小さな間隔によっ
てさえ多次元的空乏化及びドレイン降伏電圧の改善は得
られる。
【００２７】連続したドレイン延長領域６を有するトラ
ンジスタを、領域２５を持つドレイン延長領域を有する
トランジスタと比較した場合、上記の連続した領域６と
領域２５とが等しいドープ原子濃度をであるとすると、
本発明による半導体装置は比較的小さな抵抗値の増加は
伴うが非常に高いドレイン降伏電圧を持つ。上述した本
発明による半導体装置は約5600Ωのオン抵抗値で１４０
ボルトなる降伏電圧を有する。従って、既知のトランジ
スタに比してドレイン降伏電圧は３倍以上上昇し、これ
に対しオン抵抗値は僅か４０％しか上昇しない。比較的
低いドープ原子濃度の連続したドレイン延長領域６を持
つトランジスタを、高いドープ原子濃度の領域２５を持
つドレイン延長領域を有するようなトランジスタと比較
した場合、本発明による半導体装置は同じドレイン降伏
電圧においては大幅に低い抵抗値を有することができ
る。
ンジスタを、領域２５を持つドレイン延長領域を有する
トランジスタと比較した場合、上記の連続した領域６と
領域２５とが等しいドープ原子濃度をであるとすると、
本発明による半導体装置は比較的小さな抵抗値の増加は
伴うが非常に高いドレイン降伏電圧を持つ。上述した本
発明による半導体装置は約5600Ωのオン抵抗値で１４０
ボルトなる降伏電圧を有する。従って、既知のトランジ
スタに比してドレイン降伏電圧は３倍以上上昇し、これ
に対しオン抵抗値は僅か４０％しか上昇しない。比較的
低いドープ原子濃度の連続したドレイン延長領域６を持
つトランジスタを、高いドープ原子濃度の領域２５を持
つドレイン延長領域を有するようなトランジスタと比較
した場合、本発明による半導体装置は同じドレイン降伏
電圧においては大幅に低い抵抗値を有することができ
る。
【００２８】図５及び図６は、他の実施例において、領
域２５の幅２６がチャンネル領域７からドレイン領域５
に向かってどの様に増加するかを示している。これらの
実施例によれば、一定の幅２６の領域２５を持つものと
比較してドレイン降伏電圧が上昇するという利点が得ら
れる。チャンネル領域７からドレイン領域５へ向かって
の領域２５の幅２６の増加によれば、電界は一層一様に
広がることになり、従って電界の最大値は減少し、ドレ
イン降伏は高い電圧でしか発生しない。他の利点は、領
域２５の幅２６の増加がこれら領域２５の抵抗値を一定
の幅２６の領域２５のものと比較して一層低くするの
で、当該トランジスタのオン抵抗値が低くなる点にあ
る。これら領域の幅２６は、図５に示すようにチャンネ
ル領域７から連続的に増加するようにしてもよい。他の
例として、上記幅の増加は図６に示すようにステップ状
であってもよい。これらの実施例はフォトリソグラフ技
術により容易に実現することができる。図５及び図６の
例では領域２５はチャンネル領域７に隣接する位置にお
いて６μｍなる幅を有する一方、これら領域２５は上記
チャンネル領域から１０μｍ水平方向に離れた位置で互
いに接する。なお、ドレイン延長領域６の合計長さは１
８μｍである。この場合、一定の幅を持つ領域２５に比
較して、ドレイン降伏電圧は上昇し、オン抵抗値は減少
する。
域２５の幅２６がチャンネル領域７からドレイン領域５
に向かってどの様に増加するかを示している。これらの
実施例によれば、一定の幅２６の領域２５を持つものと
比較してドレイン降伏電圧が上昇するという利点が得ら
れる。チャンネル領域７からドレイン領域５へ向かって
の領域２５の幅２６の増加によれば、電界は一層一様に
広がることになり、従って電界の最大値は減少し、ドレ
イン降伏は高い電圧でしか発生しない。他の利点は、領
域２５の幅２６の増加がこれら領域２５の抵抗値を一定
の幅２６の領域２５のものと比較して一層低くするの
で、当該トランジスタのオン抵抗値が低くなる点にあ
る。これら領域の幅２６は、図５に示すようにチャンネ
ル領域７から連続的に増加するようにしてもよい。他の
例として、上記幅の増加は図６に示すようにステップ状
であってもよい。これらの実施例はフォトリソグラフ技
術により容易に実現することができる。図５及び図６の
例では領域２５はチャンネル領域７に隣接する位置にお
いて６μｍなる幅を有する一方、これら領域２５は上記
チャンネル領域から１０μｍ水平方向に離れた位置で互
いに接する。なお、ドレイン延長領域６の合計長さは１
８μｍである。この場合、一定の幅を持つ領域２５に比
較して、ドレイン降伏電圧は上昇し、オン抵抗値は減少
する。
【００２９】図１の実施例では、各領域２５はドレイン
延長領域６の内のチャンネル領域７に隣接する部分にお
いて第２の導電型の領域３１により相互接続されてい
る。この場合、チャンネル領域７は連続した領域とな
り、電流はソース領域４からドレイン延長領域６へ、領
域２５の領域においてのみではなく、チャンネル７の全
幅にわたって横断することができ、この結果急峻なトラ
ンジスタが得られる。即ち、ゲート電圧が変化した場合
の当該トランジスタを経る電流の変化は、領域３１を持
たないトランジスタの場合よりも領域３１を備えるトラ
ンジスタの場合の方が大きくなる。高いドレイン降伏電
圧を実現するためには、チャンネル領域７に隣接するド
レイン延長領域６、特に領域３１を該ドレイン延長領域
６の当該部分上に電界板１６を設けることにより空乏化
するような付加的な手段を使用することが望ましい。上
記電界板１６は、この実施例では酸化シリコンからなる
絶縁層１７によりドレイン延長領域６から分離されると
共に前記ソースに電気的に接続される。他の例としてド
レイン延長領域６の上記部分を、基板１０と表面領域３
との間の境界上に第１の導電型の強くドープされた層１
８を設けることにより空乏化することも可能である。こ
の場合、上記の強くドープされた層１８はドレイン延長
領域６のチャンネル領域７に隣接する前記部分３１の下
にまで延在する。この場合、ドレイン延長領域６のチャ
ンネル領域７に隣接する部分３１は上記の強くドープさ
れた領域１８から付加的に空乏化されるので、ドレイン
延長領域６の当該部分３１には早すぎる降伏は発生しな
い。なお、図１の例では、6 x 1012atoms/cm2なるドー
ピングの領域３１が設けられる。
延長領域６の内のチャンネル領域７に隣接する部分にお
いて第２の導電型の領域３１により相互接続されてい
る。この場合、チャンネル領域７は連続した領域とな
り、電流はソース領域４からドレイン延長領域６へ、領
域２５の領域においてのみではなく、チャンネル７の全
幅にわたって横断することができ、この結果急峻なトラ
ンジスタが得られる。即ち、ゲート電圧が変化した場合
の当該トランジスタを経る電流の変化は、領域３１を持
たないトランジスタの場合よりも領域３１を備えるトラ
ンジスタの場合の方が大きくなる。高いドレイン降伏電
圧を実現するためには、チャンネル領域７に隣接するド
レイン延長領域６、特に領域３１を該ドレイン延長領域
６の当該部分上に電界板１６を設けることにより空乏化
するような付加的な手段を使用することが望ましい。上
記電界板１６は、この実施例では酸化シリコンからなる
絶縁層１７によりドレイン延長領域６から分離されると
共に前記ソースに電気的に接続される。他の例としてド
レイン延長領域６の上記部分を、基板１０と表面領域３
との間の境界上に第１の導電型の強くドープされた層１
８を設けることにより空乏化することも可能である。こ
の場合、上記の強くドープされた層１８はドレイン延長
領域６のチャンネル領域７に隣接する前記部分３１の下
にまで延在する。この場合、ドレイン延長領域６のチャ
ンネル領域７に隣接する部分３１は上記の強くドープさ
れた領域１８から付加的に空乏化されるので、ドレイン
延長領域６の当該部分３１には早すぎる降伏は発生しな
い。なお、図１の例では、6 x 1012atoms/cm2なるドー
ピングの領域３１が設けられる。
【００３０】図１、５及び６は更に他の実施例を示し、
これら実施例においては領域２５はドレイン延長領域６
のドレイン領域５に隣接する部分において第２導電型の
領域２９により相互接続されている。この場合、ドレイ
ン延長領域６とドレイン領域５との間の遷移はあまり急
激ではなくなるから、電界にピークが生じることがな
く、より高いドレイン降伏電圧を実現することができ
る。これらの実施例においては、領域２９がドレイン延
長領域６の残りの部分よりも強くドープされていれば、
非常に高いドレイン降伏電圧が得られる。このような強
いドーピングは領域２５の作成中に簡単な方法で実現す
ることができる。領域２５におけるドープ原子の平均濃
度は、これら領域２５の作成中の拡散のために比較的低
くなる。また、拡散によるドープ原子のもっと低い損失
しか連続領域２９中では起きないので、当該領域２９は
領域２５よりも高いドープレベルを持つことになるであ
ろう。図１、５及び６の各例においては、８μｍの幅を
持つ領域２９が設けられる。上記のような領域２９は、
このような領域２９を持たないトランジスタと比較し
て、本発明によるトランジスタのドレイン降伏電圧を増
加させると共にオン抵抗値を減少させる。
これら実施例においては領域２５はドレイン延長領域６
のドレイン領域５に隣接する部分において第２導電型の
領域２９により相互接続されている。この場合、ドレイ
ン延長領域６とドレイン領域５との間の遷移はあまり急
激ではなくなるから、電界にピークが生じることがな
く、より高いドレイン降伏電圧を実現することができ
る。これらの実施例においては、領域２９がドレイン延
長領域６の残りの部分よりも強くドープされていれば、
非常に高いドレイン降伏電圧が得られる。このような強
いドーピングは領域２５の作成中に簡単な方法で実現す
ることができる。領域２５におけるドープ原子の平均濃
度は、これら領域２５の作成中の拡散のために比較的低
くなる。また、拡散によるドープ原子のもっと低い損失
しか連続領域２９中では起きないので、当該領域２９は
領域２５よりも高いドープレベルを持つことになるであ
ろう。図１、５及び６の各例においては、８μｍの幅を
持つ領域２９が設けられる。上記のような領域２９は、
このような領域２９を持たないトランジスタと比較し
て、本発明によるトランジスタのドレイン降伏電圧を増
加させると共にオン抵抗値を減少させる。
【００３１】なお、本発明は上述した各実施例のみに限
定されるものではないことは明かであろう。例えば、前
記基体としてはシリコン以外の半導体材料の基体を使用
することもできる。また、前記表面領域３はエピタキシ
ャル成長によるのみならず拡散叉は打ち込み等により設
けることもできる。更に、例示した各領域の導電型は逆
にすることも可能である。
定されるものではないことは明かであろう。例えば、前
記基体としてはシリコン以外の半導体材料の基体を使用
することもできる。また、前記表面領域３はエピタキシ
ャル成長によるのみならず拡散叉は打ち込み等により設
けることもできる。更に、例示した各領域の導電型は逆
にすることも可能である。
【図１】 図１は本発明による半導体装置の平面図、
【図２】 図２は図１の半導体装置のＩ−Ｉ線に沿う断
面図、
面図、
【図３】 図３は図１の半導体装置のII−II線に沿う断
面図、
面図、
【図４】 図４は本発明による半導体装置の他の実施例
の、図１の半導体装置のII−II線に沿う断面図に相当す
る断面図、
の、図１の半導体装置のII−II線に沿う断面図に相当す
る断面図、
【図５】 図５は本発明による半導体装置の他の実施例
の平面図、
の平面図、
【図６】 図６は本発明による半導体装置の更に他の実
施例の平面図である。
施例の平面図である。
１…半導体基体、 ２…表面、３…表面
領域、 ４…ソース領域、５…ドレイ
ン領域、 ６…ドレイン延長領域、７…チ
ャンネル領域、 ８…ゲート電極、１０…基
板、 １６…電界板、１８…強くド
ープされた層、 ２５…複数の領域、２８…ｐｎ接
合。
領域、 ４…ソース領域、５…ドレイ
ン領域、 ６…ドレイン延長領域、７…チ
ャンネル領域、 ８…ゲート電極、１０…基
板、 １６…電界板、１８…強くド
ープされた層、 ２５…複数の領域、２８…ｐｎ接
合。
Claims (6)
- 【請求項１】 表面に隣接する第１導電型の表面領域を
持つ半導体基体を備える半導体装置であって、上記表面
領域には絶縁ゲートと、当該表面領域内の上記導電型と
は反対の第２導電型のソース領域及びドレイン領域と、
該ドレイン領域及び前記表面に隣接する第２導電型のド
レイン延長領域と、このドレイン延長領域と前記ソース
領域との間に位置する第１導電型のチャンネル領域と、
このチャンネル領域の上方に位置すると共に絶縁層によ
り該チャンネル領域から分離されているゲート電極とを
備える電界効果トランジスタが設けられ、前記ドレイン
延長領域が前記ドレイン領域よりも低いドープ濃度を有
すると共に前記ソース領域の方向に長手方向に延在する
ような半導体装置において、 前記ドレイン延長領域は第２導電型の複数の領域を有
し、これら領域は前記チャンネル領域から前記ドレイン
領域にまで延在すると共に、前記表面領域と前記ドレイ
ン延長領域との間の遮断されたｐｎ接合に掛かる電圧差
の上昇により当該ドレイン延長領域がドレイン降伏が発
生する以前に少なくとも局部的に完全に空乏化されるよ
うな、幅及びドープ濃度を有していることを特徴とする
半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記複数の領域の幅が前記ドレイン延長領域の深さに略
等しく、これら領域のドープ濃度が各領域の中心から縁
部に向かって減少することを特徴とする半導体装置。 - 【請求項３】 請求項１叉は請求項２に記載の半導体装
置において、前記複数の領域の各幅が前記チャンネル領
域から前記ドレイン領域に向かって増加することを特徴
とする半導体装置。 - 【請求項４】 請求項１、請求項２叉は請求項３に記載
の半導体装置において、前記複数の領域が前記ドレイン
延長領域の前記チャンネル領域に隣接する部分において
第２導電型の領域により相互接続されていることを特徴
とする半導体装置。 - 【請求項５】 請求項１ないし請求項４の何れか一項に
記載の半導体装置において、前記複数の領域が前記ドレ
イン延長領域の前記ドレイン領域に隣接する部分におい
て第２導電型の領域により相互接続されていることを特
徴とする半導体装置。 - 【請求項６】 請求項１ないし請求項５の何れか一項に
記載の半導体装置において、前記複数の領域におけるド
ープ原子の量が約６ｘ１０12atoms/cm2であることを特
徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE9300718A BE1007283A3 (nl) | 1993-07-12 | 1993-07-12 | Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen. |
| BE09300718 | 1993-07-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738097A true JPH0738097A (ja) | 1995-02-07 |
Family
ID=3887175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6177569A Pending JPH0738097A (ja) | 1993-07-12 | 1994-07-05 | 高電圧用に延長されたドレイン領域を持つｍｏｓトランジスタを有する半導体装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5473180A (ja) |
| EP (1) | EP0634798A1 (ja) |
| JP (1) | JPH0738097A (ja) |
| CN (1) | CN1103206A (ja) |
| AU (1) | AU679748B2 (ja) |
| BE (1) | BE1007283A3 (ja) |
| CA (1) | CA2127645A1 (ja) |
| HU (1) | HU217491B (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6312996B1 (en) | 1998-10-19 | 2001-11-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6534829B2 (en) | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100422393B1 (ko) * | 2002-01-17 | 2004-03-11 | 한국전자통신연구원 | 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법 |
| JP2006279064A (ja) * | 1996-01-22 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2007227746A (ja) * | 2006-02-24 | 2007-09-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008294458A (ja) * | 2008-07-10 | 2008-12-04 | Mitsubishi Electric Corp | 高耐圧半導体装置 |
| JP2009519600A (ja) * | 2005-12-14 | 2009-05-14 | エヌエックスピー ビー ヴィ | Ｍｏｓトランジスタおよびその製造方法 |
| JP2009164651A (ja) * | 2009-04-24 | 2009-07-23 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2013532382A (ja) * | 2010-06-17 | 2013-08-15 | 日本テキサス・インスツルメンツ株式会社 | 薄められたドレインを用いる高電圧トランジスタ |
| JP2014078649A (ja) * | 2012-10-12 | 2014-05-01 | Mitsubishi Electric Corp | 横型高耐圧トランジスタおよびその製造方法 |
| JP2014143419A (ja) * | 2013-01-23 | 2014-08-07 | Freescale Semiconductor Inc | ３次元的な表面電界緩和が増強された半導体デバイス |
| JP2023026604A (ja) * | 2018-12-19 | 2023-02-24 | エイブリック株式会社 | 半導体装置 |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10506503A (ja) * | 1995-07-19 | 1998-06-23 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Ｈｖ−ｌｄｍｏｓｔ型の半導体装置 |
| KR0167273B1 (ko) * | 1995-12-02 | 1998-12-15 | 문정환 | 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법 |
| EP0879481B1 (de) * | 1996-02-05 | 2002-05-02 | Infineon Technologies AG | Durch feldeffekt steuerbares halbleiterbauelement |
| GB9826291D0 (en) | 1998-12-02 | 1999-01-20 | Koninkl Philips Electronics Nv | Field-effect semi-conductor devices |
| DE19840032C1 (de) * | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| US6204097B1 (en) | 1999-03-01 | 2001-03-20 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
| JP3971062B2 (ja) | 1999-07-29 | 2007-09-05 | 株式会社東芝 | 高耐圧半導体装置 |
| GB9929613D0 (en) | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Manufacture of semiconductor material and devices using that material |
| US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| GB0006957D0 (en) | 2000-03-23 | 2000-05-10 | Koninkl Philips Electronics Nv | A semiconductor device |
| GB0012137D0 (en) * | 2000-05-20 | 2000-07-12 | Koninkl Philips Electronics Nv | A semiconductor device |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6593621B2 (en) * | 2001-08-23 | 2003-07-15 | Micrel, Inc. | LDMOS field effect transistor with improved ruggedness in narrow curved areas |
| US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
| US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
| US6555873B2 (en) * | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
| US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
| US6825514B2 (en) * | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
| KR100859701B1 (ko) | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US7033891B2 (en) | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| DE10310552B4 (de) | 2003-03-11 | 2014-01-23 | Infineon Technologies Ag | Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor |
| US7531875B2 (en) * | 2003-05-13 | 2009-05-12 | Cambridge Semiconductor Limited | Lateral SOI semiconductor device |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7265415B2 (en) | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| CN101185169B (zh) | 2005-04-06 | 2010-08-18 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| US7385248B2 (en) | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US7808102B2 (en) * | 2006-07-28 | 2010-10-05 | Alpha & Omega Semiconductor, Ltd. | Multi-die DC-DC boost power converter with efficient packaging |
| US7825508B2 (en) * | 2006-07-28 | 2010-11-02 | Alpha Omega Semiconductor, Inc. | Multi-die DC-DC buck power converter with efficient packaging |
| US7554154B2 (en) * | 2006-07-28 | 2009-06-30 | Alpha Omega Semiconductor, Ltd. | Bottom source LDMOSFET structure and method |
| US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
| US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
| US7557406B2 (en) | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
| US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
| US7790589B2 (en) * | 2007-04-30 | 2010-09-07 | Nxp B.V. | Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors |
| JP2010541212A (ja) | 2007-09-21 | 2010-12-24 | フェアチャイルド・セミコンダクター・コーポレーション | 電力デバイスのための超接合構造及び製造方法 |
| EP2058862B1 (en) | 2007-11-09 | 2018-09-19 | ams AG | Field-effect transistor and method for producing a field-effect transistor. |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8482065B2 (en) * | 2008-11-25 | 2013-07-09 | Newport Fab, Llc | MOS transistor with a reduced on-resistance and area product |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8236640B2 (en) * | 2009-12-18 | 2012-08-07 | Intel Corporation | Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions |
| JP2011249728A (ja) * | 2010-05-31 | 2011-12-08 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| DE102011108651B4 (de) | 2011-07-26 | 2019-10-17 | Austriamicrosystems Ag | Hochvolttransistorbauelement und Herstellungsverfahren |
| US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
| KR20140029027A (ko) * | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368178A (en) * | 1976-11-30 | 1978-06-17 | Handotai Kenkyu Shinkokai | Fet transistor |
| JPS56120163A (en) * | 1980-02-27 | 1981-09-21 | Nec Corp | Semiconductor device |
| NL8103218A (nl) * | 1981-07-06 | 1983-02-01 | Philips Nv | Veldeffekttransistor met geisoleerde stuurelektrode. |
| JP2599493B2 (ja) * | 1990-08-27 | 1997-04-09 | 松下電子工業株式会社 | 半導体装置 |
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
-
1993
- 1993-07-12 BE BE9300718A patent/BE1007283A3/nl not_active IP Right Cessation
-
1994
- 1994-07-05 JP JP6177569A patent/JPH0738097A/ja active Pending
- 1994-07-06 EP EP94201947A patent/EP0634798A1/en not_active Withdrawn
- 1994-07-08 CN CN94108139A patent/CN1103206A/zh active Pending
- 1994-07-08 HU HU9402061A patent/HU217491B/hu not_active IP Right Cessation
- 1994-07-08 CA CA002127645A patent/CA2127645A1/en not_active Abandoned
- 1994-07-11 US US08/273,527 patent/US5473180A/en not_active Expired - Fee Related
- 1994-07-12 AU AU67424/94A patent/AU679748B2/en not_active Ceased
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279064A (ja) * | 1996-01-22 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US6534829B2 (en) | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6312996B1 (en) | 1998-10-19 | 2001-11-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100422393B1 (ko) * | 2002-01-17 | 2004-03-11 | 한국전자통신연구원 | 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법 |
| JP2009519600A (ja) * | 2005-12-14 | 2009-05-14 | エヌエックスピー ビー ヴィ | Ｍｏｓトランジスタおよびその製造方法 |
| JP2007227746A (ja) * | 2006-02-24 | 2007-09-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008294458A (ja) * | 2008-07-10 | 2008-12-04 | Mitsubishi Electric Corp | 高耐圧半導体装置 |
| JP2009164651A (ja) * | 2009-04-24 | 2009-07-23 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2013532382A (ja) * | 2010-06-17 | 2013-08-15 | 日本テキサス・インスツルメンツ株式会社 | 薄められたドレインを用いる高電圧トランジスタ |
| JP2014078649A (ja) * | 2012-10-12 | 2014-05-01 | Mitsubishi Electric Corp | 横型高耐圧トランジスタおよびその製造方法 |
| JP2014143419A (ja) * | 2013-01-23 | 2014-08-07 | Freescale Semiconductor Inc | ３次元的な表面電界緩和が増強された半導体デバイス |
| JP2023026604A (ja) * | 2018-12-19 | 2023-02-24 | エイブリック株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5473180A (en) | 1995-12-05 |
| HU217491B (hu) | 2000-02-28 |
| CN1103206A (zh) | 1995-05-31 |
| CA2127645A1 (en) | 1995-01-13 |
| BE1007283A3 (nl) | 1995-05-09 |
| EP0634798A1 (en) | 1995-01-18 |
| AU679748B2 (en) | 1997-07-10 |
| HUT68222A (en) | 1995-06-28 |
| AU6742494A (en) | 1995-01-19 |
| HU9402061D0 (en) | 1994-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473180A (en) | Semiconductor device with an MOST provided with an extended drain region for high voltages | |
| US6444527B1 (en) | Method of operation of punch-through field effect transistor | |
| US7557394B2 (en) | High-voltage transistor fabrication with trench etching technique | |
| KR100859701B1 (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
| US5016066A (en) | Vertical power MOSFET having high withstand voltage and high switching speed | |
| JP7180402B2 (ja) | 半導体装置 | |
| US7126166B2 (en) | High voltage lateral FET structure with improved on resistance performance | |
| US7397084B2 (en) | Semiconductor device having enhanced performance and method | |
| US20020053695A1 (en) | Split buried layer for high voltage LDMOS transistor | |
| KR20030005385A (ko) | 전계 효과 트랜지스터의 구조 및 제조 방법 | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| JPH033390B2 (ja) | ||
| KR100592749B1 (ko) | 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법 | |
| WO2003019623A2 (en) | Trench dmos transistor with embedded trench schottky rectifier | |
| US8273622B2 (en) | Semiconductor with a dynamic gate-drain capacitance | |
| GB2309589A (en) | Forming doped layers of semiconductor devices | |
| JP2003101022A (ja) | 電力用半導体素子 | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| JP3259330B2 (ja) | 半導体装置の製造方法 | |
| JP3509896B2 (ja) | 半導体装置 | |
| KR100205211B1 (ko) | 이중 에피택셜층과 매몰 영역을 가지는 반도체 소자 및 그 제조방법 | |
| US20030006483A1 (en) | Short channel power MOSFET with increased breakdown voltage | |
| KR20220124346A (ko) | 플로팅 영역을 포함하는 슈퍼정션 반도체 소자 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060525 |