JPS5924550B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5924550B2 JPS5924550B2 JP54092147A JP9214779A JPS5924550B2 JP S5924550 B2 JPS5924550 B2 JP S5924550B2 JP 54092147 A JP54092147 A JP 54092147A JP 9214779 A JP9214779 A JP 9214779A JP S5924550 B2 JPS5924550 B2 JP S5924550B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- gate electrode
- source
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 230000015556 catabolic process Effects 0.000 claims description 54
- 230000005684 electric field Effects 0.000 claims description 41
- 230000005669 field effect Effects 0.000 claims description 37
- 230000002441 reversible effect Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000002800 charge carrier Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
- H01L29/803—Programmable transistors, e.g. with charge-trapping quantum well
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、ソース電極、ドレイン電極、該ソース及びド
レイン電極間のチヤンネル領域及び該チヤンネル領域と
隣接するゲート電極を有し、該ゲート電極に供給される
ゲート電圧により空乏領域゛を制御してソース及びドレ
イン電極間の電荷キヤリアの流れを制御する少くとも1
個の電界効果トランジスタを含む略々平坦表面の半導体
本体を具える半導体装置であつて、前記電界効果トラン
ジスタは第1導電型の層状第1領域を具え、該第1領域
は第2導電型の下側第2領域と半導体表面に略々平行に
延在する第1pn接合を形成し、少くとも動作状態にお
いては該第1領域及び該第1領域と隣接する第2導電型
の第3領域間に形成された第2pn接合によりその空乏
領域で該第1領域の島状部分が少くとも部分的に側面か
ら囲まれるよう構成され、前記第2pn接合は前記第1
pn接合より低いブレークダウン電圧を有し、少くとも
ゲート電極は前記島状部分と隣接し、前記第2領域と、
前記電界効果トランジスタのソース、ドレイン及びゲー
ト電極に属する接点領域であつて、前記島状部分と非整
流接触する接点領域との間には逆方向の電圧が与えられ
る半導体装置に関するものである。
レイン電極間のチヤンネル領域及び該チヤンネル領域と
隣接するゲート電極を有し、該ゲート電極に供給される
ゲート電圧により空乏領域゛を制御してソース及びドレ
イン電極間の電荷キヤリアの流れを制御する少くとも1
個の電界効果トランジスタを含む略々平坦表面の半導体
本体を具える半導体装置であつて、前記電界効果トラン
ジスタは第1導電型の層状第1領域を具え、該第1領域
は第2導電型の下側第2領域と半導体表面に略々平行に
延在する第1pn接合を形成し、少くとも動作状態にお
いては該第1領域及び該第1領域と隣接する第2導電型
の第3領域間に形成された第2pn接合によりその空乏
領域で該第1領域の島状部分が少くとも部分的に側面か
ら囲まれるよう構成され、前記第2pn接合は前記第1
pn接合より低いブレークダウン電圧を有し、少くとも
ゲート電極は前記島状部分と隣接し、前記第2領域と、
前記電界効果トランジスタのソース、ドレイン及びゲー
ト電極に属する接点領域であつて、前記島状部分と非整
流接触する接点領域との間には逆方向の電圧が与えられ
る半導体装置に関するものである。
この種の半導体装置は例えば米国特許第3586931
号明細書により既知である。本明細書において、空乏領
域を制御して電荷キャリアの流れを制御するとは、空乏
領域の厚み変化により空乏領域で制限される電流通路の
幅を増減すること、又は空乏領域内の電位分布の変化に
よりその空乏領域中を移動する電荷キャリアの流れを変
化することを意味する。前記電界効果トランジスタはソ
ース・ドレイン及びゲート電極の構成に応じて種々の構
造を有し得る。
号明細書により既知である。本明細書において、空乏領
域を制御して電荷キャリアの流れを制御するとは、空乏
領域の厚み変化により空乏領域で制限される電流通路の
幅を増減すること、又は空乏領域内の電位分布の変化に
よりその空乏領域中を移動する電荷キャリアの流れを変
化することを意味する。前記電界効果トランジスタはソ
ース・ドレイン及びゲート電極の構成に応じて種々の構
造を有し得る。
例えば、これら電極は半導電表面上にオーム性のソース
及びドレイン接点を形成する金属層及びシヨツトキ一接
合の1個以上の整流ゲート電極を形成する金属層の形態
にすることができる。或は又、ソース、ドレイン及びゲ
ート電極を半導体本体の隣接部分とPn接合(ゲート電
極の場合)又は非整流接合(ソース及びドレイン電極の
場合)を形成する半導体電極領域と隣接する金属層で形
成することもできる。更に、ゲート電極は半導体本体か
ら絶縁層で絶縁された導電層の形態にすることもでき、
この場合には前記空乏領域は例えばいわゆる1デイープ
デプリーシヨン1電界効果トランジスタのようにチヤン
ネル領域内に形成される。従つて、本明細書で言うソー
ス、ドレイン及ゲート電極はこれら電極と関連する電極
領域及び絶縁層も含むものとする。上述した種類の既知
の電界効果トランジスタにおいては、一般に第1及び第
2pn接合間に高電圧を加えることはできない。
及びドレイン接点を形成する金属層及びシヨツトキ一接
合の1個以上の整流ゲート電極を形成する金属層の形態
にすることができる。或は又、ソース、ドレイン及びゲ
ート電極を半導体本体の隣接部分とPn接合(ゲート電
極の場合)又は非整流接合(ソース及びドレイン電極の
場合)を形成する半導体電極領域と隣接する金属層で形
成することもできる。更に、ゲート電極は半導体本体か
ら絶縁層で絶縁された導電層の形態にすることもでき、
この場合には前記空乏領域は例えばいわゆる1デイープ
デプリーシヨン1電界効果トランジスタのようにチヤン
ネル領域内に形成される。従つて、本明細書で言うソー
ス、ドレイン及ゲート電極はこれら電極と関連する電極
領域及び絶縁層も含むものとする。上述した種類の既知
の電界効果トランジスタにおいては、一般に第1及び第
2pn接合間に高電圧を加えることはできない。
これは、そのドーピング濃度に基づいて理論的に予想さ
れる第1pn接合のブレークダウン電圧に達するはるか
手前で第2pn接合における不所望な電界分布の結果、
として第2pn接合にプレークメウンが起るためである
。このブレークダウンは通常表面もしくはそのすぐ近く
で起る。この不所望な電界分布は前記第3領域の高いド
ーピング濃度及び/又は第2pn接合付近におけるドー
ピング濃度の急勾配により発生し得るが、第2pn接合
の局部的な強い湾曲によつても発生し得る。許容電圧を
増大させるためには、第1領域のドーピング濃度を低減
させることができ、更にこれにより空乏領域の空間を第
1領域内に更に拡張するためにその厚さを増大すること
ができる。
れる第1pn接合のブレークダウン電圧に達するはるか
手前で第2pn接合における不所望な電界分布の結果、
として第2pn接合にプレークメウンが起るためである
。このブレークダウンは通常表面もしくはそのすぐ近く
で起る。この不所望な電界分布は前記第3領域の高いド
ーピング濃度及び/又は第2pn接合付近におけるドー
ピング濃度の急勾配により発生し得るが、第2pn接合
の局部的な強い湾曲によつても発生し得る。許容電圧を
増大させるためには、第1領域のドーピング濃度を低減
させることができ、更にこれにより空乏領域の空間を第
1領域内に更に拡張するためにその厚さを増大すること
ができる。
しかし、チヤンネルの導電率はチヤンネルの厚さに比例
するがピンチオフ電圧はチヤンネル領域の厚さの2乗に
比例するため、上記の手段ではチヤンネルの長さ及び幅
を同一のままにし且つピンチオフ電圧を同一のままにす
る場合、チヤンネルの導電率は減少することになる。実
際上、ピンチオフ電A2qN圧Vp−?、チヤンネル導
電率は り● WqμmNa G−?で与えられる。
するがピンチオフ電圧はチヤンネル領域の厚さの2乗に
比例するため、上記の手段ではチヤンネルの長さ及び幅
を同一のままにし且つピンチオフ電圧を同一のままにす
る場合、チヤンネルの導電率は減少することになる。実
際上、ピンチオフ電A2qN圧Vp−?、チヤンネル導
電率は り● WqμmNa G−?で与えられる。
ここでaはゲ一L
卜電極でピンチオフされるチヤンネル領域の厚さ、Nは
チヤンネル領域のドーピング濃度、W及びLはチヤンネ
ル領域の幅及び長さ、μは電荷キヤリアの移動度、qは
電子電荷、εは半導体材料の誘電率 N
である。
チヤンネル領域のドーピング濃度、W及びLはチヤンネ
ル領域の幅及び長さ、μは電荷キヤリアの移動度、qは
電子電荷、εは半導体材料の誘電率 N
である。
NをN−一(β〉1)に減少させるβと、ピンチオフ電
圧Vpを同一のままにする場合となる。
圧Vpを同一のままにする場合となる。
しかし、一般に斯るチヤンネル導電率の減少は電界効果
トランジスタの良好な動作を著しくそこなう。
トランジスタの良好な動作を著しくそこなう。
本発明の目的は、チヤンネル導電率を低下することなく
既知の電界効果トランジスタよりも著しく高い電圧で使
用し得る新規な構造の電界効果トランジスタを具える平
坦表面半導体装置を提供せんとする。
既知の電界効果トランジスタよりも著しく高い電圧で使
用し得る新規な構造の電界効果トランジスタを具える平
坦表面半導体装置を提供せんとする。
本発明は、この目的は第1領域の厚さを増大させないで
減少させることにより達成し得るという予想し得ない事
実に基づいて為したものである。
減少させることにより達成し得るという予想し得ない事
実に基づいて為したものである。
これがため、本発明は上述した種類の半導体装置におい
て、前記島状領域部分のドーピング濃度N(原子/Cm
3)と厚さd(?)は次の条件Eは第1領域の半導体材
料に電子なだれ増倍が起る臨界電界強度(VOlt/C
Tn)Lは前”記接点領域から第2pn接合までの距離
((7fL)VBは第1pn接合のブレークダウン電圧
の一次元的に計算した値(VOlt)を満足するものと
したことを特徴とする。
て、前記島状領域部分のドーピング濃度N(原子/Cm
3)と厚さd(?)は次の条件Eは第1領域の半導体材
料に電子なだれ増倍が起る臨界電界強度(VOlt/C
Tn)Lは前”記接点領域から第2pn接合までの距離
((7fL)VBは第1pn接合のブレークダウン電圧
の一次元的に計算した値(VOlt)を満足するものと
したことを特徴とする。
第1領域のドーピング濃度と厚さの積が上記の条件を満
足すると、逆方向電圧の印加時において少くとも前記接
点領域と第2pn接合との間の空乏領域が第2pn接合
のブレークダウン電圧より低い電圧で第1pn接合から
島状領域部分の厚さを貫通して拡がるようになる。
足すると、逆方向電圧の印加時において少くとも前記接
点領域と第2pn接合との間の空乏領域が第2pn接合
のブレークダウン電圧より低い電圧で第1pn接合から
島状領域部分の厚さを貫通して拡がるようになる。
前記接点領域は逆方向電圧源に直接接続された電極又は
電極領域とすることができるが、例ぇばそれ自身には接
続導体が設けられていないが他の方法、例えば隣接半導
体領域を経て所望の電位にされる半導体領域とすること
ができる。
電極領域とすることができるが、例ぇばそれ自身には接
続導体が設けられていないが他の方法、例えば隣接半導
体領域を経て所望の電位にされる半導体領域とすること
ができる。
前記接点領域と第2pn接合との間の第1導電型の島状
領域部分は第2pn接合のブレークダウン電圧より低い
電圧で完全に空乏化されるため、表面における電界強度
が減少して最早プレークダウン電圧は殆んど第2pn接
合により決まらずに表面に平行に延在する第1pn接合
により決まるようになる。
領域部分は第2pn接合のブレークダウン電圧より低い
電圧で完全に空乏化されるため、表面における電界強度
が減少して最早プレークダウン電圧は殆んど第2pn接
合により決まらずに表面に平行に延在する第1pn接合
により決まるようになる。
このようにして、第1及び第2領域間に極めて高いブレ
ークダウン電圧を得ることができ、この電圧は場合によ
り第1及び第2領域のドーピング濃度に基づいて理論的
に予想される高ブレークダウン電圧に近似することがで
きる。
ークダウン電圧を得ることができ、この電圧は場合によ
り第1及び第2領域のドーピング濃度に基づいて理論的
に予想される高ブレークダウン電圧に近似することがで
きる。
本発明による上記の条件は、第1及び第2領域間の電圧
の増大時において空乏領域が第2pn接合から前記接点
領域まで拡がる結果として前記接点領域と第2pn接合
間の表面に強すぎる電界強度が早期に発生することも阻
止する。
の増大時において空乏領域が第2pn接合から前記接点
領域まで拡がる結果として前記接点領域と第2pn接合
間の表面に強すぎる電界強度が早期に発生することも阻
止する。
最適電界分布は、本発明によるN−d積によつて第2p
n接合部と前記接点領域のエツジ部とに生ずる電界強度
の最大値が略々同一値になるようにすることにより得ら
れる。前記条件をN−d=3.0×105εE及びL〉
1.4×105VBのように選択すると、第1pn接合
における最大電界強度が表面に生ずる上述の最大値より
常に大きくなつてブレークダウンは常に第1pn接合で
起リ、表面では起らなくなる。
n接合部と前記接点領域のエツジ部とに生ずる電界強度
の最大値が略々同一値になるようにすることにより得ら
れる。前記条件をN−d=3.0×105εE及びL〉
1.4×105VBのように選択すると、第1pn接合
における最大電界強度が表面に生ずる上述の最大値より
常に大きくなつてブレークダウンは常に第1pn接合で
起リ、表面では起らなくなる。
電荷の大部分を第2領域内の空乏領域内に蓄え得るよう
にして第1領域の最小厚を低減するためには、第1領域
と少くとも隣接する第2領域を第1領域よリも低ドーピ
ング濃度とするのが多くの場合好適である。多くの場合
第1pn接合の空乏領域は第2領域の厚さ全体に亘つて
延在させることができるが、他の場合には第2領域の厚
さを第1pn接合のブレークダウン電圧において空乏領
域が第2領域内に第2領域の厚さより小さな距離に亘つ
て延在するようにするのが好適である。
にして第1領域の最小厚を低減するためには、第1領域
と少くとも隣接する第2領域を第1領域よリも低ドーピ
ング濃度とするのが多くの場合好適である。多くの場合
第1pn接合の空乏領域は第2領域の厚さ全体に亘つて
延在させることができるが、他の場合には第2領域の厚
さを第1pn接合のブレークダウン電圧において空乏領
域が第2領域内に第2領域の厚さより小さな距離に亘つ
て延在するようにするのが好適である。
この場合、ブレークダウン電圧が第2領域の厚さにより
悪影響を受けることはなくなる。上述の半導体構造は種
々に形成することができるが、技術的理由から、第1領
域を第2領域上に設けられた第1導電型のエピタキシャ
ル層で形成して成る構造が好適である。
悪影響を受けることはなくなる。上述の半導体構造は種
々に形成することができるが、技術的理由から、第1領
域を第2領域上に設けられた第1導電型のエピタキシャ
ル層で形成して成る構造が好適である。
第1領域と隣接する第3領域は第1領域の厚さ全体に亘
つて延在させる必要はない。少くとも動作状態において
関連する空乏領域が第1領域の全厚とその周囲の少くと
も1部分に亘つて延在し、その島状部分を囲めば充分で
ある。しかし、第1領域の島状部分は側面から第2pn
接合により完全に囲むのが好適である。しかし、例えば
第1領域の島状部分を側面から第2pn接合により部分
的に囲み、残部を他の方法、例えば埋設絶縁材料により
又は例えばガラスが充填された条溝により囲んだ構造が
好適な場合もある。本発明は、ソース及びドレイン電極
間の電流が表面と略々平行に流れる横形電界効果トラン
ジスタに特に重要である。
つて延在させる必要はない。少くとも動作状態において
関連する空乏領域が第1領域の全厚とその周囲の少くと
も1部分に亘つて延在し、その島状部分を囲めば充分で
ある。しかし、第1領域の島状部分は側面から第2pn
接合により完全に囲むのが好適である。しかし、例えば
第1領域の島状部分を側面から第2pn接合により部分
的に囲み、残部を他の方法、例えば埋設絶縁材料により
又は例えばガラスが充填された条溝により囲んだ構造が
好適な場合もある。本発明は、ソース及びドレイン電極
間の電流が表面と略々平行に流れる横形電界効果トラン
ジスタに特に重要である。
これがため、好適例では、ゲート電極の両側に位置する
ソース及びドレイン電極は第1領域と非整流接点を構成
するものとし、前記接点領域はトランジスタのドレイン
電極とする。この場合、ゲート電極は通常第2領域に接
続し、この第2領域を第2ゲート電極として作動させる
が、これは必ずしも必要ない。所定の場合には、ドレイ
ン電極をゲート電極で略々完全に囲み、ゲート電極をソ
ース電極で略々完全に囲む構造とするのが好適である。
ソース及びドレイン電極は第1領域と非整流接点を構成
するものとし、前記接点領域はトランジスタのドレイン
電極とする。この場合、ゲート電極は通常第2領域に接
続し、この第2領域を第2ゲート電極として作動させる
が、これは必ずしも必要ない。所定の場合には、ドレイ
ン電極をゲート電極で略々完全に囲み、ゲート電極をソ
ース電極で略々完全に囲む構造とするのが好適である。
特定の好適例では、第2導電型の半導体層を第1領域上
に設け、ソース及びドレイン電極を第1導電型の電極領
域とし、ゲート電極を第2導電型の電極領域とし、且つ
これらの全ての電極領域を前記半導体層の厚さを貫通し
て第1領域まで延在させる。この好適例は後述するよう
にコンプリメンタリ形の接合電界効果トランジスタと同
一半導体板に並べて形成することができ、即ちnチヤン
ネル及びpチヤンネル電界効果トランジスタを同一半導
体板に形成することができる。本発明は、横形接合電界
効果トランジスタ以外にも、いわゆる縦形の接合電界効
果トランジスタにも有利に用い得る。
に設け、ソース及びドレイン電極を第1導電型の電極領
域とし、ゲート電極を第2導電型の電極領域とし、且つ
これらの全ての電極領域を前記半導体層の厚さを貫通し
て第1領域まで延在させる。この好適例は後述するよう
にコンプリメンタリ形の接合電界効果トランジスタと同
一半導体板に並べて形成することができ、即ちnチヤン
ネル及びpチヤンネル電界効果トランジスタを同一半導
体板に形成することができる。本発明は、横形接合電界
効果トランジスタ以外にも、いわゆる縦形の接合電界効
果トランジスタにも有利に用い得る。
これと関連して、好適例では電界効果トランジスタを縦
形とし、そのドレイン電極は第2領域と非整流接点を形
成し、ソース電極は第1領域と整流接合を形成し、ゲー
ト電極はチヤンネル領域と関連する第1領域の少くとも
1部分を囲む第1導電型の電極領域とする。図面につき
本発明を説明する。各図は線図であ9、明瞭のため正し
いスケールで示してない。
形とし、そのドレイン電極は第2領域と非整流接点を形
成し、ソース電極は第1領域と整流接合を形成し、ゲー
ト電極はチヤンネル領域と関連する第1領域の少くとも
1部分を囲む第1導電型の電極領域とする。図面につき
本発明を説明する。各図は線図であ9、明瞭のため正し
いスケールで示してない。
対応する部分は同一符号で示してある。また同一導電型
の半導体領域は同一の向きの斜線を付して示してある。
全ての例において半導体材料としてシリコンを選択した
。
の半導体領域は同一の向きの斜線を付して示してある。
全ての例において半導体材料としてシリコンを選択した
。
しかし、本発明はこれに限定されず、他の任意の半導体
材料、例えばゲルマニウム、或はGaAsのようないわ
ゆる−V族化合物を用いることもできる。第1図は既知
の半導体装置の1部分を断面図及び斜視図として示す。
材料、例えばゲルマニウム、或はGaAsのようないわ
ゆる−V族化合物を用いることもできる。第1図は既知
の半導体装置の1部分を断面図及び斜視図として示す。
この装置はソース電極領域12を具えるソース電極及び
ドレイン電極領域14を具えるドレイン電極と、これら
の間に位置するチヤンネル領域1と、チヤンネル領域1
と隣接するゲート電極領域13を具えるゲート電極とを
有する電界効果トランジスタが設けられた半導体本体よ
り成る。前記ゲート電極は該電極に供給されるゲート電
圧によリ空乏領域を制御してソース電極12とドレイン
電極4との間の電荷キヤリアの流れ(本例では電子流)
を制御する。本例では、ソース電極、ドレイン電極及び
ゲート電極は全て、半導体領範と、その上に設けられ該
領域とオーム接触する金属層(明瞭のため図示してない
)とから成る。本例ではチヤンネル領域1はn導電型、
電極領域12及び4は領域1よリ高いドーピング濃度の
n導電型、ゲート電極領域13はp導電型でチヤンネル
領域と1整流Pn接合を形成する。第1図から明らかな
ように、この電界効果トラノC ンジスタは第1導電型(本例ではn導電型)の層状第1
領域1を具える。
ドレイン電極領域14を具えるドレイン電極と、これら
の間に位置するチヤンネル領域1と、チヤンネル領域1
と隣接するゲート電極領域13を具えるゲート電極とを
有する電界効果トランジスタが設けられた半導体本体よ
り成る。前記ゲート電極は該電極に供給されるゲート電
圧によリ空乏領域を制御してソース電極12とドレイン
電極4との間の電荷キヤリアの流れ(本例では電子流)
を制御する。本例では、ソース電極、ドレイン電極及び
ゲート電極は全て、半導体領範と、その上に設けられ該
領域とオーム接触する金属層(明瞭のため図示してない
)とから成る。本例ではチヤンネル領域1はn導電型、
電極領域12及び4は領域1よリ高いドーピング濃度の
n導電型、ゲート電極領域13はp導電型でチヤンネル
領域と1整流Pn接合を形成する。第1図から明らかな
ように、この電界効果トラノC ンジスタは第1導電型(本例ではn導電型)の層状第1
領域1を具える。
この第1領域1(本例ではゲート電極と隣接するチヤン
ネル領域でもある)は下側p導電型第2領域2と表面8
に略々平行に延在する第1pn接合5を形成する。第1
領域1は第2pn接合6によりその空乏領域で島状部分
に囲まれる。この第2pn接合6は第1領域1と第2領
域2と表面8との間を延在する第2領域より高ドーピン
グ濃度のp導電型の第3領域3との間に形成される。こ
れがため、第2pn接合6は第1pn接合5より低いブ
レークダウン電圧を有する。ゲート電極13は第1領域
1の島状部分と隣接する。第1図に示すように、ゲート
電極は基板(本例では第2領域2)に接続するが、これ
は必ずしも必要ない。
ネル領域でもある)は下側p導電型第2領域2と表面8
に略々平行に延在する第1pn接合5を形成する。第1
領域1は第2pn接合6によりその空乏領域で島状部分
に囲まれる。この第2pn接合6は第1領域1と第2領
域2と表面8との間を延在する第2領域より高ドーピン
グ濃度のp導電型の第3領域3との間に形成される。こ
れがため、第2pn接合6は第1pn接合5より低いブ
レークダウン電圧を有する。ゲート電極13は第1領域
1の島状部分と隣接する。第1図に示すように、ゲート
電極は基板(本例では第2領域2)に接続するが、これ
は必ずしも必要ない。
ソース及びドレイン電極の接続端子S及びD間に電圧V
pを印加すると、領域12から領域1を経て領域4へ電
子が流れる。ゲート電極13と第1領域1との間及び第
2領域2と第1領域1との間に逆方向の電圧を印加する
と、空乏領域が形成され、それらの輪郭9,10,14
を第1図に破線で示す。これら空乏領域は斜線を除去し
て示す。上述の既知の装置では、ドーピング濃度と寸法
が、Pn接合6のブレークダウン電圧において領域1の
ドレイン電極4付近が空乏化されない値にされている。
pを印加すると、領域12から領域1を経て領域4へ電
子が流れる。ゲート電極13と第1領域1との間及び第
2領域2と第1領域1との間に逆方向の電圧を印加する
と、空乏領域が形成され、それらの輪郭9,10,14
を第1図に破線で示す。これら空乏領域は斜線を除去し
て示す。上述の既知の装置では、ドーピング濃度と寸法
が、Pn接合6のブレークダウン電圧において領域1の
ドレイン電極4付近が空乏化されない値にされている。
Pn接合6及ひ7間の逆方向電圧はドレイン電極4付近
が最も高く、この逆方向電圧により発生する電界強度分
布はPn接合6及び7が表面8な交差する個所付近で最
大電界強度となり、表面付近において半導体本体のバル
ク内のPn接合5のブレークダウン電圧より著しく低い
電圧でブレークダウンが発生する。第2図は本発明半導
体装置を示す。
が最も高く、この逆方向電圧により発生する電界強度分
布はPn接合6及び7が表面8な交差する個所付近で最
大電界強度となり、表面付近において半導体本体のバル
ク内のPn接合5のブレークダウン電圧より著しく低い
電圧でブレークダウンが発生する。第2図は本発明半導
体装置を示す。
この装置は第1図の既知の装置と殆んど同一である。し
かし、本発明の第2図に示す装置においては、第1領域
1のドーピング濃度及び厚さを小さくして、第2領域2
とソース、ドレイン及びゲート電極に属する接点領域で
あつて島状領域と非整流接触する接点領域(本例ではド
レイン電極4)との間に逆方向電圧を印加したとき、少
くともドレイン電極と第2pn接合6との間の空乏領域
がPn接合6のブレークダウン電圧より低い電圧で第1
pn接合5から島状領域1の厚さを貫通して延在するよ
うにする。第2図は領域7と4との間の領域1がPn接
合6まで完全に空乏化された状態を示す。この場合Pn
接合5,6及び7間の電圧はドレイン領域4から境界9
まで延在する連続した空乏領域に分布する。その結果、
表面における電界強度が著しく減少する。従つて、ブレ
ークダウンは半導体本体バルク内を延在するPn接合5
の特性によジ殆んど決まる。このブレークダウン電圧は
極めて高くすることができると共に領域1及び2のドー
ピング濃度に基づいて理論的に予想されるブレークダウ
ン電圧に充分近づけることができる。本発明では上述の
結果を達成するために、シリコン半導体本体を有する第
2図の装置において下記のドーピング濃度と寸法を用い
る。領域4及び12:厚さ1μm 領域1:n型、ドーピング濃度1.5×1015原子/
?3、厚さ5μm領域2:p型、ドーピング濃度1.7
×1014原子/CTn3、厚さ250μm領域13:
p型、厚さ2.5μm ドレイン電極4からPn接合6までの距離L:50μm
この場合、第1pn接合の一次元的に計算したブレーク
ダウン電圧VBは1270ボルトであつた。
かし、本発明の第2図に示す装置においては、第1領域
1のドーピング濃度及び厚さを小さくして、第2領域2
とソース、ドレイン及びゲート電極に属する接点領域で
あつて島状領域と非整流接触する接点領域(本例ではド
レイン電極4)との間に逆方向電圧を印加したとき、少
くともドレイン電極と第2pn接合6との間の空乏領域
がPn接合6のブレークダウン電圧より低い電圧で第1
pn接合5から島状領域1の厚さを貫通して延在するよ
うにする。第2図は領域7と4との間の領域1がPn接
合6まで完全に空乏化された状態を示す。この場合Pn
接合5,6及び7間の電圧はドレイン領域4から境界9
まで延在する連続した空乏領域に分布する。その結果、
表面における電界強度が著しく減少する。従つて、ブレ
ークダウンは半導体本体バルク内を延在するPn接合5
の特性によジ殆んど決まる。このブレークダウン電圧は
極めて高くすることができると共に領域1及び2のドー
ピング濃度に基づいて理論的に予想されるブレークダウ
ン電圧に充分近づけることができる。本発明では上述の
結果を達成するために、シリコン半導体本体を有する第
2図の装置において下記のドーピング濃度と寸法を用い
る。領域4及び12:厚さ1μm 領域1:n型、ドーピング濃度1.5×1015原子/
?3、厚さ5μm領域2:p型、ドーピング濃度1.7
×1014原子/CTn3、厚さ250μm領域13:
p型、厚さ2.5μm ドレイン電極4からPn接合6までの距離L:50μm
この場合、第1pn接合の一次元的に計算したブレーク
ダウン電圧VBは1270ボルトであつた。
上記の所定の厚さ及びドーピング濃度では第2領域2内
の空乏領域は領域2の厚さより小さい厚さに亘つて延在
すると共に、Pn接合6の空乏領域がPn接合6それ自
体(Pn接合5がない場合)のブレークダウン電圧より
低い電圧値において領域4に達することも避けられる。
N,d,L及びに対し上記の値を用いると、シリコン(
ε=11.7、E=2.5×105ボルト/Cm)を用
いる本例では、次の条件2,6×102εEン五〈N−
d〈5.1×105εELが満足される。
の空乏領域は領域2の厚さより小さい厚さに亘つて延在
すると共に、Pn接合6の空乏領域がPn接合6それ自
体(Pn接合5がない場合)のブレークダウン電圧より
低い電圧値において領域4に達することも避けられる。
N,d,L及びに対し上記の値を用いると、シリコン(
ε=11.7、E=2.5×105ボルト/Cm)を用
いる本例では、次の条件2,6×102εEン五〈N−
d〈5.1×105εELが満足される。
第2図に示す半導体装置では、第1領域1を第2領域2
上に設けたエピタキシヤル層で形成する。
上に設けたエピタキシヤル層で形成する。
本例では第1領域の島状部分を側面から第2pn接合6
により完全に囲む。後に示すように他の構成も可能であ
るが、この構成は技術的に最も簡単な構成である。島状
領域部分は例えばその周囲の1部分に亘つて他の方法、
例えば埋設酸化物パターンにより又は例えばパツシベー
テイングガラスで充填された条溝により囲むことができ
る。第1及び第2図に示す装置ではゲート電極はその不
純物添加表面領域13が領域1と整流接合を形成し、ソ
ース及びドレイン電極はその不純物添加表面領域12及
び4が領載1と非整流接合を形成する。しかし、これら
表面領域は必ずしも必要でない。半導体領域12及び4
の代リにオーム性金属一半導体接点を領域1上に設ける
ことができると共に、領域13の代りに整流金属一半導
体接合(シヨツトキ一接合)を領域1上に設けることが
できる。整流接合形ゲート電極の代リに、例えばデイー
プデプリーシヨントランジスタの場合のように半導体表
面8から絶縁層で分離された導電層を用い、これにより
エピタキシヤル層1内に空乏層を形成することもできる
。第3図はPチャンネルとNチヤンネルの接合形電界効
果トランジスタ(JFET)が並置されたモノリシツク
集積回路に本発明がどのように適用し得るかを示す。
により完全に囲む。後に示すように他の構成も可能であ
るが、この構成は技術的に最も簡単な構成である。島状
領域部分は例えばその周囲の1部分に亘つて他の方法、
例えば埋設酸化物パターンにより又は例えばパツシベー
テイングガラスで充填された条溝により囲むことができ
る。第1及び第2図に示す装置ではゲート電極はその不
純物添加表面領域13が領域1と整流接合を形成し、ソ
ース及びドレイン電極はその不純物添加表面領域12及
び4が領載1と非整流接合を形成する。しかし、これら
表面領域は必ずしも必要でない。半導体領域12及び4
の代リにオーム性金属一半導体接点を領域1上に設ける
ことができると共に、領域13の代りに整流金属一半導
体接合(シヨツトキ一接合)を領域1上に設けることが
できる。整流接合形ゲート電極の代リに、例えばデイー
プデプリーシヨントランジスタの場合のように半導体表
面8から絶縁層で分離された導電層を用い、これにより
エピタキシヤル層1内に空乏層を形成することもできる
。第3図はPチャンネルとNチヤンネルの接合形電界効
果トランジスタ(JFET)が並置されたモノリシツク
集積回路に本発明がどのように適用し得るかを示す。
Pチヤンネル電界効果トランジスタIは第2図について
述べた電界効果トランジスタと略々同一であるが、全て
の対応する半導体領域の導電型は第2図のものと反対で
ある。
述べた電界効果トランジスタと略々同一であるが、全て
の対応する半導体領域の導電型は第2図のものと反対で
ある。
更に、このトランジスタの6第2領域72はp型基板3
4上に設けられたn型エピタキシヤル層で形成される。
高濃度n型埋込層36をエピタキシヤル層2と基板34
との間に設けて、Pn接合5と関連する空乏領域が基板
34内に侵入するのを阻止する。第2接合形電界効果ト
ランジスタは上記電界効果トランジスタIの隣りに設け
られる。
4上に設けられたn型エピタキシヤル層で形成される。
高濃度n型埋込層36をエピタキシヤル層2と基板34
との間に設けて、Pn接合5と関連する空乏領域が基板
34内に侵入するのを阻止する。第2接合形電界効果ト
ランジスタは上記電界効果トランジスタIの隣りに設け
られる。
このトランジスタも本発明による電界効果トランジスタ
である。この第2トランジスタもトランジスタIの領域
2を形成するエピタキシヤル層の1部分から成る島状領
域部分32を具える。n型ソース領域22、n型ドレイ
ン領域24及びp型ゲート電極領域23はトランジスタ
Iの領域1も形成する島32上のp型半導体層21を貫
通してn型領域32まで延在する。ソース及びドレイン
領域22及び24は領域21とPn接合26及び26A
を形成し、領域21と32はPn接合39を形成する。
第2電界効果トランジスタではチヤンネル領域は領域3
2で形成される。トランジスタIととの分離のために、
領域2と領域32を完全に囲み領域32とPn接合38
を形成する高濃度p型領域33を設ける。ソース領域2
2とドレイン領域24との間に適当当な電圧を加えると
、電子がソース領域から領域32を通つてドレイン領域
へ移動する。
である。この第2トランジスタもトランジスタIの領域
2を形成するエピタキシヤル層の1部分から成る島状領
域部分32を具える。n型ソース領域22、n型ドレイ
ン領域24及びp型ゲート電極領域23はトランジスタ
Iの領域1も形成する島32上のp型半導体層21を貫
通してn型領域32まで延在する。ソース及びドレイン
領域22及び24は領域21とPn接合26及び26A
を形成し、領域21と32はPn接合39を形成する。
第2電界効果トランジスタではチヤンネル領域は領域3
2で形成される。トランジスタIととの分離のために、
領域2と領域32を完全に囲み領域32とPn接合38
を形成する高濃度p型領域33を設ける。ソース領域2
2とドレイン領域24との間に適当当な電圧を加えると
、電子がソース領域から領域32を通つてドレイン領域
へ移動する。
この電子の流れは領域23と領域32との間に逆方向の
ゲート電圧を加えることによV)(及び場合により領域
32と34との間にも逆方向電圧を加えることによV)
)制御することができる。第2図の例の場合のように、
層2,32のドーピング濃度と厚さを本発明に従つて選
択して、ブレークダウンが発生するはるか以前に領域1
が少くともドレイン領域4とPn接合6との間において
完全に空乏化されると共に領域32が少くともドレイン
領域24とPn接合27との間において完全に空乏化さ
れるようにする。この結果、トランジスタIの表面8に
おける電界強度及びトランジスタの領域21及び32間
の表面39における電界強度が著しく減少し、ブレーク
ダウン電圧が著しく増大する。第3図においても第2図
と同様に表面上の絶縁(酸化)層や接点層は図示してな
い。
ゲート電圧を加えることによV)(及び場合により領域
32と34との間にも逆方向電圧を加えることによV)
)制御することができる。第2図の例の場合のように、
層2,32のドーピング濃度と厚さを本発明に従つて選
択して、ブレークダウンが発生するはるか以前に領域1
が少くともドレイン領域4とPn接合6との間において
完全に空乏化されると共に領域32が少くともドレイン
領域24とPn接合27との間において完全に空乏化さ
れるようにする。この結果、トランジスタIの表面8に
おける電界強度及びトランジスタの領域21及び32間
の表面39における電界強度が著しく減少し、ブレーク
ダウン電圧が著しく増大する。第3図においても第2図
と同様に表面上の絶縁(酸化)層や接点層は図示してな
い。
ソース、ドレイン及びゲート電極の接続はS,D及びG
で線図的に示してある。第4図は本発明半導体装置の更
に他の例を示す。
で線図的に示してある。第4図は本発明半導体装置の更
に他の例を示す。
第3図の第2電界効果トランジスタと同様に、n型ドレ
イン領域44をp型ゲート電極領域43で囲み、次いで
これをn型ソース領域42で囲む。全ての電極は、下側
の第2P型領域2と第1pn接合5を形成すると共に高
濃度p型領域47と表面8まで延在するPn接合48を
形成する第1領域1内に設ける。ソース、ドレイン及び
ゲート電極領域は第1領域1の厚さの1部分に亘つて延
在する。本例電界効果トランジスタは上述のトランジス
タと同様に作動させることができ、ブレークダウン電圧
より低い領域1及び2間の逆方向電圧のときの空乏領域
の輪郭49,40を図示してある。領域1はゲート電極
領域43とドレイン領域43とドレイン領域44との間
が完全に空乏化される。第3図の第2電界効果トランジ
スタの場合と同様に、第1領域の島状部分はゲート電極
(本例でば第3領域0の機能を果す)で囲まれゲート電
極領域と領域1との間のPn接合46が6第21pn接
合を形成する。領域1のドーピング濃度と厚さを本発明
に従つて選択して領域1がフゲート−ドレイン電圧の増
大によりPn接合6のブレークダウンが生ずる前に完全
に空乏化されるようにするため、この電界効果トランジ
スタは極めて高いゲート−ドレイン電圧で使用すること
ができる。
イン領域44をp型ゲート電極領域43で囲み、次いで
これをn型ソース領域42で囲む。全ての電極は、下側
の第2P型領域2と第1pn接合5を形成すると共に高
濃度p型領域47と表面8まで延在するPn接合48を
形成する第1領域1内に設ける。ソース、ドレイン及び
ゲート電極領域は第1領域1の厚さの1部分に亘つて延
在する。本例電界効果トランジスタは上述のトランジス
タと同様に作動させることができ、ブレークダウン電圧
より低い領域1及び2間の逆方向電圧のときの空乏領域
の輪郭49,40を図示してある。領域1はゲート電極
領域43とドレイン領域43とドレイン領域44との間
が完全に空乏化される。第3図の第2電界効果トランジ
スタの場合と同様に、第1領域の島状部分はゲート電極
(本例でば第3領域0の機能を果す)で囲まれゲート電
極領域と領域1との間のPn接合46が6第21pn接
合を形成する。領域1のドーピング濃度と厚さを本発明
に従つて選択して領域1がフゲート−ドレイン電圧の増
大によりPn接合6のブレークダウンが生ずる前に完全
に空乏化されるようにするため、この電界効果トランジ
スタは極めて高いゲート−ドレイン電圧で使用すること
ができる。
更に、第4図に示す装置は、僅かな変形を・加えるだけ
で高圧用スイツチングダイオードとして使用することが
できるので、極めて重要である。
で高圧用スイツチングダイオードとして使用することが
できるので、極めて重要である。
斯るスイツチングダイオードを第5図に示す。この装置
の半導体構造は第4図のものと、この場合には領域42
に接点を設ける必要がない(従つてその部分を絶縁層4
1で覆うことができる)及び領域47と42との間のブ
レークダウン電圧を低くする点が相違するだけとするこ
とができる。これを達成するために、領域42を領域4
7から小距離に設け、場合によつては領域47と接触も
しくは領域内に侵入させることもできる。逆方向電圧V
1を領域44及び2上のオーム接点を経てPn接合5間
に供給する。
の半導体構造は第4図のものと、この場合には領域42
に接点を設ける必要がない(従つてその部分を絶縁層4
1で覆うことができる)及び領域47と42との間のブ
レークダウン電圧を低くする点が相違するだけとするこ
とができる。これを達成するために、領域42を領域4
7から小距離に設け、場合によつては領域47と接触も
しくは領域内に侵入させることもできる。逆方向電圧V
1を領域44及び2上のオーム接点を経てPn接合5間
に供給する。
電圧源V1と直列インピーダンス(本例では抵抗)を接
続する。逆方向の可変電圧V2をPn接合46間に供給
する。第5図は電圧V1がまだ小さく、ゲート電極に関
連する空乏領域(境界45)がPn接合5の空乏領域の
境界40に達するような高電圧V2が供給されている状
態を示す。
続する。逆方向の可変電圧V2をPn接合46間に供給
する。第5図は電圧V1がまだ小さく、ゲート電極に関
連する空乏領域(境界45)がPn接合5の空乏領域の
境界40に達するような高電圧V2が供給されている状
態を示す。
この状態では島状部分1Aがこれらの空乏領域で囲まれ
、第1領域1の他の部分から電気的に遮断される。この
場合、電圧V1を極めて高い値に増大することができる
。
、第1領域1の他の部分から電気的に遮断される。この
場合、電圧V1を極めて高い値に増大することができる
。
その理由は、島状部分1Aは比較的低い電圧V1でPn
接合5から表面8まで完全に空乏化され、電圧V1を更
に増大したとき、ブレーキダウン電圧はPn接合46の
比較的低いプレークダウン電圧によらずに表面に露出し
ない平坦Pn接合5のブレークダウン電圧によつて決ま
るためである。従つて、本例でも領域47ではなくゲー
ト電極43が上述しだ第3領域”の機能をする。即ち、
この場合には高電圧V1は表面8と境界49との間の空
乏領域間に略々完全に印加され、空乏領域は略々第4図
に示すように拡がる。
接合5から表面8まで完全に空乏化され、電圧V1を更
に増大したとき、ブレーキダウン電圧はPn接合46の
比較的低いプレークダウン電圧によらずに表面に露出し
ない平坦Pn接合5のブレークダウン電圧によつて決ま
るためである。従つて、本例でも領域47ではなくゲー
ト電極43が上述しだ第3領域”の機能をする。即ち、
この場合には高電圧V1は表面8と境界49との間の空
乏領域間に略々完全に印加され、空乏領域は略々第4図
に示すように拡がる。
この場合インピーダンスRの両端間には電圧降下は殆ん
ど生じない。その理由は、このインピーダンスRには極
く僅かなリーク電流が流れるだけであり且つ;のインピ
ーダンスRはこれと直列のこの半導体装置の遮断時のイ
ンピーダンスより著しく小さく選定されるためである。
制御電圧V2を関連する空乏領域がゲート電極43とP
n接合5間の領域1を遮断しない程度まで減少させると
、ドリフト電界が形成され、その結果ソース領域42が
ドレイン領域44の電位になろうとする。
ど生じない。その理由は、このインピーダンスRには極
く僅かなリーク電流が流れるだけであり且つ;のインピ
ーダンスRはこれと直列のこの半導体装置の遮断時のイ
ンピーダンスより著しく小さく選定されるためである。
制御電圧V2を関連する空乏領域がゲート電極43とP
n接合5間の領域1を遮断しない程度まで減少させると
、ドリフト電界が形成され、その結果ソース領域42が
ドレイン領域44の電位になろうとする。
しかし、これが起るはるか前に、領域47と42との間
にブレークダウンが起つて半導体装置両端間に加わる電
圧は略々零となり、電圧V1の略々全部がインピーダン
スRの両端間に加わる。このように、インピーダンスR
の両端間の電圧を制御電圧V2により低値と高値に切9
換えることができる。
にブレークダウンが起つて半導体装置両端間に加わる電
圧は略々零となり、電圧V1の略々全部がインピーダン
スRの両端間に加わる。このように、インピーダンスR
の両端間の電圧を制御電圧V2により低値と高値に切9
換えることができる。
第6図は本発明による縦方向電界効果トランジスタの断
面図である。
面図である。
このトランジスタは本例ではp型の島状領域1から成る
。本例では領域1は厚さが250μmでドーピング濃度
が3.2×1014原子/?3のn型基板上にエピタキ
シヤル生長された厚さが4μmでドーピング濃度が1.
3×1015原子/?3のp型エピタキシヤル層の1部
分とする。島状領域1はその側面をn型拡散領域3で囲
む。島1内には半導体材料内に部分的に埋設された酸化
珪素パターン50を選択熱酸化処理により複数個の孔を
有する酸化層の形態に設ける。半導体材料内において酸
化パターン50を外側がパターン50と接触しゲート領
域を形成する薄いp型領域54で囲む。領域54とPn
接合5との最短距離は2,5μmとする。更に、多結晶
シリコンの高濃度n型層52を表面上に設け、これを酸
化部分50間において、層52からの拡散により得られ
る表面領域53と接触させる。
。本例では領域1は厚さが250μmでドーピング濃度
が3.2×1014原子/?3のn型基板上にエピタキ
シヤル生長された厚さが4μmでドーピング濃度が1.
3×1015原子/?3のp型エピタキシヤル層の1部
分とする。島状領域1はその側面をn型拡散領域3で囲
む。島1内には半導体材料内に部分的に埋設された酸化
珪素パターン50を選択熱酸化処理により複数個の孔を
有する酸化層の形態に設ける。半導体材料内において酸
化パターン50を外側がパターン50と接触しゲート領
域を形成する薄いp型領域54で囲む。領域54とPn
接合5との最短距離は2,5μmとする。更に、多結晶
シリコンの高濃度n型層52を表面上に設け、これを酸
化部分50間において、層52からの拡散により得られ
る表面領域53と接触させる。
金属層51を層52上に設けると共に領域2上に高濃度
半導体接点層55及ひ金属層56により接点を形成する
。ソース、ドレイン及びゲート電極の接続を、S,D及
びGで線図的に示す。動作状態においてU、ソース電極
Sに対し正の電圧をドレイン電極Dに供給する。
半導体接点層55及ひ金属層56により接点を形成する
。ソース、ドレイン及びゲート電極の接続を、S,D及
びGで線図的に示す。動作状態においてU、ソース電極
Sに対し正の電圧をドレイン電極Dに供給する。
ゲート電極Gクには少くとも空乏領域が領域1及び2間
のPn接合から表面まで拡がるようなドレイン電極に対
し負の電圧を供給して、領域1を完全に空乏化する。ソ
ース電極からドレイン電極へ移動する電子の流れは空乏
化された領域1により殆んど妨げられない。ゲート電極
の電圧を変化させると、空乏化された領域1内の電位分
布が変化し、例えば電位スレシホルドが形成されてソー
ス電極から空乏化された領域1を経てドレイン電極への
電子の流れを制御することができる。領域1はPn接合
6のブレークダウン電圧より低い電圧で完全に空乏化さ
れ、上述の原理の結果として領域1及び2間でブレーク
ダウンを生ずる電圧を極めて高くすることができるため
、極めて高い電圧用の縦方向電界効果トランジスタを得
ることができる。第6図に示す半導体装置は次のように
して製造することができる。
のPn接合から表面まで拡がるようなドレイン電極に対
し負の電圧を供給して、領域1を完全に空乏化する。ソ
ース電極からドレイン電極へ移動する電子の流れは空乏
化された領域1により殆んど妨げられない。ゲート電極
の電圧を変化させると、空乏化された領域1内の電位分
布が変化し、例えば電位スレシホルドが形成されてソー
ス電極から空乏化された領域1を経てドレイン電極への
電子の流れを制御することができる。領域1はPn接合
6のブレークダウン電圧より低い電圧で完全に空乏化さ
れ、上述の原理の結果として領域1及び2間でブレーク
ダウンを生ずる電圧を極めて高くすることができるため
、極めて高い電圧用の縦方向電界効果トランジスタを得
ることができる。第6図に示す半導体装置は次のように
して製造することができる。
出発材料は上述のドーピング濃度と厚さのp型エピタキ
シャル層を有するn型基板2とする。島分離領域3は慣
例の拡散法、例えば燐拡散により形成する。同時に高濃
度n型接点層55を下側面上に拡散する。次いで耐酸化
マスク兼インプランテーシヨンマスク(窒化珪素を含み
、壇下窒化マスクと称す)を10μm間隔の4μm幅の
マスク細条から成る方形フレームの形態に設ける。
シャル層を有するn型基板2とする。島分離領域3は慣
例の拡散法、例えば燐拡散により形成する。同時に高濃
度n型接点層55を下側面上に拡散する。次いで耐酸化
マスク兼インプランテーシヨンマスク(窒化珪素を含み
、壇下窒化マスクと称す)を10μm間隔の4μm幅の
マスク細条から成る方形フレームの形態に設ける。
次いで硼素を60KeVのエネルギーで1015イオン
/c!N2の線量にインプラントする。マスクのエツチ
ング用ホトラツカ一層はそのまま残し、イオンインプラ
ンテーシヨンのマスクとしても作用させる。このように
してp型層54を形成する。次いでホトラツカ一層を除
去し、900℃で30分間アニール処理した後に熱酸化
処理により酸化パターンを例えば1μmの厚さに設ける
。
/c!N2の線量にインプラントする。マスクのエツチ
ング用ホトラツカ一層はそのまま残し、イオンインプラ
ンテーシヨンのマスクとしても作用させる。このように
してp型層54を形成する。次いでホトラツカ一層を除
去し、900℃で30分間アニール処理した後に熱酸化
処理により酸化パターンを例えば1μmの厚さに設ける
。
1部埋設酸化パターンを選択酸化処理により形成する技
術はフイリツプス・リサーチ・レポートVOl25,l
″970,pp118−132に詳細に記載されている
。
術はフイリツプス・リサーチ・レポートVOl25,l
″970,pp118−132に詳細に記載されている
。
次いで窒化マスクを除去した後、0.5μmの多結晶シ
リコン層52を設け、この層には例えばn型不純物を燐
イオンインプランテーシヨンによりドーピする。次いで
、窒素内において1050℃で30分間の加熱処理を行
ない、層52からの拡散によりチヤンネル領域53を形
成する。次いでアルミニウム金属化層51,56,57
をマスキング(必要に応じその接点窓内まで延在するp
型ドーブ領域54′を設けた後に)と蒸着により設け、
装置を容器に実装することができる。本例では距離L(
第6図)は70μmである。
リコン層52を設け、この層には例えばn型不純物を燐
イオンインプランテーシヨンによりドーピする。次いで
、窒素内において1050℃で30分間の加熱処理を行
ない、層52からの拡散によりチヤンネル領域53を形
成する。次いでアルミニウム金属化層51,56,57
をマスキング(必要に応じその接点窓内まで延在するp
型ドーブ領域54′を設けた後に)と蒸着により設け、
装置を容器に実装することができる。本例では距離L(
第6図)は70μmである。
P+P−N一構造54,1,2の一次元的に計算したブ
レークダウン電圧は約688ボルトである。ε−11.
7及びE=2.5X101501t/CTILの場合(
シリコンの場合)、領域1は、の条件を満足する。
レークダウン電圧は約688ボルトである。ε−11.
7及びE=2.5X101501t/CTILの場合(
シリコンの場合)、領域1は、の条件を満足する。
領域53が低濃度の場合、ソース及びドレイン電極間の
電流は、領域54と53間のPn接合により領域52内
に空乏領域を形成し、この空乏領域をゲート電圧の変化
により変化させて領域53を通る電流通路の断面積を変
化させることにより制御することもできる。
電流は、領域54と53間のPn接合により領域52内
に空乏領域を形成し、この空乏領域をゲート電圧の変化
により変化させて領域53を通る電流通路の断面積を変
化させることにより制御することもできる。
場合によつてはこの制御と上述の制御の両方を併用する
ことができる。本発明はPn接合或はシヨツトキ一接合
を有する電界効果トランジスタに限定されるものではな
い。例ぇば、ゲート電極は半導体表面から絶縁層で分離
することができる。第7図はその一例として、第2図に
示すトランジスタと構造及び動作がゲート電極の空乏領
域(境界14)がPn接合ではなく半導体表面から絶縁
層で分離されたゲート電極層60から成るゲート電極に
より形成される点が相違するだけであるデイープデブリ
ーシヨントランジスタの断面図を示す。第7図に示す装
置では、更に、第2図と同一の・゛ドーピング濃度及び
寸法を用いることができると共に同一のスイツチング方
法を用いることができる。第8A〜8E図及び第9図を
参照して上述した好適なドーピング濃度と寸法について
更に説明する。
ことができる。本発明はPn接合或はシヨツトキ一接合
を有する電界効果トランジスタに限定されるものではな
い。例ぇば、ゲート電極は半導体表面から絶縁層で分離
することができる。第7図はその一例として、第2図に
示すトランジスタと構造及び動作がゲート電極の空乏領
域(境界14)がPn接合ではなく半導体表面から絶縁
層で分離されたゲート電極層60から成るゲート電極に
より形成される点が相違するだけであるデイープデブリ
ーシヨントランジスタの断面図を示す。第7図に示す装
置では、更に、第2図と同一の・゛ドーピング濃度及び
寸法を用いることができると共に同一のスイツチング方
法を用いることができる。第8A〜8E図及び第9図を
参照して上述した好適なドーピング濃度と寸法について
更に説明する。
第8A〜8E図は上述した種々の例の第1領域の島状部
分に対応するダイオードにおいて生じ得る5つの電界分
布状態を示す。
分に対応するダイオードにおいて生じ得る5つの電界分
布状態を示す。
明瞭のため、このダイオードは半分のみを示し、Esで
示す軸線を中心に回転対称であるものとする。領域1は
上述の各例の島状”第1領域部分1Vc対応し、Pn接
合5は、゛第1pn接合7に対応し、Pn接合6は”第
2pn接合7に対応する。これら図において、領域1は
n導電型、領域2はp導電型であるものとするが、これ
ら導電型は逆にすることもできる。領域2のドーピング
濃度は第8A〜8E図の全図において同一である。N一
領域1とp一領域2との間において(N+接点領域4を
経て)Pn接合5,6間に逆方向電圧を加えると、表面
に沿つた電界強度Esは曲線Sに従つて変化すると共に
垂直方向の電界強度Ebは曲線Bに従つて変化する。
示す軸線を中心に回転対称であるものとする。領域1は
上述の各例の島状”第1領域部分1Vc対応し、Pn接
合5は、゛第1pn接合7に対応し、Pn接合6は”第
2pn接合7に対応する。これら図において、領域1は
n導電型、領域2はp導電型であるものとするが、これ
ら導電型は逆にすることもできる。領域2のドーピング
濃度は第8A〜8E図の全図において同一である。N一
領域1とp一領域2との間において(N+接点領域4を
経て)Pn接合5,6間に逆方向電圧を加えると、表面
に沿つた電界強度Esは曲線Sに従つて変化すると共に
垂直方向の電界強度Ebは曲線Bに従つて変化する。
第8A線はブレークダウン電圧においてまだ層1の完全
な空乏化が生じない場合を示す。
な空乏化が生じない場合を示す。
表面における電界強度E8の最大値はPn接合6に生じ
これはp+領域の高いドーピング濃度のために垂直方向
に見た電界強度Ebの最大値(Pn接合5に生ずる)よ
リ高い。臨界電界強度E(シリコンの場合約2.5×1
05ボルト/?で、ドーピング濃度に僅かに依存する)
を越えると、空乏領域(第8A図に破線9,10で示す
)が接合5から垂直方向に表面まで拡がる前に接合6付
近の表面でブレークダウンが生ずる。第8B〜8E図は
、層1のドーピング濃度Nと厚さdを、接合6の表面ブ
レークダウンの発生前に層1が接合5から表面まで完全
に空乏化されるようにした場合を示す。
これはp+領域の高いドーピング濃度のために垂直方向
に見た電界強度Ebの最大値(Pn接合5に生ずる)よ
リ高い。臨界電界強度E(シリコンの場合約2.5×1
05ボルト/?で、ドーピング濃度に僅かに依存する)
を越えると、空乏領域(第8A図に破線9,10で示す
)が接合5から垂直方向に表面まで拡がる前に接合6付
近の表面でブレークダウンが生ずる。第8B〜8E図は
、層1のドーピング濃度Nと厚さdを、接合6の表面ブ
レークダウンの発生前に層1が接合5から表面まで完全
に空乏化されるようにした場合を示す。
この場合、表面に沿つた電界強度Esは領域3及び4間
の1部分に亘つて一定になり、Pn接合6の区域と領域
4のエツジのN+N接合の区域に電界分布のピーク値が
形成される。第8B図に示す場合には、接合6における
ピーク値が最も高く、接合5におけるEbの最高値より
高いためにブレークダウンが表面の接合6の区域に生ず
るが、第8A図の場合より比較的高い値で生ずる。
の1部分に亘つて一定になり、Pn接合6の区域と領域
4のエツジのN+N接合の区域に電界分布のピーク値が
形成される。第8B図に示す場合には、接合6における
ピーク値が最も高く、接合5におけるEbの最高値より
高いためにブレークダウンが表面の接合6の区域に生ず
るが、第8A図の場合より比較的高い値で生ずる。
その理由は、この場合には表面における電界強度分布が
一層一様とな9、その最大値が減少するためである。第
8B図の場合は第8A図の場合から、例えばドーピング
濃度は同一のままにして層の厚さdを減少させることに
より得ることができる。第8C図は第8B図と逆の場合
を示す。
一層一様とな9、その最大値が減少するためである。第
8B図の場合は第8A図の場合から、例えばドーピング
濃度は同一のままにして層の厚さdを減少させることに
より得ることができる。第8C図は第8B図と逆の場合
を示す。
この場合には領域4のエツジにおける電界強度ピークが
Pn接合のピークより高くなる。この場合は、例えば層
1を極めて高い固有抵抗にしてブレークダウンが起る前
に領域1が空乏化されるようにすることにより発生させ
ることができる。この場合には、プレークダウンは領域
4のエツジにおける最大電界強度がPn接合5の電界強
度よリ高いときにそのエツジに発生し得る。もつと好適
なのは第8D図に示す場合である。
Pn接合のピークより高くなる。この場合は、例えば層
1を極めて高い固有抵抗にしてブレークダウンが起る前
に領域1が空乏化されるようにすることにより発生させ
ることができる。この場合には、プレークダウンは領域
4のエツジにおける最大電界強度がPn接合5の電界強
度よリ高いときにそのエツジに発生し得る。もつと好適
なのは第8D図に示す場合である。
この場合には領域1のドーピング濃度と厚さを表面にお
ける両電界強度ピークが略々等しくなるようにする。第
8D図に示すようにPn接合5における最大電界強度E
bが表面における最大電界強度より小さいときはまだ表
面においてブレークダウンが起り得るが、この場合には
表面における電界強度分布Sを対称とすることにより非
対称電界強度分布の場合より表面における最大電界強度
が小さくなるため、ブレークダウンは一層高い電圧で起
るようになる。最后に第8E図は、所定ドーピング濃度
の領域2に対し層1のドーピング濃度と厚さを有効に選
択し且つ距離Lを増大させることにより任意の逆方向電
圧において表面における最大電界強度がPn接合におけ
る最大電界強度よりも低くなるようにした場合を示す。
ける両電界強度ピークが略々等しくなるようにする。第
8D図に示すようにPn接合5における最大電界強度E
bが表面における最大電界強度より小さいときはまだ表
面においてブレークダウンが起り得るが、この場合には
表面における電界強度分布Sを対称とすることにより非
対称電界強度分布の場合より表面における最大電界強度
が小さくなるため、ブレークダウンは一層高い電圧で起
るようになる。最后に第8E図は、所定ドーピング濃度
の領域2に対し層1のドーピング濃度と厚さを有効に選
択し且つ距離Lを増大させることにより任意の逆方向電
圧において表面における最大電界強度がPn接合におけ
る最大電界強度よりも低くなるようにした場合を示す。
この結果、この場合のブレークダウンは常に半導体本体
内のPn接合5で起り表面では起らない。向、距離Lの
値が小さすぎるときは、表面における電界強度が(領域
3及び4間の電圧により曲線Sと線Es=0との間の面
積が決まる結果として)増大するため、表面でのプレー
クダウンが低い電圧で起ることに注意されたい。
内のPn接合5で起り表面では起らない。向、距離Lの
値が小さすぎるときは、表面における電界強度が(領域
3及び4間の電圧により曲線Sと線Es=0との間の面
積が決まる結果として)増大するため、表面でのプレー
クダウンが低い電圧で起ることに注意されたい。
計算の結果、ブレークダウン電圧の最も好適な値は第9
図の曲線A及びBで囲まれた区域において得られること
が確かめられた。
図の曲線A及びBで囲まれた区域において得られること
が確かめられた。
第9図には半導体としてシリコンを用いた場合について
領域1のドーピング濃度N(原子/d)と厚さd(CT
IL)Lの積を水平軸上にプロツトし、106−の値V
B(Lは?、VBはボルト)を垂直軸上にプロツトして
ある。
領域1のドーピング濃度N(原子/d)と厚さd(CT
IL)Lの積を水平軸上にプロツトし、106−の値V
B(Lは?、VBはボルト)を垂直軸上にプロツトして
ある。
VBはPn接合5のプレークダウン電圧の一次元的に計
算した値、即ち第8A〜8E図において領域1及び2の
ドーピング濃度は一様でPn接合5の境が明確であるも
のとし、N+領域4は略々無視し得る直列抵抗値を有す
るものとし且つN+N−P一構造4,1,2は軸Esに
垂直な全ての方向に無限に延在しているものと仮定した
N+N−P一構造のブレークダウン電圧である。この仮
定のブレークダウン電圧は上述のような仮定により極め
て簡単に計算することができる(例えば″S,M,Sz
ePlFsicsOfSemicOnductOrDe
vices″Wiley&SOnsNewYOrkl9
69,Chapter5参照)。半導体材料としてシリ
コンを選択した場合、線A及びB間に位置するN−d値
、即ちに対しては第8D図に示す条件(表面における対
称電界分布)が満足される。
算した値、即ち第8A〜8E図において領域1及び2の
ドーピング濃度は一様でPn接合5の境が明確であるも
のとし、N+領域4は略々無視し得る直列抵抗値を有す
るものとし且つN+N−P一構造4,1,2は軸Esに
垂直な全ての方向に無限に延在しているものと仮定した
N+N−P一構造のブレークダウン電圧である。この仮
定のブレークダウン電圧は上述のような仮定により極め
て簡単に計算することができる(例えば″S,M,Sz
ePlFsicsOfSemicOnductOrDe
vices″Wiley&SOnsNewYOrkl9
69,Chapter5参照)。半導体材料としてシリ
コンを選択した場合、線A及びB間に位置するN−d値
、即ちに対しては第8D図に示す条件(表面における対
称電界分布)が満足される。
第8E図の条件(表面における電界分布が対称でPn接
合5でブレークダウンが起る)も満足させる必要がある
場合には、L,N及びdとしては第9図の線C上の値或
はこれに近い値に選択するL必要がある。
合5でブレークダウンが起る)も満足させる必要がある
場合には、L,N及びdとしては第9図の線C上の値或
はこれに近い値に選択するL必要がある。
−〉1.4×105の場合、略々VBN−d−9×10
11CT112となる。
11CT112となる。
既に述べたように、第9図の値は約2.5×105ボル
ト/Cmの臨界電界強度Eと約11.7の誘電率を有す
るシリコンに適用される。
ト/Cmの臨界電界強度Eと約11.7の誘電率を有す
るシリコンに適用される。
一般に、比誘電率ε及び臨界電界強度Eを有する半導体
材料に対しては線A及びB間は2.6×1012εE/
令フN−dく5.1×105εEとなり、線CはN−d
が略々3×105εEとなり Lゝ一〉1.4
×105となる。
材料に対しては線A及びB間は2.6×1012εE/
令フN−dく5.1×105εEとなり、線CはN−d
が略々3×105εEとなり Lゝ一〉1.4
×105となる。
VB
値ε及びEは当業者が市販の文献から知ることができる
。
。
臨界電界強度は例えば”S,M,SzePhy′Sic
sOfSemicOnductOrDeviceiWi
ley&SOnsNewYOrkl669,P,ll7
,Fig25に示されている。第8A〜8E図及び第9
図について上述したところから、当業者であれば上記の
種々の例において述べた全ての半導体構造に対し所定の
場合に最も好適なドーピング濃度と寸法を選定すること
がきる。
sOfSemicOnductOrDeviceiWi
ley&SOnsNewYOrkl669,P,ll7
,Fig25に示されている。第8A〜8E図及び第9
図について上述したところから、当業者であれば上記の
種々の例において述べた全ての半導体構造に対し所定の
場合に最も好適なドーピング濃度と寸法を選定すること
がきる。
全ての場合において表面ブレークダウンを避けるように
する(第9図の曲線C)必ずしも必゛要或は好適ではな
く、少くとも第9図の曲線A及びB内或はこれら線上の
値にすればよい。本発明は上述した例にのみ限定される
゛ものでない。
する(第9図の曲線C)必ずしも必゛要或は好適ではな
く、少くとも第9図の曲線A及びB内或はこれら線上の
値にすればよい。本発明は上述した例にのみ限定される
゛ものでない。
例えば、シリコン以外の半導体材料、酸化珪素以外の絶
縁層(例えば窒化珪素、酸化アルミニウム)及びアルミ
ニウム以外の金属層も用いることができる。各例におい
て各領域の導電型を反対導電型にすることができる。所
定の例においては第3領域3を第2領域2よりも高ドー
ピング濃度とするが、この第3領域は第2領域と同一ド
ーピング濃度とし、この第3領域を第2領域の延長部と
することもできる。この場合には第2pn接合6のブレ
ークダウン電圧が第1及び第2pn接合5及び6間の遷
移領域における強い湾曲により低下する。
縁層(例えば窒化珪素、酸化アルミニウム)及びアルミ
ニウム以外の金属層も用いることができる。各例におい
て各領域の導電型を反対導電型にすることができる。所
定の例においては第3領域3を第2領域2よりも高ドー
ピング濃度とするが、この第3領域は第2領域と同一ド
ーピング濃度とし、この第3領域を第2領域の延長部と
することもできる。この場合には第2pn接合6のブレ
ークダウン電圧が第1及び第2pn接合5及び6間の遷
移領域における強い湾曲により低下する。
第1図は既知の半導体装置の1部分の断面図兼斜視図、
第2図は本発明半導体装置の一例の断面図兼斜視図、第
3図は本発明半導体装置の他の例の断面図兼斜視図、第
4及び第5図は本発明半導体装置の更に他の2例の断面
図、第6図は本発明による縦形電界効果トランジスタを
具える半導体装置の断面図、第7図は本発明によるデイ
ーブデプリーシヨン電界効果トランジスタの断面図、第
8A〜8E図は種々のドーピング濃度と寸法の場合の電
界分布を示す図、第9図は第1領域のドーピング濃度と
寸法との関係の好適例を示す関係図である。 1・・・第1領域(第2図n型、第3図p型)、2・・
・第2領域(第2図p型、第3図n型)、3・・・第3
領域(第2図p+型、第3図n+型)、4・・・ドレイ
ン電極領域(第2図n+型、第3図p+型)5・・・第
1pn接合、6・・・第2pn接合、8・・・半導体表
面、9,10,14・・・空乏領域、12・・・ソース
電極領域(第2図n+型、第3図p+型)、13・・・
ゲート電極領域(第2図p型)第3図n型)21・・・
p型半導体層、22・・・n型ソース領域、23・・・
p型ゲート領域、24・・・n型ドレイン領域32・・
・島状領域部分、33・・・p+型分離領域、34・・
・p型基板、39・・・第1pn接合、27・・・第2
pn接合、42・・・n+型ソース領域、43・・・p
型ゲート領域、44・・・n+型ドレイン領域、47・
・・p+型分離領域、46・・・第2pn接合、40,
49・・・空乏領域、1A・・・島状部分、50・・・
酸化パターン、54・・・p+型ゲート領域、52・・
・n+型ソース領域、55・・・n+型ドレイン領域、
53・・・n型表面領域、51,56,57・・・金属
層、60・・・ゲート電極、61・・・絶縁層。
第2図は本発明半導体装置の一例の断面図兼斜視図、第
3図は本発明半導体装置の他の例の断面図兼斜視図、第
4及び第5図は本発明半導体装置の更に他の2例の断面
図、第6図は本発明による縦形電界効果トランジスタを
具える半導体装置の断面図、第7図は本発明によるデイ
ーブデプリーシヨン電界効果トランジスタの断面図、第
8A〜8E図は種々のドーピング濃度と寸法の場合の電
界分布を示す図、第9図は第1領域のドーピング濃度と
寸法との関係の好適例を示す関係図である。 1・・・第1領域(第2図n型、第3図p型)、2・・
・第2領域(第2図p型、第3図n型)、3・・・第3
領域(第2図p+型、第3図n+型)、4・・・ドレイ
ン電極領域(第2図n+型、第3図p+型)5・・・第
1pn接合、6・・・第2pn接合、8・・・半導体表
面、9,10,14・・・空乏領域、12・・・ソース
電極領域(第2図n+型、第3図p+型)、13・・・
ゲート電極領域(第2図p型)第3図n型)21・・・
p型半導体層、22・・・n型ソース領域、23・・・
p型ゲート領域、24・・・n型ドレイン領域32・・
・島状領域部分、33・・・p+型分離領域、34・・
・p型基板、39・・・第1pn接合、27・・・第2
pn接合、42・・・n+型ソース領域、43・・・p
型ゲート領域、44・・・n+型ドレイン領域、47・
・・p+型分離領域、46・・・第2pn接合、40,
49・・・空乏領域、1A・・・島状部分、50・・・
酸化パターン、54・・・p+型ゲート領域、52・・
・n+型ソース領域、55・・・n+型ドレイン領域、
53・・・n型表面領域、51,56,57・・・金属
層、60・・・ゲート電極、61・・・絶縁層。
Claims (1)
- 【特許請求の範囲】 1 ソース電極、ドレイン電極、該ソース及びドレイン
電極間のチャンネル領域及び該チャンネル領域と隣接す
るゲート電極を有し、該ゲート電極に供給されるゲート
電圧により空乏領域を制御してソース及びドレイン電極
間の電荷キャリアの流れを制御する少くとも1個の電界
効果トランジスタを含む略々平坦表面の半導体本体を具
える半導体装置であつて、前記電界効果トランジスタは
第1導電型の層状第1領域を具え、該第1領域は第2導
電型の下側第2領域と半導体表面に略々平行に延在する
第1pn接合を形成し、少くとも動作状態においては該
第1領域及び該第1領域と隣接する第2導電型の第3領
域間に形成された第2pn接合によりその空乏領域で該
第1領域の島状部分が少くとも部分的に側面から囲まれ
るよう構成され、前記第2pn接合は前記第1pn接合
より低いブレークダウン電圧を有し、少くともゲート電
極は前記島状部分と隣接し、前記第2領域と前記電界効
果トランジスタのソース、ドレイン及びゲート電極に属
する接点領域であつて前記島状部分と非整流接触する接
点領域との間には逆方向の電圧が与えられる半導体装置
において、前記島状領域部分のドーピング濃度N(原子
/cm^3)と厚さd(cm)は次の条件2.6×10
^2εE√[V_B/L]<N・d<5.1×10^5
εEここで、ε:比誘電率E:第1領域の半導体材料に
電子なだ れ増倍が生ずる臨界電界強度 (Volt/cm) L:前記接点領域から第2pn接合ま での距離(cm) V_B:第1pn接合のブレークダウン電圧の一次元的
に計算した値(Volt) を満足するようにしたことを特徴とする半導体装置。 2 特許請求の範囲1記載の装置において、N・dは略
々3.0×10^5εEに等しくし、L≧1.4×10
^−^5・V_Bとしたことを特徴とする半導体装置。 3 特許請求の範囲1記載の装置において、少くとも第
1領域と隣接する第2領域の部分のドービング濃度は第
1領域のドーピング濃度より低くしたことを特徴とする
半導体装置。 4 特許請求の範囲1、2又は3記載の装置において、
第2領域は、第1pn接合のブレークダウン電圧におい
て空乏領域が第2領域内に第2領域の厚さより小さな距
離に亘つて延在するような厚さとしたことを特徴とする
半導体装置。 5 特許請求の範囲1〜5記載の何れか1記載の装置に
おいて、第1領域を第2領域上に設けられた第1導電型
のエピタキシャル層で形成したことを特徴とする半導体
装置。 6 特許請求の範囲1〜5記載の何れか1記載の装置に
おいて、第1領域の島状部分は側面から第2pn接合に
よシ完全に囲んだことを特徴とする半導体装置。 7 特許請求の範囲1〜6記載の何れか1記載の装置に
おいて、ゲート電極はチャンネル領域の隣接部分とpn
接合を形成するゲート電極領域で構成したことを特徴と
する半導体装置。 8 特許請求の範囲1〜6記載の何れか1記載の装置に
おいて、ゲート電極はチャンネル領域の隣接部分と整流
金属−半導体接合(ショットキー接合)を形成する金属
層で構成したことを特徴とする半導体装置。 9 特許請求の範囲1〜6記載の何れか1記載の装置に
おいて、ゲート電極はチャンネル領域の隣接部分から絶
縁層で分離された導電層で構成したことを特徴とする半
導体装置。 10 特許請求の範囲1〜9記載の何れか1記載の装置
において、電界効果トランジスタは横形とし、ゲート電
極の両側に位置するソース及びドレイン電極は第1領域
と非整流接点を形成し、前記接点領域はドレイン電極と
したことを特徴とする半導体装置。 11 特許請求の範囲1〜10記載の何れか1記載の装
置において、ゲート電極は第2領域に接続したことを特
徴とする半導体装置。 12 特許請求の範囲1〜11記載の何れか1記載の装
置において、ドレイン電極をゲート電極で略略完全に囲
み、ゲート電極をソース電極で略々完全に囲んだことを
特徴とする半導体装置。 13 特許請求の範囲12記載の装置において、第2導
電型の半導体層を第1領域上に設け、ソース及びドレイ
ン電極は第1導電型の電極領域で構成し、ゲート電極は
第2導電型の電極領域で構成し、且つこれら電極領域は
全て前記半導体層の厚さを貫通して第1領域まで延在さ
せたことを特徴とする半導体装置。 14 特許請求の範囲12記載の装置において、ソース
電極は外部電圧に接続されていない第1導電型のソース
領域で構成し、該ソース領域のゲート電極側とは反対側
に、表面から第2領域まで延在する第2導電型の高濃度
領域を該ソース領域に、これら領域間のブレークダウン
電圧が第1pn接合より著しく低くなるように近接して
設け、ドレイン電極と第2領域は負荷インピーダンスと
直列の電圧源に接続して第1pn接合間に逆方向電圧を
与え、且つゲート電極はゲート電極と第1領域との間に
可変逆方向電圧を与える電圧源に接続して、ゲート電極
及び関連する空乏領域で囲まれる第1領域の島状部分を
第1領域の残部から一時的に電気的に遮断し得るように
したことを特徴とする半導体装置。 15 特許請求の範囲1〜9の何れか1記載の装置にお
いて、電界効果トランジスタは縦形とし、ドレイン電極
は第2領域と非整流接合を形成し、ソース電極は第1領
域と整流接合を形成し、且つゲート電極はチャンネル領
域と関連する第1領域の少くとも1部分を囲み前記接点
領域を形成する第1導電型の電極領域で構成したことを
特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE7807835,A NL184552C (nl) | 1978-07-24 | 1978-07-24 | Halfgeleiderinrichting voor hoge spanningen. |
NL000007807835 | 1978-07-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5518098A JPS5518098A (en) | 1980-02-07 |
JPS5924550B2 true JPS5924550B2 (ja) | 1984-06-09 |
Family
ID=19831291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54092147A Expired JPS5924550B2 (ja) | 1978-07-24 | 1979-07-21 | 半導体装置 |
Country Status (15)
Country | Link |
---|---|
JP (1) | JPS5924550B2 (ja) |
AT (1) | AT382042B (ja) |
AU (1) | AU521670B2 (ja) |
BE (1) | BE877850A (ja) |
BR (1) | BR7904692A (ja) |
CA (1) | CA1134055A (ja) |
CH (1) | CH648693A5 (ja) |
DE (2) | DE2954286C2 (ja) |
ES (1) | ES482691A1 (ja) |
FR (1) | FR2434487A1 (ja) |
GB (1) | GB2026240B (ja) |
IT (1) | IT1122226B (ja) |
NL (1) | NL184552C (ja) |
PL (2) | PL119597B1 (ja) |
SE (1) | SE437094B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4523368A (en) * | 1980-03-03 | 1985-06-18 | Raytheon Company | Semiconductor devices and manufacturing methods |
GB2070858B (en) * | 1980-03-03 | 1985-02-06 | Raytheon Co | Shallow channel field effect transistor |
US4300150A (en) * | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
NL187415C (nl) * | 1980-09-08 | 1991-09-16 | Philips Nv | Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte. |
US4485392A (en) * | 1981-12-28 | 1984-11-27 | North American Philips Corporation | Lateral junction field effect transistor device |
GB2133621B (en) * | 1983-01-11 | 1987-02-04 | Emi Ltd | Junction field effect transistor |
NL8304256A (nl) * | 1983-12-09 | 1985-07-01 | Philips Nv | Halfgeleiderinrichting. |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL161621C (nl) * | 1968-10-16 | 1980-02-15 | Philips Nv | Halfgeleiderinrichting met veldeffecttransistor. |
JPS4932028B1 (ja) * | 1969-06-24 | 1974-08-27 | ||
US3814992A (en) * | 1972-06-22 | 1974-06-04 | Ibm | High performance fet |
US4037245A (en) * | 1975-11-28 | 1977-07-19 | General Electric Company | Electric field controlled diode with a current controlling surface grid |
-
1978
- 1978-07-24 NL NLAANVRAGE7807835,A patent/NL184552C/xx not_active IP Right Cessation
-
1979
- 1979-07-09 DE DE2954286A patent/DE2954286C2/de not_active Expired
- 1979-07-09 DE DE2927662A patent/DE2927662C2/de not_active Expired
- 1979-07-19 CA CA332,190A patent/CA1134055A/en not_active Expired
- 1979-07-19 AU AU49061/79A patent/AU521670B2/en not_active Ceased
- 1979-07-20 GB GB7925316A patent/GB2026240B/en not_active Expired
- 1979-07-20 PL PL1979217279D patent/PL119597B1/pl unknown
- 1979-07-20 ES ES482691A patent/ES482691A1/es not_active Expired
- 1979-07-20 PL PL21727979A patent/PL217279A1/xx unknown
- 1979-07-20 CH CH6783/79A patent/CH648693A5/de not_active IP Right Cessation
- 1979-07-20 IT IT24514/79A patent/IT1122226B/it active
- 1979-07-21 JP JP54092147A patent/JPS5924550B2/ja not_active Expired
- 1979-07-23 SE SE7906289A patent/SE437094B/sv not_active IP Right Cessation
- 1979-07-23 BR BR7904692A patent/BR7904692A/pt unknown
- 1979-07-23 FR FR7918941A patent/FR2434487A1/fr active Granted
- 1979-07-23 BE BE0/196422A patent/BE877850A/fr not_active IP Right Cessation
- 1979-07-24 AT AT0509379A patent/AT382042B/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA1134055A (en) | 1982-10-19 |
AU521670B2 (en) | 1982-04-22 |
SE437094B (sv) | 1985-02-04 |
ATA509379A (de) | 1986-05-15 |
FR2434487A1 (fr) | 1980-03-21 |
IT1122226B (it) | 1986-04-23 |
NL184552C (nl) | 1989-08-16 |
BE877850A (fr) | 1980-01-23 |
ES482691A1 (es) | 1980-03-01 |
PL217279A1 (ja) | 1980-08-11 |
PL119597B1 (en) | 1982-01-30 |
NL7807835A (nl) | 1980-01-28 |
IT7924514A0 (it) | 1979-07-20 |
SE7906289L (sv) | 1980-01-25 |
CH648693A5 (de) | 1985-03-29 |
DE2927662A1 (de) | 1980-02-07 |
DE2927662C2 (de) | 1984-01-12 |
DE2954286C2 (de) | 1986-04-17 |
AU4906179A (en) | 1980-01-31 |
BR7904692A (pt) | 1980-04-15 |
NL184552B (nl) | 1989-03-16 |
JPS5518098A (en) | 1980-02-07 |
GB2026240B (en) | 1982-12-01 |
AT382042B (de) | 1986-12-29 |
FR2434487B1 (ja) | 1984-06-29 |
GB2026240A (en) | 1980-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4292642A (en) | Semiconductor device | |
US6091086A (en) | Reverse blocking IGBT | |
US4422089A (en) | Semiconductor device having a reduced surface field strength | |
US4754310A (en) | High voltage semiconductor device | |
US5801431A (en) | MOS gated semiconductor device with source metal covering the active gate | |
US4791462A (en) | Dense vertical j-MOS transistor | |
KR100232369B1 (ko) | 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법 | |
US4376286A (en) | High power MOSFET with low on-resistance and high breakdown voltage | |
US4746960A (en) | Vertical depletion-mode j-MOSFET | |
US4037245A (en) | Electric field controlled diode with a current controlling surface grid | |
US5268586A (en) | Vertical power MOS device with increased ruggedness and method of fabrication | |
US8148748B2 (en) | Adjustable field effect rectifier | |
US4060821A (en) | Field controlled thyristor with buried grid | |
JPH037149B2 (ja) | ||
US20070080400A1 (en) | Low Noise Vertical Variable Gate Control Voltage JFET Device in a BiCMOS Process and Methods to Build this Device | |
JPH0738097A (ja) | 高電圧用に延長されたドレイン領域を持つmosトランジスタを有する半導体装置 | |
JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
US4454523A (en) | High voltage field effect transistor | |
EP0077337A1 (en) | Mos power transistor | |
US4783688A (en) | Schottky barrier field effect transistors | |
JPS5924550B2 (ja) | 半導体装置 | |
US5923051A (en) | Field controlled semiconductor device of SiC and a method for production thereof | |
US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications | |
US20230307529A1 (en) | Support shield structures for trenched semiconductor devices |