DE2927662C2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2927662C2
DE2927662C2 DE2927662A DE2927662A DE2927662C2 DE 2927662 C2 DE2927662 C2 DE 2927662C2 DE 2927662 A DE2927662 A DE 2927662A DE 2927662 A DE2927662 A DE 2927662A DE 2927662 C2 DE2927662 C2 DE 2927662C2
Authority
DE
Germany
Prior art keywords
region
junction
area
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2927662A
Other languages
English (en)
Other versions
DE2927662A1 (de
Inventor
Johannes Arnoldus Appels
Marnix Guillaume Collet
Paul Anton Herman Hart
Johannes Fransiscus Cornelis Maria Eindhoven Verhoeven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2927662A1 publication Critical patent/DE2927662A1/de
Application granted granted Critical
Publication of DE2927662C2 publication Critical patent/DE2927662C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H01L29/803—Programmable transistors, e.g. with charge-trapping quantum well
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

2,6- ltfeE 1/-^- <N-d<5,l- ΙΟϊεΕ,
wobei ε die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm des genannten Kontaktgebietes von dem zweiten pn-übergang und VB den eindimensional berechneten Wert der Durchschlagspannung des ersten pn-Übergangs in Volt darstellen.
2. Halbleiteranordnung nach Anspruch !.dadurch gekennzeichnet, daß N ■ σ praktisch gleich
3.0- \0UE
L>\A ■ 10-5. VB
3. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das zweite Gebiet derart dick ist, daß sich bei der Durchschlagspannung des ersten pn-Übergangs die Verarmungszone in dem zweiten Gebiet über einen Abstand, der kleiner als die Dicke dieses Gebietes ist, erstreckt
4. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das erste Gebiet durch eine auf dem zweiten Gebiet erzeugte epitaktische Schicht vom ersten Leitungstyp gebildet wird.
5. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet daß der inselförmige Teil der ersten Gebietes seitlich völlig von dem zweiter, pn-übergang begrenzt wird.
6. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet daß die Steuerelektrode eine halbleitende Sieuerelektrodenzone enthält die mit dem angrenzenden Teil des Kanalgebietes einen pn-Übergang bildet
ίο 7. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet daß die Steuerelektrode eine Metallschicht enthält die mit dem angrenzenden Te;l des Kanalgebietes einen gleichrichtenden Metall-Halbleiter-Übergang
{»Schottky-Übergang«) bildet.
8. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet daß die Steuerelektrode eine leitende Schicht enthält die durch eine isolierschicht von dem angrenzenden! eil des Kanalgebietes getrennt ist
9. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet daß der Feldeffekttransistor vom lateralen Typ ist wobei die Source- und Drain-Elektroden zu beiden Seiten der Steuerelektrode nicht-gleichrichtende Kontakte mit dem ersten Gebiet bilden, und wobei das genannte Kontaktgebiet durch die Drain-Elektrods. gebildet wird.
10. Halbleiteranordnung nach einem der Ansprüehe 1 bis 9. dadurch gekennzeichnet, daß die Steuerelektrode mit dem zweiten Gebiet verbunden ist
11. Halbleiteranordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet daß die Drain-Elektrode praktisch völlig von der Steuerelektrode umgeben ist, und daß die Steuerelektrode praktisch völlig von der Source-Elektrode umgeben ist.
12. Halbleiteranordnung nach Anspruch 11. dadurch gekennzeichnet, daß sich a^f dem ersten Gebiet eine Halbleiterschicht vom zweiten Leitungstyp befindet, daß die Source- und Drain-Elektroden Elektrodenzonen vom ersten Leitungstyp und die Steuerelektrode eine Elektrodenzone vom zweiten Leitungstyp enthalten, und daß sich alle
■*5 genannten Elektrodenzonen durch die ganze Dicke der genannten Halbleiterschicht bis zu dem ersten Gebiet erstrecken.
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit einer praktisch ebenen Oberfläche, die mindestens einen Feldeffekttransistor enthält mit einer Source- und einer Drain-Elektrode, einem dazwischen liegenden Kanalgebiet und einer an das Kanalgebiet grenzenden Steuerelektrode, bei dem mittels einer an die Steuerelektrode angelegten Steuerspannung eine Verarmungszone zur Steuerung eines Stromes von Ladungsträgern zwischen der Source- und der Drain-Elektrode beeinflußt wird, wobei der Feldeffekttransistor ein schichtförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen zu der Oberfläche praktisch parallel verlaufenden ersten pn-Übergang bildet wobei wenigstens im Betriebszustand ein inselförmiger Teil des ersten Gebietes seitlich wenigstens teilweise von
einem zweiten pn-übergang mit zugehöriger Verarmungszone begrenzt wird, der zwischen dem ersten Gebiet und einem an das erste Gebiet grenzenden dritten Gebiet vom zweiten Leitungstyp gebildet wird, wobei dieser zweite pn-Übergang eine niedrigere Durchlagspannung als der erste pn-Obergang aufweist, wobei wenigstens die Steuerelektrode an den inselförmigen Teil grenzt und zwischen dem zweiten Gebiet und einem zu <?<tr Source- oder der Drain-Elektrode gehörigen, mit dem inselförmigen Gebiet einen nicht-gleichrichtenden Kontakt bildende.i Kontaktgebiet des Feldeffekttransistors eine Spannung in der Sperrichtung angelegt wird. Eine Halbleiierenordnung der beschriebenen Art ist z. B. aus der US-PS . ■ ^ 931 bekannt.
Unter der Beeinflussung einer Verarrw-t one zur Steuerung des Stromes ist in dieser * -~icldung zu verstehen, daß durch Änderung ^„r Dicke einer Verarmungszone ein von ~':;3er Verarmungszone begrenzter Stromkanal verengt«.r' r erweitert wird.
Der genannte Feldeffekttransistor kann verschiedene Strukturen aufweisen, je nach der Form der Source-, Drain- und Steuerelektroden. So können diese El ,fciroden die Form von Metallschichten aufweisen, die auf der Halbleiteroberfläche ohmsche Source- und Drain-Kontakte und eine oder mehr gleichrichtende Steuerelektroden mit Schottky-Kontakten bilden. Auch können die Source-, Drain- und Steuerelektroden durch Metallschichten gebildet werden, die sich halbleitenden Elektrodenzonen anschließen, die mit dem angrenzenden Teil des Halbleiterkörpers pn-Übergänge (im Falle von Steuerelektroden) oder nicht-gleichrichtende Übergänge (für die Source- und Drain-Elektroden) bilden. Weiter kann die Steuerelektrode, wie z. B. bei einem sogenannten »Deep depletion«-Feldeffekttransistor, die Form einer leitenden Schicht aufweisen, die durch eine Isolierschicht von der Halbleiteroberfläche getrennt ist und mit der im Kanalgebiet die genannte Verarmungszone gebildet wird. Wo in der vorliegenden Anmeldung von Source-, Jrain- und Steuerelektroden die Rede ist sind dabei auch die gegebenenfalls zu diesen Elektroden gehörigen Elektrodenzonen bzw. Isolierschichten einzuschließen.
Bei den bekannten Feldeffekttransistoren der beschriebenen Art können im allgemeinen keine i.ohen Spannungen über dem ersten und dem zweiten pn-Übergang angelegt werden. Dies ist u.a. darauf zurückzuführen, daß lange Zeit bevor die theoretisch auf Grund des Donerungsprofils zu erwartende Durchschlagspannung des ersten pn-Übergangs erreicht ist, bereits Durchschlag am zweiten pn-übergang info^e der dort vorherrschenden ungünsiigen Feldverteilung auftr.it. Dieser Durchschlag tritt meistens an oder in der unmittelbaren Nähe der Oberfläche auf.
Die genannte ungünstige Feldverteilung kann durch eine hohe Dotierung des dritten Gebietes und/oder einen hohen Dotierungsgradtenter in der Nähe des zweiten pn-Übergangs, aber z. B. auch dadurch herbeigeführt werden, daß der zweite pn-Übergang örtlich eine starke Krümmung aufweist.
Zur Erhöhung der zulässigen Spannung kann die Dotierungskonzentration des ersten Gebietes verringert und außerdem, um Raum für die sich dadurch weiter in dem ersten Gebiet erstreckende Verarmungszone zu erhalten, denn Dicke vergrößert werden. Da jedoch die Kanalleilung der Dicke proportional, die Abschnürspannung jedacn dem Quadrat der Dicke des Kanalgebietes proportional ist, wird diese Maßnahme zur Folge haben, daß bei gleichbleibender Länge und Breite des Kanals und bei gleichbleibender Sperrspannung die Kanalleitung herabgesetzt wird. Für die Abschnürspannung V9 wird nämlich gefunden:
y,-
2ε
und für die Kanalteilung
„ _ Wq9Na
wobei a die Dicke des von der Steuerelektrode 5 gesperrten Kanalgebietes, N die Dotierungskonzentration des Kanalgebietes, W die Breite und L die Länge des Kanalgebietes, μ die Beweglichkeit der Ladungsträger, q die Elektroneniadung und ε die Dielektrizitätskonstante des Halbleitermaterials darstellen. Wenn nun
A/auf einen Wert bf——(ß> 1) herabgesetzt wird, wird
ß
für gleichbleibende Abschnürspannung Vp gefunden:
und
Li/ß Vß
Eine derartige Herabsetzung der Kanalleitung ist aber für die gute Wirkung des Feldeffekttransistors meistens sehr nachteilig.
Die Erfindung hat die Aufgabe, eine Halbleiteranordnung der im Oberbegriff des Anspruchs 1 angegebenen Art zu schaffen, die einen Feldeffekttransistor enthält der sich bei sehr viel höheren Spannungen a's bekannte Feldeffekttransistoren der beschriebenen Art verwsnden läßt, ohne daß die Kanalleitung herabgesetzt wird.
D-r Erfindung liegt u. a. die Erkenntnis zugrunde, daß
dies wider Erwarten dadurch erreicht werden kann, daß die Dicke des ersten Gebietes nicht vergrößert, sondern verkleinert wird.
Eine Halbleiteranordnung der beschriebenen Art ist daher nach der Erfindung dadurch gekennzeichnet, daß die Dotierungskonzentration N in Atomen/cm3 und die Dicke d in cm des inselförmigen Gebietes der Bedingung entsprechen:
2,6 · 1Ö2 e£ J/-&- < Nd < 5,1 ■ JO5 ε Ε,
wobei ε die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, bei üer Lav.iiienvcrvierfachung in dem Hplbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm des genannten Kontak-.^ebietes von dem zweiten pn-Übergang und Vb den eindimensional berechneten Wert der Durchschlagspannung des ersten pn-Übergangs in Volt darstellen.
Falls die obenerwähnte Bedingung erfüllt viird, ist das Produkt der Dotierungskonzentration und der Dicke des ersten Gebietes derart, daß beim Anlegen der erwähnten Sperrspannung sich die Verarmungszone wenigstens zwischen dem Kontaktgebiei und dem zweiten pn-Übergang von dem ersten pn-übergang her
über die ganze Dicke des inselförmigen Gebietes bei einer niedrigeren Spannung als die Durchschlagspannung des zweiten ρπ-Übergangs erstreckt.
Das genannte Kontaktgebiet kann erne Elektrode oder Elektrodenzone sein, die direkt an die Quelle der genannten Sperrspannung angeschlossen ist, aber kann auch z. B. eine Halbleiterzone sein, die selbst nicht mit einem Anschlußleiter versehen ist, sondern auf andere Weise, z, B. über eine daran grenzende Halbleiterzone, auf das gewünschte Potential gebracht wird!
Dadurch, daß das inselförmige Gebiet vom ersten Leitungstyp zwischen dem genannten Kontaktgebiet und dem zweiten pn-übergang bereits bei einer niedrigeren Spannung als die Durchschlagspannung des zweiten pn-Ubergangs völlig verarmt ist, wird die Feldstärke an der Oberfläche derart herabgesetzt, daß die Durchschlagspannung nicht mehr praktisch völlig durch diesen zweiten pn-übergang, sondern in erheblichem Maße durch den parallel zu der Oberfläche verlaufenden ersten pn-übergang bestimmt wird.
Auf diese Weise kann zwischen dem ersten und dem zweiten Gebiet eine sehr hohe Durchschlagspannung erhalten werden, die unter Umständen der theoretisch auf Grund der Dotierungen des ersten und des zweiten Gebietes zu erwartenden hohen Durchlagspannung nahe kommen kann.
Durch die genannte Bedingung v/ird auch verhindert, daß beim Erhöhen der Spannung zwischen dem ersten und dem zweiten Gebiet vorzeitig an der Oberfläche zwischen dem Kontaktgebiet und dem zweiten pn-Übergang eine zu hohe Feldstärke infolge der Tatsache auftritt, daß die Verarmungszone des zweiten pn-Übergangs bis zu diesem Kontaktgebiet vordringt. Eine optimale Feldstärkeverleilung wird erreicht dadurch, daß beim N ■ d- Produkt nach der Erfindung außerdem die Maxima in der Feldstärke, die an dem zweiten pn-Übergang und am Rande des genannten Kontaktgebietes auftreten, etwa in der gleichen Größenordnung liegen.
Wenn die Bedingungen außerdem derart gewählt werden, daß
Nd~3.0
L>!.4 ■ IO "* VB
ist ist es gewiß, daß die maximale Feldstärke an dem ersten pn-Übergang stets größer als in den obengenannten an der Oberfläche auftretenden Maxima sein wird, so daß der Durchschlag immer an dem ersten pn-Übergang und nicht an der Oberfläche auftritt.
Obgleich sich die Verarmungszone des ersten pn-Übergangs in vielen Fällen ohne Bedenken über die ganze Dicke des zweiten Gebietes erstrecken kann, wird vorzugsweise dafür gesorgt daß das zweite Gebiet derart dick ist, daß sich bei der Durchschlagspannung des ersten pn-Übergangs die Verarmungszone in dem zweiten Gebiet über einen Abstand erstreckt, der kleiner als die Dicke dieses Gebietes ist. In diesem Fall ist es gewiß, daß die Durchschlagspannung nicht von der Dicke des zweiten Gebietes in ungünstigem Sinne beeinflußt werden kann.
Obwohl die beschriebene Halbleiterstruktur auch auf andere Weise gebildet werden kann, wird u.a. aus technologischen Gründen die Ausführung bevorzugt, bei der das erste Gebiet durch eine auf dem zweiten Gebiet erzeugte epitaktische Schicht vom ersten Leitungstyp gebildet wird.
Das dritte Gebiet, das an das erste Gebiet grenzt.
braucht sich nicht über die ganze Dicke des ersten Gebietes zu erstrecken. Es ist ausreichend, daß sich wenigstens im Betriebszustand die zugehörige Verarmungszone ober die ganze Dicke des ersten Gebietes erstreckt und über wenigstens einen Teil ihres Umfangs einen inselförmigen Teil desselben begrenzt Vorzugsweise wird jedoch der inselförmige Teil des ersten Gebietes seitlich völlig von dem zweiten pn-Übergang
, > begrenzt, obgleich manchmal andere'Strukturen bevorzugt werden, bei denen das erste Gebiet seitlich z. B, teilweise von dem zweiten pn-Übergang und zum übrigen Teil auf andere Weise, z. B. von einem versenkten Isoliermaterial oder von einer mit z. B. passivierendem Glas gefüllten Nut, begrenzt wird.
t5 Die Erfindung ist von besonderer Bedeutung bei lateralen Feldeffekttransistoren, bei denen der Strom zwischen der Source-Elektrode und der Drain-Elektrode praktisch parallel zu der Oberfläche fließt Eine entsprechende. Devorzugte Ausführungsform ist dadurch gekennzeichnet, daß die Source- und Drain-Elektroden zu beiden Seiten der Steuerelektrode nichtgleichrichtende Kontakte mil dem ersten Gebiet bilden, wobei das genannte Kontaktgebiet die Drain-Elektrode des Transistors ist. Meistens ist in diesem Falle die Steuerelektrode mit dem zweiten Gebiet verbunden, das dann eis zweite Steuerelektrode wirkt, obgleich dies nicht notwendig ist.
In bestimmten Fällen wird eine Ausführungsform bevorzugt, bei der die Drain-Elektrode praktisch völlig von der Steuerelektrode und die letztere Elektrode praktisch völlig von d*r Source-Elektrode umgeben wird. Dabei ist eine besondere bevorzugte Ausführungsform dadurch gekennzeichnet, daß sich auf dem ersten Gebiet eine Halbleiterschicht vom zweiten Leitungstyp
J5 befindet, daß die Source- und Drain-Elektroden Elektrodenzonen vom ersten Leitungstyp und die Steuerelektrode eine Elektrodenzone vom zweiten Leitungstyp enthalten, und daß sich alle genannten Elektrodenzonen durch die ganze Dicke der genannten Halbleiterschicht bis zu dem ersten Gebiet erstrecken. Die letztgenannte bevorzugte Ausführungsform ermöglicht es. in derselben Halbleiterscheibe komplementäre Sperrschicht-Feldeffekttransistoren, d. h. n-Kanal- und p-Kanal-Feideffekttransistoren. nebeneinander zu erzeugen, wie nachstehend beschrieben werden wird.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
F i g. 1 schematisch teilweise im Querschnitt und teilweise perspektivisch eine bekannte Halbleiteranc dnung.
Fig.2 schematisch teilweise im Querschnitt und teilweise perspektivisch eine Halbleiteranordnung nach der Erfindung,
Fig.3 eine andere Ausführungsform der Halbleiteranordnung nach der Erfindung,
F i g. 4 eine weitere Ausführungsform der Halbleiteranordnung nach der Erfindung,
Fig.5 einen »Deep depIetionw-Feldeffekttransistor nach der Erfindung.
Fig.6A bis 6E die Feldverteilung bei verschiedenen Abmessungen und Dotierungen, und
Fig.7 für eine bevorzugte Ausführungsform die Beziehung zwischen der Dotierung und den Abmessungen des ersten Gebietes.
Die Figuren sind schematisch und der Deutlichkeit halber nicht maßstäblich gezeichnet Entsprechende Teile sind im allgemeinen mit denselben Bezugsziffern
bezeichnet. Halbleitergebieie vom gleichen Leitungstyp sind in der Regel in derselben Richtung schraffiert.
In allen Ausführungsbeispi'eien ist als Halbleitermaterial Silizium gewählt Die Erfindung beschränkt sich aber nicht darauf, sondern kann unter Verwendung jedes anderen geeigneten Halbleitermaterial, z. B. Germanium oder einer sogenannnten III —V-Verbindung, wie Ca As, angewandt werden.
Fig. 1 zeigt teilweise, im, Schnitt und teilweise perspektivisch eine bekannte Halbleiteranordnung. Die Anordnung enthält einen Halbleiterkörper mit einem Feldeffekttransistor, der mit einer Source- und einer Drain-Elektrode mit zugehörigen Elektrodenzonen 12 und 4. einem dazwischen liegenden Kanalgebiet I und einer an das Kanalgebiet 1 grenzenden Steuerelektrode mit zugehöriger Elektrodenzone IJ versehen ist. Diese Steuerelektrode dient dazu, mittels einer an die Steuerelektrode angelegten Steuerspannung eine Verarmungszone zur Steuerung eines Stromes von Ladungsträgern, in diesem Beispiel eines Elektronenstroms, zwischen der Source-Elektrode 12 und der Drain-Elektrode 4 zu beeinflussen. Im vorliegenden Beispiel bestehen die Source-Elektrode, die Drain-Elektrode und die Steuerelektrode alle aus einer Halbleiterzone und einer darauf angebrachten Metallschicht, die mit der zugehörigen Elektrodenzone einen ohmschen Kontakt bildet und in der Zeichnung der Deutlichkeit halber nicht näher dargestellt ist. Das Kanalgebiet i ist im vorliegenden Beispiel n-leitend;die Elektrodenzonen 12 und 4 sind n-ieitend mit einer höheren Dotierung als das Guorat 1 und die Steuerelektrodenzone 13 ist p-Ieitend und bildet mit dem Kanalgebiet 1 einen gleichrichtenden pn-Übergang 7.
Der Feldeffekttransistor enthält, wie aus Fig. 1 ersichtlich ist. ein schichtförmiges erstes Gebiet 1 von einem ersten (in diesem Falle dem n-) Leitungstyp. Dieses erste Gebiet I, das im hier beschriebenen Falle zugleich das an die Steuerelektrode grenzende Kanalgebiet ist, bildet mit einem darunter liegenden p-leitenden zweiten Gebiet 2 einen zu der Oberfläche 8 praktisch parallel verlaufenden ersten pn-Übergang 5. Ein inselförmiger Teil des Gebietes 1 wird seitlich von einem zweiten pn-Übergang 6 mit zugehöriger Verarmungszone begrenzt Dieser zweite pn-Übergang 6 wird zwischen dem ersten Gebiet 1 und einem sich zwischen dem zweiten Gebiet 2 und der Oberfläche 8 erstreckenden p-Ieitenden dritten Gebiet 3 gebildet, das eine höhere Dotierungskonzentration als das zweite Gebiet 2 aufweist Der pn-Übergang 6 weist somit eine niedrigere Durchschlagspannung als der erste pn-Übergang 5 auf. Die Steuerelektrode grenzt an den inselförmigen Teil des Gebietes !.
Wie in Fig. 1 dargestellt ist ist die Steuerelektrode mit dem Substrat (in diesem Falle dem zweiten Gebiet 2) verbunden, obgleich dies nicht erforderlich ist Beim Anlegen einer Spannung Vb zwischen den Anschlußklemmen S und D der Source- und Drain-Elektroden fließen durch das Gebiet ί Elektronen von der Zone 12 zu der Zone 4. Durch das Anlegen einer Spannung in der Sperrichtung zwischen der Steuerelektrodenzone 13 und dem Gebiet 1 und zwischen dem zweiten Gebiet 2 und dem Gebiet 1 werden Verarmungszonen erhalten, deren Grenzen (9, 10, 14) in Fig. 1 gestrichelt angedeutet sind. Diese Verarmungszonen sind ohne Schraffierung dargestellt
Bei der oben beschriebenen bekannten Anordnung sind die Dotierungskonzentrationen und die Abmessungen derart, daß bei der Durchschlagspannung des pn-Übergangs 6 das Gebiet 1 an der Drain-Elektrode 4 nicht verarmt ist Die Spannung in der Sperrichtung über den pn-Übergängen 6 und 7, die in der Nähe der Drain'EIektrode 4 am höchsten ist, führt zu einer Feldstärkeverteilung, bei der der Höchstwert der Feldstärke in der Nähe der Stelle auftritt, an der die pn-Übergänge 6 und 7 die Oberfläche 8 schneiden, und endgültig tritt denn auch in der Nähe dieser Oberfläche Durchschlag bei einer Spannung auf, die erheblich
niedriger als die Durchschlagspannung des pn-Überga'ngs 5 innerhalb des Volumens des Halbleiterkörpers liegt
Fig.2 zeigt eine Halbleiteranordnung nach der Erfindung. Diese Anordnung ist größtenteils der bekannten Anordnung nach Fig. 1 gleich. Davon abweichend sind aber bei der Anordnung nach F i g. 2 die Dotierungskonzentration und die Dicke des ersten Gebietes 1 derart gering, daß beim Anlegen einer Spannung in der Sperrichtung zwischen dem zweiten Gebiet 2 und einem zu den Source-, Drain- und Steuerelektroden gehörigen mit dem inselförmigen Gebiet einen nicht-gleichrichtenden Kontakt bildenden Kontaktgebiet, in diesem Falle der Drain-Elektrode 4, des Feldeffekttransistors sich die Verarmungszone wenigstens zwischen der Drain-Elektrode 4 und dem zweiten pn-Übergang 6 von dem ersten pn-Übergang 5 her über die ganze Dicke des inselförmigen Gebietes 1 bei einer Spannung erstreckt, die niedriger als die Durchschlagspannung des zweiten pn-Übergangs 6 ist.
In F i g. 2 ist der Zustand dargestellt, in dem das Gebiet 1 zwischen den Zonen 7 und 4 bis zu dem pn-Übergang 6 völlig verarmt ist. Die Spannung über den pn-Übergängen 5, 6 und 7 wird nun völlig von der zusammenhängenden breiten Verarmungszone aufgenommen, die sich von der Drainzone 4 bis zu der Grenze 9 erstreckt Infolgedessen wird die Feldstärke an der Oberfläche beträchtlich herabgesetzt. Die Durchschlagspannung wird denn auch in erheblichem Maße, wenn nicht hauptsächlich, durch die Eigenschaften des innerhalb des Volumens des Haibleilerkörpers verlaufenden pn-Übergangs 5 bestimmt. Diese Durchschlagspannung kann sehr hoch sein und der theoretisch auf Grund der Dotierung der Gebiete 1 und 2 zu erwartenden Durchschlagspannung sehr nahe kommen.
' Um das beschriebene durch die Erfindung angestrebte Ergebnis zu erzielen, sind in der Anordnung nach Fig.2, die einen Halbleiterkörper aus Silizium enthält, die folgenden Dotierungen und Abmessungen angewendet:
Zonen 4 und 12:
Dicke 1 μηη:
Gebiet 1:
n-teitend, Dotierungskonzentration \J5 · IO15 Atome/cm5. Dicke 5 μπι;
Gebiet 2:
p-leitend. Dotierungskonzentration 1.7 - I0M Atome/cm1, Dicke 250 μηι;
Zone 13:
p-Ieitend. Dicke 25 μπι:
Abstand L der Drain-Elektrode 4 von dem pn-Übergang
50μΐπ.
. Die eindimensional berechnete Durchschiagspanruing Vides ersten pn-Übergangs beträgt im vorliegenden Falle 127OV. Die wirkliche Durchschlagspannung beträgt, wie gefunden wurde, 700 V. Bei den vorgegebenen Dicken und Dotierungskonzentratsonen erstreckt
sich die Verarmungszone in dem Gebiet 2 über eine Dicke, die kleiner als die Dicke des Gebietes 2 ist, während auch vermieden wird, daß die Verarmungszone des pn-Übergangs 6 die Zone 4 bei einem Spannungswert erreicht, der kleiner als die Durchschlagspannung des pn-Übergangs 6, an sich betrachtet (also beim Fehlen des pn-Übergangs 5), ist
Bei den genannten Werten für N, d, L und Vb wird damit für Silizium (ε= 11,7; £=2,5 · 105 V/cm) die 'Bedingung erfüllt:
2,6
<N-d<S,\
Bei der Halbleiteranordnung nach Fig.2 wird das erste Gebiet 1 durch eine auf dem zweiten Gebiet 2 abgelagerte epitaktische Schicht gebildet. Der inselförmige Teil des ersten Gebietes ist im vorliegenden Beispiel seitlich völlig von dem zweiten pn-Übergang 6 begrenzt. Dies ist technologisch am einfachsten, aber ist nicht notwendig. Das inselförmige Gebiet kann z. B. über einen Teil seines Umfangs auf andere Weise, z. B. von einem versenkten Oxydmuster oder von einer mit z. B. passivierendem Glas gefüllten Nut, begrenzt werden.
In den Anordnungen nach den F i g. 1 und 2 bildet die Steuerelektrode eir;n gleichrichtenden Kontakt und die Source- und Drain-Elektroden bilden nicht-gleichrichtende Kontakte mit dem Gebiet 1 mittels der dotierten Oberflächenzonen 12, 4 und 13. Das Vorhandensein dieser Oberflächenzonen ist aber nicht unbedingt notwendig: statt der Halbleiterzonen 12 und 4 können ohmsche Metall-Halbleiter-Kontakte und statt der Zone 13 kann ein gleichrichtender Metall-Halbleiter-Kontakt (Schottky-Kontakt) auf dem Gebiet 1 erzeugt werden. Auch kann statt einer Steuerelektrode mit einem gleichrichtenden Übergang eine durch eine Isolierschicht von der Halbleiteroberfläche 8 getrennte leitende Schicht verwendet werden, mit der in der epitaktischen Schicht 1 eine Verarmungszone gebildet wird, wie z. B. bei einem »Deep depletion«- Transistor der Fall ist.
In Fig.3 ist angegeben, wie die Erfindung dazu benutzt werden kann, in derselben monolithischen integrierten Schaltung nebeneinander einen p-Kanal- und einen n-Kanal-Sperrschicht-Feldeffekttransistor (JFET) anzuordnen.
MU I ist ein p-Kanal-Feldeifekttransistor bezeichnet, der grundsätzlich dem Feldeffekttransistor nach F i g. 2 gleich ist. aber bei dem der Leitungstyp aller entsprechenden Halbleiterzonen dem in F i g. 2 entgegengesetzt ist. Weiter wird Jas zweite Gebiet 2 dieses Transistors durch eine η-leitende epitaktische Schicht gebildet, die auf einem p-leitenden Substrat 34 abgelagert ist. Zwischen der epitaktischen Schicht 2 und dem Substrat 34 befindet sich eine hochdotierte n-Ieitende vergrabene Schicht 36. um zu verhindern, daß die zu dem pn-Übergang 5 gehörige Verarmungszone bis zu dem Substrat 34 vordringt.
Neben dem Feldeffekttransistor I ist ein zweiter Sperrschicht-Feldeffekttransistor II angeordnet. Auch hier handelt es sich um einen Feldeffekttransistor nach der Erfindung. Auch dieser zweite Transistor Il enthält ein inselförmiges Gebiet 3Z das durch einen Teil derselben epitaktischen Schicht gebildet wird, aus der das Gebiet 2 des Transistors I gebildet ist. Die n-Idende Source-Zoae 22. die n-Ieitende Drain-Zcne 24 und die p-leitende Steuerelektrodenzone 23 erstrecken sich über die ganze Dicke der auf der Insel 32 liegenden p-leitenden Halbleiterschicht 21, aus der auch das Gebiet 1 des Transistors I gebildet ist, bis zu dem n-Ieitenden Gebiet 32. Die Source- und Drain-Zonen 22 bzw. 24 bilden mit dem Gebiet 21 die pn-Übergänge 26 und 26A und die Gebiete 2i und 32 bilden den pn-Übergang 39. Das Kanalgebiet wird bei diesem zweiten Feldeffekttransistor durch das Gebiet 32 gebildet. Zur gegenseitigen Isolierung der Transistoren I und 11 ist die hochdotierte p-leitende Zone 33 vorgesehen, die sowohl das Gebiet 2 als auch das Gebiet 32 völlig jmgibt und mit dem Gebiet 32 den pn-Übergang 38 bildet.
Beim Anlegen einer geeigneten Spannung zwischen der Source-Zone 22 und der Drain-Zone 24 bewegen sich Elektronen von der Source-Zone zu der Drain-Zone durch das Gebiet 32 hindurch. Dieser Elektronenstrom kann durch das Anlegen einer Steuerspannung in der Sperrichtung zwischen der Zone 23 und dem Gebiet 32 (und gegebenenfalls auch durch die Sperrspannung zwischen den Gebieien 32 und 34) beeinflußt werden. Die Dotierungskonzentration und die Dicke der Schicht (2, 32) sind, wie im Beispiel nach Fig.2. in
Übereinstimmung mit der^Bedingung nach der Erfindung gewählt, so daß lange Zeit bevor Durchschlag auftritt, das Gebiet 1 wenigstens zwischen der Drain-Zone 4 und dem pn-Übergang 6 und das Gebiet 32 wenigstens zwischen der Drain-Zone 24 und dem
pn-Übergang 27 völlig verarmt sind. Dadurch wird die Feldstärke an der Oberfläche 8 und beim Transistor Ii die Feldstärke an der Oberfläche 39 zwischen den Gebieten 21 und 32 erheblich herabgesetzt und die Durchschlagspannung beträchtlich erhöht.
In F i g. 3 sind, wie in F i g. 2, die auf der Oberfläche vorhandenen isolierenden (Oxyd)Schichten und Kontaktschichten nicht dargestellt. Die Source-, Drain- und Steuerelektrodenanschlüsse sind schematisch mit S, D und G angegeben.
F i g. 4 zeigt eine Weiterbildung der Halbleiteranordnung nach der Erfindung. Dabei wird die r leitende Drain-Zone 44, wie in dem zweiten Feldeffekttransistor H der F i g. 3. von der p-leitenden Steuerelektrodenzone 43 umgeben, die ihrerseits von der n-leitenden Source-Zone 42 umgeben wird. Alle Elektrodenzonen sind innerhalb eines inselförmigen η-leitenden ersten Gebietes 1 angeordnet, das mit einem darunterliegenden zweiten p-leitenden Gebiet 2 einen ersten pn-Übergang 5 und mit einem hochdotierten p-leitenden Gebiet 47 einen an der Oberfläche 8 endenden pn-Übergang 48 bildet. Die Source-, Drain- und Steuereiektrodenzonen 42, 44 und 43 erstrecken sich nur über einen Teil der Dicke des ersten Gebietes 1. Der Feldeffekttransistor kann auf gleiche Weise wie der vorhergehende Transistor betrieben werden; die Grenzen (49 und 40) der Verarmungszone, die in der Figur angegeben sind, sind für eine Sperrspannung zwischen den Gebieten 1 und 2 dargestellt, die niedriger als die Durchschlagspannung ist Das Gebiet 1 ist dabei zwischen der Steuerelektrodenzone 43 und der Drain-Zone 44 völlig verarmt. Der inseiförmige Teil des ersten Gebietes wird hier, wie bei dem Feldeffekttransistor II der F i g. 3. von der Steuerelektrode umgeben, die in diesem Falle die Funktion des »dritten Gebietes«
o5 erfüllt:der pn-Übergang46 zwischen der Steuerelektrodenzone und dem Gebiet 1 bilden den »zweiten« pn-Übergang. Dadurch, daß die Dotierung und die Dicke des ersten Gebietes I in Übereinstimmung mit
der Erfindung gewählt sind, so daß das genannte inselförmige Gebiet bei zunehmsnder Gate-Drain-Spannung völlig verarmt ist, bevor Durchschlag des p^-Übergangs 6 auftritt, kann der Feldeffekttransistor t.c'i sehr hoher Spannung zwischen Steuerelektrode und Drain-Eiektrode verwendet werden.
Die Erfindung beschränkt sich nicht auf Feldeffekttransistoren mit einem pn-übergang oder Schottky-Übergang. So kann z. B. die Steuerelektrode durch eine Isolierschicht von der Halbleiteroberflache getrennt sein. Als Beispiel zeigt F i g. 5 schematisch im Schnitt einen »Deep depletion«-Transistor, dessen Struktur und Wirkung denen des Transistors nach F i g. 2 völlig gleich sind, nur mit dem Unterschied, daß die Verarrr.ungszone der Steuerelektrode (Grenze 14) nicht durch einen pn-übergang, sondern durch eine Steuerelektrode gebildet wird, die aus einer E'ektrodenscliichi 60 besteht, die durch eine Isolierschicht (z. B. eine Oxydschicht) 61 von der Halbleiteroberfläche getrennt ist. Weiter können in der Anordnung nach F i g. 5 dieselben Dotierungskonzentrationen und Abmessungen und dieselbe Schaltweise wie in F i g. 2 Anwendung finden.
Nun werden an Hand der F i g. 6A bis 6E und 7 die obengenannten bevorzugten Dotierungskonzentrationen und Abmessungen näher erläutert
In den Fig.6A bis 6E sind schematisch im Querschnitt fünf verschiedene Möglichkeiten für die Feldverteilung in einer Diode dargestellt, die dem inselförmigen Teil des ersten Gebietes in den vorhergeherden Beispielen entspricht. Der Deutlichkeit halber ist nur die Hälfte der Diode dargestellt: die Diode ist drehsymmetrisch um die mit »£5« bezeichnete Achse gedacht. Das Gebiet 1 entspricht dabei dem inselförmigen Teil des »ersten Gebietes« in jedem der vorheigehenden Beispiele, der pn-Übergang 5 dem »ersten pn-Übergang« und der pn-übergang 6 dem »zweiten pn-übergang«. In den Figuren ist annahmeweise das Gebiet 1 η-leitend und das Gebiet 2 p-Ieitend; die Leitungstypen können jedoch auch umgekehrt werden. Die Dotierungskonzentration des Gebietes 2 ist in allen Figuren gleich.
Wenn nun zwischen dem η--Gebiet 1 (über das η+-Kontaktgebiet 4) und dem ρ--Gebiet 2 eine Spannung in der Sperrichtung über den pn-Übergängen 5 und 6 angelegt wird, tritt entlang der Oberfläche ein Verlauf der Feldstärkeverteilung E5 längs der Linie S auf, während in senkrechter Richtung die Feldstärke fj, längs der Linie B verläuft
F i g. 6A zeigt den Fall, in dem bei der Durchschlagspannung noch keine vollständige Verarmung der Schicht 1 auftritt An der Oberfläche tritt am pn-Übergang 6 ein hoher Maximalwert der Feldstärke Es auf, der durch die hohe Dotierung des p+-Gebietes 3 höher als der Maximalwert der Feldstärke Et ist, der, in senkrechter Richtung gesehen, an dem pn-übergang 5 auftritt Beim Überschreiten der kritischen Feldstärke E (für Silizium etwa £5 - 105 V/cm und etwas von der Dotierung abhängig) tritt Durchschlag an der Oberfläche am Übergang 6 auf, ehe sich die Verarmungszone (in Fig.6A gestrichelt mit 9 und 10 bezeichnet) in senkrechter Richtung von dem Übergang 5 bis zu der Oberfläche erstreckt
F i g. 6B bis 6E zeigen Fälle, in denen die Dotierungskonzentration N und die Dicke d der Schicht 1 derart sind, daß vor dem Auftreten von Oberflächendurchschlag an dem Übergang 6 die Schicht 1 von dem Übergang 5 bis zu der Oberfläche völlig verarmt ist Über einen Teil der Strecke zwischen den Gebieten 3 und 4 ist die Feldstärke E1 entlang der Oberfläche konstant, während sich sowohl an der Stelle des pn-Übergangs 6 als auch des n+n~-Übergangs am Rande des Gebietes 4 (infolge der Randkrümmung des η+n--Übergangs) Spitzen in der Feldstärkeverteilung bilden.
In dem in Fig.6B dargestellten Fall ist der Spitzenwert am Übergang 6 am höchsten und höher als
10, der Maximalwert von Et, am übergang 5, so daß dort Durchschlag an der Oberfläche auftreten wird, aber bei relativ höheren V/erten als im Falle nach Fig.6A, weil die Feldstärkeverteilung an der Oberfläche homogener ist und die Maxima dadurch abnehmen. Der Fall nach Fig.6B kann aus dem nach Fig.6A z.B. dadurch erhalten werden, daß die Dicke d der Schicht 1 Hei gleichbleibender Dotierung herabgesetzt wird.
F i g. 6C zeigt den in bezug auf F i g. öB umgekehrten Fall. In diesem Fall ist die Feldstärkenspitze am Rande
des Gebietes 4 viel höher ?!s am pn-Übergang 6. Dieser Fall kann sich z. B. ergeben, wenn die Schicht 1 einen sehr hohen spezifischen Widerstand aufweist und vor dem Auftreten der Durchschlagspannung das Gebiet 1 bereits verarmt ist. In diesem Fall kann am Rande des Gebietes 4 Durchschlag auftreten, wenn die maximale Feldstärke an diesem Rand höher als am pn-Übergang 5 ist.
Günstiger ist der in F i g. 6D dargestellte Fall. Hier ist dafür gesorgt daß die Dotierungskonzentration und die Dicke des Gebietes 1 derart sind, daß die beiden Feldstärkenspitzen an der Oberfläche praktisch einander gleich sind. Obgleich noch immer Durchschlag an der Oberfläche auftreten wird, wenn, wie in Fig.6D dargestellt, die maximale Feldstärke Eb am pn-Übergang 5 kleiner als die Maxima an der Oberfläche ist, wird in diesem Fall dadurch, daß die Feldstärkeverteilung 5 an der Oberfläche symmetrisch gemacht wird, die maximale Feldstärke an der Oberfläche niedriger als bei einer asymmetrischen Feldstärkeverteilung, so daß der Durchschlag bei höherer Spannung auftritt
F i g. 6E zeigt schließlich einen Fall, in dem durch zweckmäßige Wahl der Dotierung und Dicke der Schicht 1 und durch Vergrößerung des Abstandes L bei einer gegebenen Dotierungskonzentration des Gebietes 2 die maximale Feldstärke an der Oberfläche bei einer beliebigen Sperrspannung niedriger als die maximale Feldstärke am pn-Übergang 5 ist Dadurch wird in diesem Fall der Durchschlag stets innerhalb des Halbleiterkörpers an dem pn-Übergang 5 und nicht an der Oberfläche auftreten.
Es sei weiter bemerkt, daß bei einem zu kleinen Wert dieses Abstandes L die Feldstärke an der Oberfläche zunehmen wird (denn die Gesamtspannung zwischen den Gebieten 3 und 4 bestimmt die Oberfläche zwischen der Kurve Sund der Linie E5=O), so daß bei niedriger Spannung Durchlag an der Oberfläche auftritt.
Berechnungen haben ergeben, daß die günstigsten Werte für die Durchlagspannung innerhalb des in F i g. 7 von den Linien A und B eingeschlossenen Gebietes erhalten werden. In Fig.7 ist als Abszisse für Silizium als Halbleiter das Produkt der Dotierungskonzentration Nm Atomen/cm3 und der Dicke din cm des Gebietes t
und als Ordinate der Wert von 10* · —mit L in cm und
Vb in Volt aufgetragen. Darin ist Vb der eindimensional berechnete Wert der Durchschlagspannung des pn-Übergangs 5, d. h. in Fi g. 6A bis 6E die Durchschlagspannung der n+n-p--Struktur, wenn angenommen
wird, daß die Dotierungskonzentration der Gebiete 1 und 2 homogen sind und somit der pn-Obergang 5 schroff verläuft, daß das n+-Gebiet 4 einen praktisch vernachlässigbaren Widerstand aufweist und'daß sich die n+n-p--Struktur in allen Richtungen senkrecht zu der Achse Es unendlicn weit erstreckt. Diese imaginäre Durchschlagspannung V8 läßt sich unter den genannten Annahmen sehr einfach berechnen (siehe dazu z. B. S. M. Sze, »Physics of Semiconductor Devices«, Wiley and Sons, New York 1969, Kapitel 5).
Für den Fall, daß Silizium als Halbleitermaterial gewählt wird, stellt sich dann heraus, daß für Werte von N ■ d die zwischen den Linien A und ß liegen, d. h. für
7,6-1O8 /-^-<;W<5,l-1012
10
20
die Bedingung uer Fig.6D (symmetrische Feldvertei-Iimg an der Oberfläche) erfüllt ist.
Wenn außerdem die Bedingung nach Fig.6E erfüllt sein soll (symmetrische Feldverteilung an der Oberfläche mit Durchlag am pn-übergang 5), sollen Werte für L, N und d gewählt werden, die auf oder nahe bei der
Linie Cder Fig.7 liegen. Für—->1,4 · 10-5gilt dabei
praktisch: N - d=9 - 10» cm-2.
Die Werte der F i g. 7 gelten, wie bereits erwähnt, für Silizium, das eine kritische Feldstärke E von etwa 2J5 - to5 V/cm und eine Dielektrizitätskonstante ε von etwa 11,7 aufweist Im aligemeinen gilt für Halbleitermaterialien mit einer relativen Dielektrizitätskonstante ε und einer kritischen Feldstärke E, daß zwischen den Linien A. und B
2,6-
<Ν-ά<:5,1-10?εΕ
ist und für die linie CN - ei praktisch gleich 3 - \(fieE und auch hier-jr-> 1,4 · 10~5ist
Die Werte ε und E können vom Fachmann ohne weiteres der bekannten Literatur entnommen werden. Für die kritische Feldstärke Fsei dazu z. B. auf S. M. Sze, »Physics of Semiconductor Devices«, Wiley and Sons, New York 1969, S. 117, Fig. 25 verwiesen.
Mit Hilfe der oben an Hand der F i g. 6A bis 6E und 7 gegebenen Daten kann der Fachmann für alle m den vorhergehenden Beispielen beschriebenen Halbleiterstrukturen die unter den gegebenen Bedingungen günstigsten Dotierungen und Abmessungen wählen. Es wird dabei nicht immer erforderlich oder erwünscht sein, daß unter allen Umständen (Fig.7, Kurve C) Oberflächendurchschlag vermieden wird, solange man nur innerhalb der, oder auf den Linien A und B der F ig. 7 bleibt
Es können auch andere Halbleitermaterialien als Silizium, andere Isolierschichten als Siliziumoxyd (z. B. Siliziumnitrid, Aluminiumoxyd) und andere Metallschichten als Aluminium verwendet werden. Auch können in jedem Ausführungsbeispiel die Leitungstypen durch die entgegengesetzten Typen ersetzt werden.
Weiter sei bemerk*, daß, obgleich in den Beispielen das dritte Gebiet 3 höher als das zweite Gebiet 2 dotiert ist, dieses dritte Gebiet auch dieselbe Dotierungskonzentration wie das Gebiet 2 aufweisen kann, so daß es eine Fortsetzung dieses zweiten Gebietes bildet. In diesem FaIIe_ wird die niedrigere Durchlagspannung des zweiten pn-Übergangs 6 durch die starke Krümmung in dem Übergangsgebiet zwischen dem ersten pn-Übergang5 und dem zweiten pn-Übergang6 herbeigeführt.
Hierzu 5 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Halbleiteranordnung mit einem Halbleiterkörper mit einer praktisch flachen Oberfläche mit mindestens einem Feldeffekttransistor mit einer Source-Elektrode und einer Drain-Elektrode, einem dazwischen liegenden Kanalgebiet und einer an das Kanalgebiet grenzenden Steuerelektrode, bei dem mittels einer an die Steuerelektrode angelegten Steuerspannung eine Verarmungszone zur Steuerung eines Stromes von Ladungsträgem zwischen den Source- und Drain-Elektroden beeinflußt wird, wobei der Feldeffekttransistor ein schichtförmiges erstes Gebiet von einem ersten Leitungstyp enthält das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen praktisch parallel zu der Oberfläche verlaufenden ersten pn-Obergang bildet, wobei wenigstens im Betriebszustand ein inselförrmger Teil des ersten Gebietes seitlich wenigstens teilweise von einem zweiten pn-Obergang mit zugehöiiger Verarmungszone begrenzt wird, der zwischen dem ersten Gebiet und einem an das erste Gebiet grenzenden dritten Gebiet vom zweiten Leitungstyp gebildet wird, wobei dieser zweite pn-übergang eine niedrigere Durchschlagspannung als der erste pn-Übergang aufweist, wobei wenigstens die Steuerelektrode an -Jen inselförmigen Teil grenzt und zwischen dem zweiten Gebiet und einem zu der Source- oder der Drain-Elektrode gehörigen, mit dem inselförmigen Gebiet einen nicht-gleichrichi. nden Kontakt bildenden Kontaktgebiet des Feldeffekttransistors eine Spannung in der Sperrichtung angelegt -vird, r'idurch gekennzeichnet, daß die Ootie'ungskonzentration N in Atomeii/cm3 und die Dicke d in cm des inselförmigen Gebietes die Bedingung erfüllen:
DE2927662A 1978-07-24 1979-07-09 Halbleiteranordnung Expired DE2927662C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7807835,A NL184552C (nl) 1978-07-24 1978-07-24 Halfgeleiderinrichting voor hoge spanningen.

Publications (2)

Publication Number Publication Date
DE2927662A1 DE2927662A1 (de) 1980-02-07
DE2927662C2 true DE2927662C2 (de) 1984-01-12

Family

ID=19831291

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2954286A Expired DE2954286C2 (de) 1978-07-24 1979-07-09 Halbleiterbauelement
DE2927662A Expired DE2927662C2 (de) 1978-07-24 1979-07-09 Halbleiteranordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2954286A Expired DE2954286C2 (de) 1978-07-24 1979-07-09 Halbleiterbauelement

Country Status (15)

Country Link
JP (1) JPS5924550B2 (de)
AT (1) AT382042B (de)
AU (1) AU521670B2 (de)
BE (1) BE877850A (de)
BR (1) BR7904692A (de)
CA (1) CA1134055A (de)
CH (1) CH648693A5 (de)
DE (2) DE2954286C2 (de)
ES (1) ES482691A1 (de)
FR (1) FR2434487A1 (de)
GB (1) GB2026240B (de)
IT (1) IT1122226B (de)
NL (1) NL184552C (de)
PL (2) PL119597B1 (de)
SE (1) SE437094B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
GB2070858B (en) * 1980-03-03 1985-02-06 Raytheon Co Shallow channel field effect transistor
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
GB2133621B (en) * 1983-01-11 1987-02-04 Emi Ltd Junction field effect transistor
NL8304256A (nl) * 1983-12-09 1985-07-01 Philips Nv Halfgeleiderinrichting.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161621C (nl) * 1968-10-16 1980-02-15 Philips Nv Halfgeleiderinrichting met veldeffecttransistor.
JPS4932028B1 (de) * 1969-06-24 1974-08-27
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid

Also Published As

Publication number Publication date
CA1134055A (en) 1982-10-19
AU521670B2 (en) 1982-04-22
JPS5924550B2 (ja) 1984-06-09
SE437094B (sv) 1985-02-04
ATA509379A (de) 1986-05-15
FR2434487A1 (fr) 1980-03-21
IT1122226B (it) 1986-04-23
NL184552C (nl) 1989-08-16
BE877850A (fr) 1980-01-23
ES482691A1 (es) 1980-03-01
PL217279A1 (de) 1980-08-11
PL119597B1 (en) 1982-01-30
NL7807835A (nl) 1980-01-28
IT7924514A0 (it) 1979-07-20
SE7906289L (sv) 1980-01-25
CH648693A5 (de) 1985-03-29
DE2927662A1 (de) 1980-02-07
DE2954286C2 (de) 1986-04-17
AU4906179A (en) 1980-01-31
BR7904692A (pt) 1980-04-15
NL184552B (nl) 1989-03-16
JPS5518098A (en) 1980-02-07
GB2026240B (en) 1982-12-01
AT382042B (de) 1986-12-29
FR2434487B1 (de) 1984-06-29
GB2026240A (en) 1980-01-30

Similar Documents

Publication Publication Date Title
DE2901193C2 (de) Halbleiteranordnung
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE2853736C2 (de) Feldeffektanordnung
DE3047738C2 (de) Halbleiteranordnung
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE112014001838T5 (de) Halbleitervorrichtung
WO2004084310A1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE112015004515T5 (de) Halbleitervorrichtung
DE3519389A1 (de) Mosfet mit veraenderlicher leitfaehigkeit
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10120030A1 (de) Lateralhalbleiterbauelement
DE3002526A1 (de) Thyristor der statischen induktionsbauart
DE10036208A1 (de) Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE2913068A1 (de) Heterostruktur-halbleiterkoerper und verwendung hierfuer
DE112010005980T5 (de) Halbleiterelement
EP0011879A1 (de) Feldeffekttransistor
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE112017002113B4 (de) Halbleitereinheit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2954286

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2954286

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref country code: DE

Ref document number: 2954286

Format of ref document f/p: P

8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL