KR980006397A - 서브 그라운드룰 게이트를 가지는 깊은 트렌치 dram 형성방법 - Google Patents

서브 그라운드룰 게이트를 가지는 깊은 트렌치 dram 형성방법 Download PDF

Info

Publication number
KR980006397A
KR980006397A KR1019970023715A KR19970023715A KR980006397A KR 980006397 A KR980006397 A KR 980006397A KR 1019970023715 A KR1019970023715 A KR 1019970023715A KR 19970023715 A KR19970023715 A KR 19970023715A KR 980006397 A KR980006397 A KR 980006397A
Authority
KR
South Korea
Prior art keywords
layer
depositing
semiconductor substrate
trench
polysilicon
Prior art date
Application number
KR1019970023715A
Other languages
English (en)
Inventor
조한 알스메이어
크리스틴 데흠
에르빈 함메를
레인하르트 스텡글
Original Assignee
로더리히 네테부쉬;롤프 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로더리히 네테부쉬;롤프 옴케, 지멘스 악티엔게젤샤프트 filed Critical 로더리히 네테부쉬;롤프 옴케
Publication of KR980006397A publication Critical patent/KR980006397A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

깊은 트렌치 DRAM 셀에서 서브 GR 게이트를 제조하기 위한 방법. 상기 방법은 종래 기술의 서브 그라운드룰 방법과 연관된 문제점을 해결하기 위하여 설계된 특정 방법에 따라 반도체 기판상에 반도체 및 비반도체 재료 양쪽 모두의 희생 스페이서, 라이너, 마스킹, 및 저항 층을 포함하는 다수의 층을 증착, 제거, 및 선택적 에칭하는 것을 포함한다. 상기 방법은 표준 게이트 전도체 처리의 개선을 나타내고 현재까지 달성되지 않은 채널 도핑 및 접합부 도핑의 디커플링을 달성하는 장치를 제공한다.

Description

서브 그라운드룰 게이트를 가지는 깊은 트렌치 DRAM 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a-2f도는 본 발명의 바람직한 제 1실시예에 따른 깊은 트렌치 DRAM 셀에서 서브 그라운드룰 게이트를 형성하는 방법의 흐름도.

Claims (24)

  1. 기판이 깊은 트렌치, 얇은 트렌치 절연부, 및 그 위에 형성된 질화물 밀봉 지역을 가지는, 다이나믹 랜덤 액세스 메모리 어레이의 반도체 기판에서 서브-GR 게이트를 제조하기 위한 방법에 있어서, 상기 반도체 기판상에 희생 스페이서를 증착하는 단계; 상기 희생 스페이서의 선택적인 부분에서 리세스를 에칭하는 단계; 반대 측면을 가지는 칼럼형 구조를 형성하기 위하여 절연 재료로 상기 리세스를 채우는 단계; 상기 희생 스페이서의 잔류 부분을 제거하는 단계; 절연 재료의 상기 칼럼형 구조의 각 측면을 따라 트렌치를 에칭하는 단계; 및 한쌍의 트렌치 게이트를 형성하기 위하여 전도 재료로 상기 트렌치를 채우는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 반도체 기판상에 희생 스페이서를 증착하는 단계는, 상기 반도체 기판상에 산화물층을 증착하는 단계; 상기 산화물층상에 하나의 질화물층을 증착하는 단계; 및 상기 산화물층상에 하나의 폴리실리콘을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2항에 있어서, 상기 희생 스페이서의 선택적인 부분에서 리세스를 에칭하는 단계는, 상기 폴리실리콘층상에 저항층을 증착하는 단계; 상기 산화물층의 표면에 연장하는 트렌치를 포함하는 상기 질화물층 및 상기 폴리실리콘층을 동시에 에칭하는 단계; 상기 저항 층을 제거하는 단계; 상기 트렌치에서 산화물 라이너 및 질화물층을 연속적으로 증착하는 단계; 및 상기 질화물층에서 리세스를 선택적으로 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서, 상기 희생 스페이서의 선택적인 부분에 리세스를 형성하는 상기 단계후 표면 스트랩을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 4항에 있어서, 상기 표면 스트랩 형성 단계는, 상기 기판상에 표면 스트랩 마스킹층을 증착하는 단계; 상기 산화물층으로 상기 기판 및 리세스의 상기 질화물 밀봉부를 동시에 선택적으로 에칭하는 단계; 및 상기 표면 스트랩 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서, 반대 측면을 가지는 칼럼형 구조를 형성하기 위하여 절연 재료로 상기 리세스를 채우는 단계는, 상기 리세스에 하나의 폴리실리콘을 증착하는 단계; 상기 하나의 폴리실리콘층을 증착하는 단계; 및 상기 산화물층상에 하나의 폴리실리콘을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 3항에 있어서, 상기 희생 스페이서의 잔류 부분을 제거하는 단계는, 상기 반도체 기판상에 마스킹층을 증착하는 단계; 상기 반도체 기판상에 증착된 상기 산화물 및 상기 질화물층을 선택적으로 에칭하는 단계; 상기 마스킹 층을 제거하는 단계; 및 상기 질화물층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 1항에 있어서, 절연 재료의 상기 칼럼형 구조의 각 측면을 따라 트렌치를 에칭하는 단계는, 상기 반도체 기판에 트렌치를 에칭하는 단계; 산화물을 가지는 상기 트렌치를 정렬하는 단계; 상기 질화물 밀봉부 주위에 상기 산화물 라이너를 선택적으로 에칭하는 단계; 상기 질화물층을 동시에 제거하는 단계를 포함하는데, 상기 산화물 라이너 및 상기 산화물층 부분은 처음에 상기 기판상에 증착되고; 및 결과 구조상에 산화물층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 1항에 있어서, 한쌍의 트렌치 게이트를 형성하기 위하여 전도 재료로 상기 트렌치를 채우는 단계는, 상기 트렌치에 게이트 산화물층을 증착하는 단계; 상기 게이트 산화물층상에 폴리실리콘 게이트 전도체층을 증착하는 단계; 및 상기 질화물층이 상기 게이트 전도체상에만 증착되어 남겨지도록 상기 질화물 층을 선택적으로 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제 1항에 있어서, 상기 반도체 기판에서 접합부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서, 상기 반도체 기판에서 접합부를 형성하는 단계는, 상기 반도체 기판상에 질화물 라이너를 증착하는 단계; 상기 기판에서 라인 유전체의 중간을 형성하는 단계; 및 라인 유전체의 상기 중간을 평탄화하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 1항에 있어서, 상기 반도체 기판에서 비트 라인 접촉부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제 12항에 있어서, 상기 반도체 기판에서 비트 라인 접촉부를 형성하는 단계는 선택적인 산화물 대 질화물 에칭 처리로 상기 반도체 기판을 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제 1항에 있어서, 상기 반도체 기판에서 게이트 및 확산 영역에 대한 접촉부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  15. 제 1항에 있어서, 상기 반도체 기판상에 다수의 금속층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제 15항에 있어서, 상기 다수의 금속층을 증착하는 단계는 3개의 금속층을 증착하는 것으로 제한되는 것을 특징으로 하는 방법.
  17. 제 16항에 있어서, 상기 금속 층의 금속은 텅스텐, 텅스텐 실리사이드, 티타늄, 티타늄 실리사이드 및 구리로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  18. 제 1항에 있어서, 상기 다이나믹 램덤 액세스 메모리 어레이의 구조를 완성하는 상기 반도체 기판에서 마지막 패드 개구부 처리 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제 9항에 있어서, 상기 게이트 산화물 층상에 폴리실리콘 게이트 전도체 층을 증착하는 상기 단계는 실리사이드/금속 코어를 포함하는 본래 자리에 도핑된 게이트 전도체 폴리실리콘 층의 증착을 더 포함하는 것을 특징으로 하는 방법.
  20. 제 19항에 있어서, 상기 금속/실리사이드 코어를 포함하는 본래 자리에 도핑된 게이트 전도체 폴리실리콘층을 형성하는 상기 단계는, 상기 트렌치에서 게이트 산화물의 상기 층상에 하나의 폴리실리콘층을 증착하는 단계; 상기 폴리실리콘층상에 본래 자리에 도핑된 하나의 게이트 전도체 폴리실리콘층을 증착하는 단계; 상기 폴리실리콘층상에 하나의 금속 실리사이드를 증착하는 단계; 상기 실리사이드층상에 하나의 금속을 증착하는 단계; 상기 기판의 표면 아래 존재하도록 상기 금속 층 및 상기 금속 실리사이드층을 동시에 에칭하는 단계; 및 결과 구조상에 본래 자리에 도핑된 하나의 게이트 전도체 폴리실리콘을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  21. 제 20항에 있어서, 상기 금속 실리사이드는 텅스텐 실리사이드 또는 티타늄 실리사이드로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  22. 제 20항에 있어서, 상기 금속은 텅스텐, 티타늄 및 구리로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  23. 제 21항에 있어서, 상기 금속 실리사이드는 텅스텐 실리사이드인 것을 특징으로 하는 방법.
  24. 제 22항에 있어서, 상기 금속은 텅스텐인 것을 특징으로 하는 방법.
KR1019970023715A 1996-06-14 1997-06-10 서브 그라운드룰 게이트를 가지는 깊은 트렌치 dram 형성방법 KR980006397A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/665,183 1996-06-14
US08/665,183 US5674769A (en) 1996-06-14 1996-06-14 Process for forming deep trench DRAMs with sub-groundrule gates

Publications (1)

Publication Number Publication Date
KR980006397A true KR980006397A (ko) 1998-03-30

Family

ID=24669070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023715A KR980006397A (ko) 1996-06-14 1997-06-10 서브 그라운드룰 게이트를 가지는 깊은 트렌치 dram 형성방법

Country Status (5)

Country Link
US (1) US5674769A (ko)
EP (1) EP0813242A3 (ko)
JP (1) JPH1074904A (ko)
KR (1) KR980006397A (ko)
TW (1) TW340960B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5914511A (en) * 1997-10-06 1999-06-22 Micron Technology, Inc. Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts
US6528837B2 (en) 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5907170A (en) * 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5963469A (en) 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6134175A (en) 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
US6355520B1 (en) * 1999-08-16 2002-03-12 Infineon Technologies Ag Method for fabricating 4F2 memory cells with improved gate conductor structure
US6153902A (en) * 1999-08-16 2000-11-28 International Business Machines Corporation Vertical DRAM cell with wordline self-aligned to storage trench
JP4963750B2 (ja) * 2000-08-10 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6635525B1 (en) * 2002-06-03 2003-10-21 International Business Machines Corporation Method of making backside buried strap for SOI DRAM trench capacitor
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US8338265B2 (en) * 2008-11-12 2012-12-25 International Business Machines Corporation Silicided trench contact to buried conductive layer
JP2010141259A (ja) * 2008-12-15 2010-06-24 Elpida Memory Inc 半導体装置及びその製造方法
US8293602B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Method of fabricating a finFET having cross-hair cells
CN112951761B (zh) * 2019-11-26 2022-06-24 长鑫存储技术有限公司 存储器及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58154256A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置
JPS63284849A (ja) * 1987-05-16 1988-11-22 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JPH01287956A (ja) * 1987-07-10 1989-11-20 Toshiba Corp 半導体記憶装置およびその製造方法
DE3932683A1 (de) * 1989-09-29 1991-04-11 Siemens Ag Verfahren zur herstellung eines grabenkondensators einer ein-transistor-speicherzelle in einem halbleitersubstrat mit einer selbstjustierten kondensator-gegenelektrode
KR0140979B1 (ko) * 1989-10-20 1998-07-15 고스기 노부미쓰 반도체 집적회로 장치의 제조방법
US5214603A (en) * 1991-08-05 1993-05-25 International Business Machines Corporation Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
JP2658870B2 (ja) * 1994-04-22 1997-09-30 日本電気株式会社 半導体記憶装置およびその製造方法
US5429978A (en) * 1994-06-22 1995-07-04 Industrial Technology Research Institute Method of forming a high density self-aligned stack in trench

Also Published As

Publication number Publication date
TW340960B (en) 1998-09-21
JPH1074904A (ja) 1998-03-17
US5674769A (en) 1997-10-07
EP0813242A2 (en) 1997-12-17
EP0813242A3 (en) 2000-06-14

Similar Documents

Publication Publication Date Title
US5798544A (en) Semiconductor memory device having trench isolation regions and bit lines formed thereover
CN100470836C (zh) 晶体管结构、存储单元及其阵列、及存储器制造方法
US6281064B1 (en) Method for providing dual work function doping and protective insulating cap
KR980006397A (ko) 서브 그라운드룰 게이트를 가지는 깊은 트렌치 dram 형성방법
US5717628A (en) Nitride cap formation in a DRAM trench capacitor
US5100838A (en) Method for forming self-aligned conducting pillars in an (IC) fabrication process
KR100673673B1 (ko) Ｄｒａｍ 셀 장치 및 그 제조 방법
US6777733B2 (en) Method for forming dual workfunction high-performance support MOSFETs in EDRAM arrays
KR970707580A (ko) 수직 mos 트랜지스터를 가지는 판독 전용 저장 셀 장치 제조 방법(process for producing a read-only storage cell arrangement with vertical mos transistors)
KR20010050067A (ko) Ｄｒａｍ 디바이스 및 그의 제조 프로세스
US20060043471A1 (en) Vertical transistor structures having vertical-surrounding-gates with self-aligned features
JP2004104135A (ja) Ｓｏｉ型トランジスタを用いたｓｏｉ型トランジスタ回路及びその製造方法
JP3617971B2 (ja) 半導体記憶装置
US20040033659A1 (en) Method for fabricating transistors having damascene formed gate contacts and self-aligned borderless bit line contacts
US6380589B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor SRAM cell
US7273790B2 (en) Method for fabricating trench capacitor with insulation collar electrically connected to substrate through buried contact, in particular, for a semiconductor memory cell
KR20110011430A (ko) 반도체 소자 및 그 형성방법
US20060003536A1 (en) Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell
US10062700B2 (en) Semiconductor storage device and manufacturing method thereof
US7074689B2 (en) Method for fabricating a trench capacitor having an insulation collar, which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell
KR20040013529A (ko) 스플릿 게이트형 플래쉬 메모리소자의 제조방법
KR960005249B1 (ko) 반도체 집적 소자의 디램(dram) 제조방법
US20020028559A1 (en) Method and apparatus for providing low-GIDL dual workfunction gate doping with borderless diffusion contact
US20030057481A1 (en) Ram
US5663100A (en) Method for forming contact holes in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application