KR970060248A - 신호 발생기 - Google Patents
신호 발생기 Download PDFInfo
- Publication number
- KR970060248A KR970060248A KR1019970002749A KR19970002749A KR970060248A KR 970060248 A KR970060248 A KR 970060248A KR 1019970002749 A KR1019970002749 A KR 1019970002749A KR 19970002749 A KR19970002749 A KR 19970002749A KR 970060248 A KR970060248 A KR 970060248A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- transistor
- circuit
- mos transistor
- coupled
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Measurement Of Current Or Voltage (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 추장 입력 고전압보다 높은 전압이 소정의 입력핀에 인가될때 테스트 모드 신호를 발생하고, 그 테스트 모드 신호에 응답하여 정상 모드로부터 테스트 모드로 변환하는 신호 발생기에 관한 것이다. 본 발명의 신호 발생기는 입력핀과; 입력핀과 제1 노드 사이에 결합된 고임피던스 회로로써, 고임피던스 회로는 복수의 트랜지스터로 구성되고, 복수의 트랜지스터는 각각 직렬로 접속되고 각각 소오스 또는 드레인에 결합된 게이트를 갖는 고임피던스 회로와; 제1 노드를 통해 회로와 결합된 신호 증폭기와; 제1 노드와 기준전압사이에 결합된 저항기와; 복수의 트랜지스터중에 소정의 트랜지스터 사이의 제1 노드와 제2 노드 사이에 결합된 트랜지스터로서, 상기 트랜지스터는 신호 증폭기의 출력 상태에 응답하여 제2 노드로부터 제1 노드로 전류 경로를 바이패스하고 제1 노드의 전위 레벨을 유지하는 트랜지스터를 구비한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명에 의한 제 1실시예를 나타내는 신호 발생기의 회로도.
Claims (15)
- 입력핀과; 입력핀과 제1 노드 사이에 결합된 회로로서, 회로는 복수위 트랜지스터로 구성되고, 복수의 트랜지스터는 각각 직렬로 접속되고 각각 소오스 또는 드레인에 결합된 게이트를 갖는 회로와; 제1 노드를 통해 회로와 결합된 신호 증폭기와; 제1 노드와 기준 전압사이에 결합된 저항기와 ;복수의 트랜지스터 중에 소정의 트랜지스터 사이의 제1노드와 제2노드 사이에 결합된 트랜지스터로서, 상기 트랜지스터는 신호 증폭기의 출력 상태에 응답하여 제2 노드로부터 제1 노드로 전류 경로를 바이패스하고 제1 노드의 전위 레벨을 유지하는 트랜지스터를 구비하는 것을 특징으로 하는 신호 발생기.
- 제1항에 있어서, 상기 회로는 고임피던스 회로로 구성되고, 고임피던스 회로는 추장 입력 고전압보다 높은 전압이 입력핀에 인가될 때 턴온하는 것을 특징으로 하는 신호 발생기
- 제1항에 있어서, 신호 증폭기는 복수의 인버터 회로로 구성되고 ,복수의 인버터 회로의 입력측의 제1단의 인버터 회로는 다른 인버터 회로보다 낮은 한계 전압으로 설정되는 것을 특징으로 하는 신호 발생기.
- 제3항에 있어서, 제 1단의 인버터 회로는 p-MOS 트랜지스터와 n-MOS 트랜지스터로 구성되고, p-MOS 트랜지스터의 게이트선 길이는 n-MOS 트랜지스터의 게이트선보다 짧은 것을 특징으로 하는 신호 발생기.
- 제3항에 있어서 제1단의 인버터 회로는 p-MOS 트랜지스터와 n-MOS 트랜지스터로 구성되고 p-MOS 트랜지스터의 게이트선 길이는 n-MOS 트랜지스터의 게이트선 길이보다 긴 것을 특징으로 하는 신호 발생기.
- 입력핀과, 입력핀과 제1 노드 사이에 결합된 회로로서, 회로는 복수의 트랜지스터로 구성되고 ,복수의 트랜지스터는 각각 직렬로 접속되고 각각 소오스 또는 드레인에 결합된 게이트를 갖는 회로와; 제1 노드를 통해 회로와 결합된 신호 증폭기와; 제1 노드와 기준 전압 사이에 결합된 저항기와; 복수의 트랜지스터중에 제1의 소정의 트랜지스터 사이의 제1 노드와 제2 노드 사이에 결합된 제1 트랜지스터로서, 상기 제1 트랜지스터는 제어 신호의 입력과 신호 증폭기의 출력 상태에 응답하여 제2 노드로부터 제1 노드로 전류 경로를 바이패스하고 제 1노드에 소정의 전위를 공급하는 제1 트랜지스터와; 복수의 트랜지스터중에 제2의 소정의 트랜지스터 사이의 제1 노드와 제3 노드 사이에 결합된 제2 트랜지스터로서, 상기 제2 트랜지스터는 신호 증폭기의 출력 상태에 응답하여 제3 노드로부터 제1 노드로 전류 경로를 바이패스하고 제1 노드의 소정의 전위를 유지하는 제2 트랜지스터를 구비하는 것을 특징으로 하는 신호 발생기.
- 입력핀과, 입력핀과 제1 노드 사이에 결합된 회로로서, 회로는 복수의 트랜지스터로 구성되고, 복수의 트랜지스터는 각각 직렬로 접속되고 각각 소오스 또는 드레인에 결합된 게이트를 갖는 회로와; 제1 노드를 통해 회로와 결합된 신호 증폭기와; 제1 노드와 기준 전압 사이에 결합된 저항기와; 복수의 트랜지스터중에 소정의 트랜지스터 사이의 제1 노드와 제2 노드 사이에 결합된 제1 트랜지스터로서, 상기 제1 트랜지스터는 제어 신호의 입력과 신호 증폭기의 출력 상태에 응답하여 제2 노드로부터 제1 노드로 전류 경로를 바이패스하고 제1 노드에 소정의 전위를 공급하는 제1 트랜지스터와; 복수의 트렌지스터중의 제1 노드와 제2 노드 사이에결합된 제2 트랜지스터로서, 상기 제2 트랜지스터는 신호 증폭기의 출력 상태에 응답하여 제2 노드로부터 제1노드로 전류 경로를 바이패스하고 제1 노드의 소정의 전위를 유지하는 제2 트랜지스터를 구비하는 것을 특징으로 하는 신호 발생기.
- 제6항에 있어서, 회로는 고임피던스 회로로 구성되며, 고임피던수 회로는 추장 입력 고전압보다 높은 전압이 입력핀에 인가될 때 턴온되는 것을 특징으로 하는 신호 발생기.
- 제6항에 있어서, 신호 증폭기는 복수의 인버터 회로로 구성되며, 복수의 인버터 회로의 입력측의 제1단의 인버터는 다른 인버터보다 낮은 한계 전압으로 설정되는 것을 특징으로 하는 신호 발생기.
- 제9항에 있어서, 제1단의 인버터 회로는 p-MOS 트랜지스터와 n-MOS 트랜지스터로 구성되고, p-MOS 트랜지스터의 게이트선 폭은 n-MOS 트랜지스터의 게이트선 폭보다 짧은 것을 특징으로 하는 신호 발생기.
- 제10항에 있어서, 제1단의 인버터 회로는 p-MOS 트랜지스터와 n-MOS 트랜지스터로 구성되고 p-MOS 트랜지스터 게이트선 길이는 n-MOS 트랜지스터의 게이트선 길이보다 긴 것을 특징으로 하는 신호 발생기.
- 제7항에 있어서, 회로는 고임피던스 회로로 구성되며, 고임피던스 회로는 추장 입력 고전압보다 높은 전압이 압력핀에 인가될 때 턴온되는 것을 특징으로 하는 신호 발생기.
- 제7항에 있어서, 신호 증폭기는 복수의 인버터 회로로 구성되며, 복수의 인버터 회로의 압력측의 제1단의 인버터는 다른 인버터보다 낮은 한계 전압으로 설정되는 것을 특징으로 하는 신호 발생기.
- 제13항에 있어서, 제1단의 인버터 회로는 p-MOS 트랜지스터와 n-MOS 트랜지스터로 구성되고, p-MOS 트랜지스터의 게이트선 폭은 n-MOS 트랜지스터의 게이트선보다 짧은 것을 특징으로 하는 신호 발생기.
- 제14항에 있어서, 제1단의 인버터 회로는 p-MOS 트랜지스터와 n-MOS 트랜지스터로 구성되고, p-MOS 트랜지스터의 게이트선 길이는 n-MOS 트랜지스터의 게이트선 길이보다 긴 것을 특징으로 하는 신호 발생기.※참고사항:최초 출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-14232 | 1996-01-30 | ||
| JP01423296A JP3609185B2 (ja) | 1996-01-30 | 1996-01-30 | 信号発生回路及びこれを用いたテストモード設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060248A true KR970060248A (ko) | 1997-08-12 |
| KR100337674B1 KR100337674B1 (ko) | 2002-07-18 |
Family
ID=11855335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970002749A KR100337674B1 (ko) | 1996-01-30 | 1997-01-30 | 신호발생기 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5786716A (ko) |
| EP (1) | EP0788116B1 (ko) |
| JP (1) | JP3609185B2 (ko) |
| KR (1) | KR100337674B1 (ko) |
| CN (1) | CN1158671C (ko) |
| DE (1) | DE69705553T2 (ko) |
| TW (1) | TW367411B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997007408A1 (fr) | 1995-08-21 | 1997-02-27 | Matsushita Electronics Corporation | Systeme de detection de tension, circuit de remise a zero/remise en service d'un circuit et dispositif semi-conducteur |
| JP3288249B2 (ja) * | 1997-03-31 | 2002-06-04 | 東芝マイクロエレクトロニクス株式会社 | パワーオンリセット回路 |
| DE19819265C1 (de) * | 1998-04-30 | 1999-08-19 | Micronas Intermetall Gmbh | Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür |
| FR2794867B1 (fr) | 1999-06-08 | 2001-08-10 | St Microelectronics Sa | Circuit de detection et de memorisation d'une surtension |
| JP2003132674A (ja) | 2001-10-26 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| AU2003263880B2 (en) * | 2002-08-16 | 2009-03-12 | The Boc Group, Inc. | Method and apparatus for surface crust freezing of food products |
| CN100403034C (zh) * | 2003-12-30 | 2008-07-16 | 上海贝岭股份有限公司 | 低功耗低温漂与工艺无关的电压检测电路 |
| CN100356179C (zh) * | 2004-09-29 | 2007-12-19 | 华为技术有限公司 | 一种信号发生装置和方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217714A (ja) * | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | 高電圧検出回路 |
| JPS6337269A (ja) * | 1986-08-01 | 1988-02-17 | Fujitsu Ltd | モ−ド選定回路 |
| US5019772A (en) * | 1989-05-23 | 1991-05-28 | International Business Machines Corporation | Test selection techniques |
| EP0499673B1 (de) * | 1991-02-21 | 1996-05-08 | Siemens Aktiengesellschaft | Regelschaltung für einen Substratvorspannungsgenerator |
-
1996
- 1996-01-30 JP JP01423296A patent/JP3609185B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-23 US US08/788,121 patent/US5786716A/en not_active Expired - Lifetime
- 1997-01-25 TW TW086100846A patent/TW367411B/zh not_active IP Right Cessation
- 1997-01-27 DE DE69705553T patent/DE69705553T2/de not_active Expired - Lifetime
- 1997-01-27 EP EP97101232A patent/EP0788116B1/en not_active Expired - Lifetime
- 1997-01-30 CN CNB971031932A patent/CN1158671C/zh not_active Expired - Fee Related
- 1997-01-30 KR KR1019970002749A patent/KR100337674B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69705553D1 (de) | 2001-08-16 |
| JP3609185B2 (ja) | 2005-01-12 |
| CN1158671C (zh) | 2004-07-21 |
| DE69705553T2 (de) | 2002-05-29 |
| EP0788116B1 (en) | 2001-07-11 |
| TW367411B (en) | 1999-08-21 |
| EP0788116A1 (en) | 1997-08-06 |
| KR100337674B1 (ko) | 2002-07-18 |
| US5786716A (en) | 1998-07-28 |
| JPH09204798A (ja) | 1997-08-05 |
| CN1162820A (zh) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910017773A (ko) | 버퍼 회로 | |
| KR900001131A (ko) | 반도체 집적회로의 출력회로 | |
| KR930002827A (ko) | 파워 온 검출회로 | |
| KR880003330A (ko) | 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로 | |
| KR960032900A (ko) | 반도체 집적회로용 입력 버퍼 회로 | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| KR970055264A (ko) | 차동 증폭기 | |
| KR970060248A (ko) | 신호 발생기 | |
| KR940024629A (ko) | 통신회로시스템 | |
| KR880008336A (ko) | 반도체 집적회로 장치 | |
| KR960003087A (ko) | 수정발진회로 | |
| KR970029739A (ko) | 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치 | |
| KR950016002A (ko) | 3치 입력 버퍼 회로 | |
| KR960025713A (ko) | 링 발진기 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| KR950002231A (ko) | 단일 단부 입력 논리 게이트를 가진 집적 논리 회로 | |
| KR970066578A (ko) | 고전압 검출기 회로 | |
| KR950022093A (ko) | 비교기 회로 | |
| KR910017743A (ko) | 레벨변환회로 | |
| KR940022773A (ko) | 이씨엘(ecl)회로의 번인 방법 및 장치 | |
| KR960002755A (ko) | 반도체 집적장치의 전원전압 변환회로 | |
| KR970017605A (ko) | 가변논리회로와 그것을 사용한 반도체집적회로장치 | |
| KR950033825A (ko) | 신호선 절환 회로 | |
| KR890012444A (ko) | 증폭 장치 | |
| KR930005026A (ko) | 반도체 메모리 장치의 드라이버 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110421 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |