KR970017605A - 가변논리회로와 그것을 사용한 반도체집적회로장치 - Google Patents
가변논리회로와 그것을 사용한 반도체집적회로장치 Download PDFInfo
- Publication number
- KR970017605A KR970017605A KR1019960039703A KR19960039703A KR970017605A KR 970017605 A KR970017605 A KR 970017605A KR 1019960039703 A KR1019960039703 A KR 1019960039703A KR 19960039703 A KR19960039703 A KR 19960039703A KR 970017605 A KR970017605 A KR 970017605A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- logic circuit
- variable logic
- transistors
- memory cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
메모리셀과 이 메모리셀의 기억정보에 따라 “온” 상태 또는 “오프” 상태가 결정되는 트랜지스터와, 그 트랜지스터와 직렬로 접속되고 입력신호에 의해 “온” 또는 “오프”되는 트랜지스터와, 이들의 트랜지스터의 상태에 따른 전위를 발생하는 트랜지스터와, 발생된 전위를 선택신호에 따라 출력단자에 전달 또는 차단하는 전송수단에 의해 가변논리회로를 구성하도록 했기 때문에, 메모리셀의 기억정보에 따라 “온” 상태 또는 “오프” 상태가 되도록 결정되는 트랜지스터와 직렬로 접속된 트랜지스터를 설치하여 이것을 입력신호에 의해 “온” 상태 또는 “오프” 시키도록 된 가변논리회로.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 관한 가변논리회로의 제1실시예를 나타내는 회로도,
제4도는 본 발명에 관한 가변논리회로(2입력)의 제2실시예를 나타내는 회로도.
Claims (7)
- 메모리셀과, 이 메모리셀의 기억정보에 따라 “온” 상태 또는 “오프” 상태가 결정되는 1 또는 2 이상의 제1트랜지스터와, 상기 제1트랜지스터와 직렬로 접속되어 입력신호에 의해 “온” 또는 “오프”되는 제2트랜지스터와, 상기 제1 및 제2트랜지스터의 상태에 따른 전위를 발생하는 제3트랜지스터와, 발생된 전위를 선택신호에 따라서 출력단자에 전달 또는 차단하는 전송수단에 의해 구성되어 이뤄지는 것을 특징으로 하는 가변논리회로.
- 제1항에 있어서, 상기 메모리셀 및 제1트랜지스터를 각각 다수개 구비함과 동시에 상기 제3트랜지스터는 상기 제1트랜지스터의 반수(半數)로 되고, 제1트랜지스터는 2개씩 쌍을 이루어 상기 제3트랜지스터의 1개에 각각 공통으로 접속되어 이뤄지는 것을 특징으로 하는 가변논리회로.
- 제2항에 있어서, 상기 제1트랜지스터의 각각에 직렬접속된 제2트랜지스터 중 한쪽에는 입력신호가 또 다른쪽에는 입력신호의 반전신호가 공급되도록 구성되어 이뤄지는 것을 특징으로 하는 가변논리회로.
- 제1항 내지 제3항의 어느 한 항에 있어서, 상기 제1 및 제2트랜지스터는 N채널 MOSFET로 이뤄지며, 상기 제3트랜지스터는 P채널 MOSFET로 이뤄지는 것을 특징으로 하는 가변논리회로.
- 제4항에 있어서, 상기 제3트랜지스터의 게이트 단자에는 접지전위가 인가되어 부하저항으로 작용하도록 구성되어 이뤄지는 것을 특징으로 하는 가변논리회로.
- 제4항에 있어서, 상기 제3트랜지스터는 직렬형태의 2개의 P채널 MOSFET로 이뤄지며, 이들 MOSFET의 게이트 단자에는 대응하는 메모리 셀의 기억정보에 따른 전압이 인가되도록 구성되어 이뤄지는 것을 특징으로 하는 가변논리회로.
- 제1항 내지 제6항의 어느 한 항에 있어서, 상기 메모셀은 스태틱형 메모리 셀로 이뤄지며, 그 메모셀을 선택하기 위한 선택신호선과 메모리 셀에 써넣어야 할 데이타를 공급하기 위한 데이타 신호선이 서로 직교하는 방향으로 배열설치되어 이뤄지는 것을 특징으로 하는 가변논리회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7237323A JPH0983348A (ja) | 1995-09-14 | 1995-09-14 | 可変論理回路 |
JP95-237323 | 1995-09-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970017605A true KR970017605A (ko) | 1997-04-30 |
Family
ID=17013676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960039703A KR970017605A (ko) | 1995-09-14 | 1996-09-13 | 가변논리회로와 그것을 사용한 반도체집적회로장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5852365A (ko) |
JP (1) | JPH0983348A (ko) |
KR (1) | KR970017605A (ko) |
TW (1) | TW368780B (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724647B1 (en) | 2000-01-28 | 2004-04-20 | Renesas Technology Corporation | Variable logical circuit, semiconductor integrated circuit, and method for manufacturing semiconductor integrated circuit |
US6529040B1 (en) | 2000-05-05 | 2003-03-04 | Xilinx, Inc. | FPGA lookup table with speed read decoder |
JP6272713B2 (ja) | 2013-03-25 | 2018-01-31 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス及び半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US4910417A (en) * | 1986-09-19 | 1990-03-20 | Actel Corporation | Universal logic module comprising multiplexers |
JPH0611113B2 (ja) * | 1988-01-14 | 1994-02-09 | 川崎製鉄株式会社 | プログラマブル論理素子 |
US5581200A (en) * | 1994-03-04 | 1996-12-03 | Gudger; Keith H. | Stored and combinational logic function generator without dedicated storage elements |
US5442306A (en) * | 1994-09-09 | 1995-08-15 | At&T Corp. | Field programmable gate array using look-up tables, multiplexers and decoders |
US5719507A (en) * | 1995-10-12 | 1998-02-17 | Xilinx, Inc. | Logic gate having transmission gate for electrically configurable device multiplexer |
-
1995
- 1995-09-14 JP JP7237323A patent/JPH0983348A/ja active Pending
-
1996
- 1996-09-13 KR KR1019960039703A patent/KR970017605A/ko not_active Application Discontinuation
- 1996-09-13 US US08/712,554 patent/US5852365A/en not_active Expired - Fee Related
- 1996-09-14 TW TW085111324A patent/TW368780B/zh active
Also Published As
Publication number | Publication date |
---|---|
US5852365A (en) | 1998-12-22 |
JPH0983348A (ja) | 1997-03-28 |
TW368780B (en) | 1999-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950006850A (ko) | 선택기 회로 | |
KR860006876A (ko) | 반도체 장치 | |
KR960009413A (ko) | 디지탈 전압 시프터 및 이를 이용한 시스템 | |
KR930001585A (ko) | 출력 회로 및 반도체 집적 회로 장치 | |
KR970023395A (ko) | 반도체메모리장치 | |
KR890008837A (ko) | 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치 | |
KR950006859A (ko) | 기억 장치 | |
KR910014955A (ko) | 테스트 회로 내장 반도체 메모리 | |
KR910002127A (ko) | 전원절환회로 | |
KR960038997A (ko) | 반도체 메모리장치의 전류센스앰프회로 | |
KR920017123A (ko) | Eeprom | |
KR890013769A (ko) | 중간전위생성회로 | |
KR900010776A (ko) | 메모리를 내장한 집적 회로 | |
KR970016535A (ko) | 어드레스 디코더 | |
KR970017605A (ko) | 가변논리회로와 그것을 사용한 반도체집적회로장치 | |
KR930006875A (ko) | 집적회로 | |
KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
KR950001773A (ko) | 반도체 메모리 장치 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
US20030222701A1 (en) | Level shifter having plurality of outputs | |
KR970017625A (ko) | 가변 배선회로 및 이것을 사용한 반도체집적회로장치 | |
KR920001521A (ko) | 반도체기억장치 | |
KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
KR960035285A (ko) | 시리얼 억세스 메모리 제어 회로 | |
KR930001210A (ko) | 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |