KR960032900A - 반도체 집적회로용 입력 버퍼 회로 - Google Patents

반도체 집적회로용 입력 버퍼 회로 Download PDF

Info

Publication number
KR960032900A
KR960032900A KR1019960005061A KR19960005061A KR960032900A KR 960032900 A KR960032900 A KR 960032900A KR 1019960005061 A KR1019960005061 A KR 1019960005061A KR 19960005061 A KR19960005061 A KR 19960005061A KR 960032900 A KR960032900 A KR 960032900A
Authority
KR
South Korea
Prior art keywords
constant current
mos transistor
current source
reference voltage
pair
Prior art date
Application number
KR1019960005061A
Other languages
English (en)
Other versions
KR100210628B1 (ko
Inventor
히로유끼 고또
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960032900A publication Critical patent/KR960032900A/ko
Application granted granted Critical
Publication of KR100210628B1 publication Critical patent/KR100210628B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 반도체 집적회로용 입력 버퍼 회로에 관한 것으로, 이는 한 쌍의 MOS 트랜지스터로 형성되어 외부로부터 제공된 기준 전압 및 입력 신호를 수신하는 차동 쌍, 이 차동 쌍에 접속된 제1정전류원 MOS 트랜지스터, 차동 쌍에 접속된 로드 회로, 및 제1정전류원 MOS 트랜지스터에 병렬로 접속된 제2정전류원 MOS 트랜지스터를 포함한다. 제2정전류원 MOS 트랜지스터의 게이트 전압은 기준 전압을 수신하는 기준 전압 변환회로에 의해 제어된다. 기준 전압이 상승하면, 기준 전압 변환 회로는 제2정전류원 MOS 트랜지스터의 게이트 전압을 상승시켜, 제2정전류원 MOS 트랜지스터의 ON 저항을 감소시키므로, 기준 전압의 변화 방향과 동일한 방향으로 차동 쌍의 MOS 트랜지스터 쌍의 소스 전위를 변화시킨다.

Description

반도체 집적회로용 입력 버퍼 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도는 본 발명에 의한 MOS 차동 증폭기형 입력 버퍼 회로의 제1실시예의 회로도,
제3A도는 본 발명에 의한 MOS 차동 증폭기형 입력 버퍼 회로의 제2실시예의 회로도.

Claims (8)

  1. 반도체 직접회로용 입력 버퍼 회로에 있어서, 외부로부터 제공된 기준 전압 및 입력 신호를 수신하며 한 쌍의 MOS 트랜지스터들로 형성된 차동 쌍; 정전류를 상기 차동 쌍에 공급하기 위해 상기 차동 쌍에 접속된 제1정전류원 MOS 트랜지스터를 갖는 정전류원; 상기 차동 쌍에 접속된 로드 회로; 상기 제1정전류원 MOS 트랜지스터에 병렬로 접속된 제2정전류원 MOS 트랜지스터; 및 상기 제2정전류원 MOS 트랜지스터의 ON 저항을 변화시켜 상기 기준 전압의 변화 방향과 동일한 방향으로 상기 차동 쌍의 상기 MOS 트랜지스터 쌍의 소스전위를 변화시키도록 상기 제2정전류원 MOS 트랜지스터의 게이트 전극에 인가된 게이트 전압을 제어하기 위해 상기 기준 전압을 수신하도록 접속된 기준 전압 변환 수단을 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  2. 제1항에 있어서, 상기 기준 전압 변환 수단은 제1전원 단자에 접속된 소스 전극, 상기 제2정전류원 MOS 트랜지스터의 상기 게이트 전극에 접속된 출력 노드에 공통으로 접속된 게이트 전극 및 드레인 전극을 갖는 제1도전형의 제1MOS 트랜지스터; 및 제2전원 단자에 접속된 소그 전극, 상기 출력 노드에 접속된 드레인 전극 및 상기 기준 전압을 수신하도록 접속된 게이트 전극을 갖는 상기 제1도전형과 반대인 제2도전형의 제2MOS 트랜지스터를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  3. 제1항에 있어서, 상기 차동 쌍의 상기 MOS 트랜지스터 쌍은 서로 공통으로 접속된 소스 전극, 상기 기준 전압을 수신하도록 접속되는 상기 MOS 트랜지스터 쌍 중 한 트랜지스터의 게이트 전극, 및 상기 입력 신호를 수신하도록 접속되는 상기 MOS 트랜지스터 쌍 중 다른 트랜지스터의 게이트 전극을 포함하고; 상기 로드 회로는 상기 차동 쌍과 제1전원 단자 사이에 접속되며, 상기 제1정전류원 MOS 트랜지스터는 제2전원 단자와 상기 차동 쌍의 상기 MOS 트랜지스터 쌍의 공통 접속 소스 전극들과의 사이에 접속되며, 상기 제1정전류원 MOS 트랜지스터의 게이트 전극은 고정 전압에 접속되어, 상기 정전류를 상기 차동 쌍에 공급하는 것을 특징으로 하는 입력 버퍼 회로.
  4. 제3항에 있어서, 상기 기준 전압 변환 수단은 상기 제2전원 단자에 접속된 소스 전극, 상기 제2정전류원 MOS 트랜지스터의 상기 게이트 전극에 접속된 출력 노드에 공통으로 접속된 게이트 전극 및 드레인 전극을 갖는 제1도전형의 제1MOS 트랜지스터; 및 상기 제1전원 단자에 접속된 소그 전극, 상기 출력 노드에 접속된 드레인 전극 및 상기 기준 전압을 수신하도록 접속된 게이트 전극을 갖는 상기 제1도전형과 반대인 제2도전형의 제2MOS 트랜지스터를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  5. 제4항에 있어서, 상기 로드 회로는 상기 제1전원 단자에 접속된 소스 전극, 및 상기 MOS 트랜지스터 쌍 중 상기 다른 트랜지스터의 상기 드레인 전극에 접속된 드레인 전극을 갖는 상기 제2도전형의 제3MOS 트랜지스터; 및 상기 제1전원 단자에 접속된 소스 전극, 상기 MOS 트랜지스터 쌍 중 상기 한 트랜지스터의 상기 드레인 전극에 및 상기 제3MOS 트랜지스터의 게이트 전극에 접속된 게이트 전극 및 드레인 전극을 갖는 상기 제2도전형의 제4MOS 트랜지스터를 구비한 전류 미러 회로를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  6. 제3항에 있어서, 상기 제1전원 단자에 접속된 소스 전극, 및 상기 MOS 트랜지스터 쌍 중 상기 다른 트랜지스터의 상기 드레인 전극에 접속된 드레인 전극을 갖는 상기 제2도전형의 제3MOS 트랜지스터; 및 상기 제1전원 단자에 접속된 소그 전극, 상기 MOS 트랜지스터 쌍 중 상기 한 트랜지스터의 상기 드레인 전극에 및 상기 제3MOS 트랜지스터의 게이트 전극에 접속된 게이트 전극 및 드레인 전극을 갖는 제2도전형의 제4MOS 트랜지스터를 구비한 전류 미러 회로를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  7. 반도체 집적회로용 입력 버퍼 회로에 있어서, 외부로부터 제공된 기준 전압 및 입력 신호를 수신하며 한 쌍의 MOS 트랜지스터들로 형성된 차동 쌍; 상기 차동 쌍과 제1전원 단자 사이에 접속된 정전류원; 상기 차동 쌍과 제2전원 단자 사이의 로드 회로; 및 상기 기준 전압의 변화 방향과 동일한 방향으로 상기 차동 쌍의 상기 MOS 트랜지스터 쌍의 소그 전위를 변화시키도록 상기 정전류를 제어하기 위해 상기 기준 전압을 수신하는 기준 전압 변환 수단을 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  8. 제7항에 있어서, 상기 정전류원은 상기 차동 쌍과 상기 제1전원 단자 사이에 접속되어, 고정 바이어스 전압에 접속된 게이트 전극을 갖는 제1정전류원 MOS 트랜지스터; 및 상기 기준 전압 변환 수단으로부터 공급되어, 상기 제2정전류원 MOS 트랜지스터의 ON 저항을 감소시켜 상기 기준 전압의 변화 방향과 동일한 방향으로 상기 차동 쌍의 상기 MOS 트랜지스터 쌍의 상기 소스 전위를 변화시키도록 상기 기준 전압이 상승할 때 상기 기준 전압 변환 수단이 상기 제2정전류원 MOS 트랜지스터의 상기 게이트 전압을 상승시키는 방식으로 상기 기준 전압 변환 수단에 의해 제어되는 게이트 전압을 수신하도록 접속된 게이트 전극을 가지며 상기 제1정전류원 MOS 트랜지스터에 병렬로 접속된 제2정전류원 MOS 트랜지스터를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960005061A 1995-02-28 1996-02-28 반도체 집적회로용 입력 버퍼 회로 KR100210628B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7040187A JP2666759B2 (ja) 1995-02-28 1995-02-28 半導体集積回路の入力バッファ回路
JP95-40187 1995-02-28

Publications (2)

Publication Number Publication Date
KR960032900A true KR960032900A (ko) 1996-09-17
KR100210628B1 KR100210628B1 (ko) 1999-07-15

Family

ID=12573785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005061A KR100210628B1 (ko) 1995-02-28 1996-02-28 반도체 집적회로용 입력 버퍼 회로

Country Status (3)

Country Link
US (1) US5736871A (ko)
JP (1) JP2666759B2 (ko)
KR (1) KR100210628B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE509882C2 (sv) * 1995-11-10 1999-03-15 Ericsson Telefon Ab L M Mottagarkrets innefattande parallella ingångskretsar
US5990708A (en) * 1997-02-03 1999-11-23 Texas Instruments Incorporated Differential input buffer using local reference voltage and method of construction
US5907249A (en) * 1997-02-19 1999-05-25 S3 Incorporated Voltage tolerant input/output buffer
KR100297707B1 (ko) * 1997-10-13 2001-08-07 윤종용 반도체메모리장치의입력버퍼
US6144218A (en) * 1998-01-23 2000-11-07 Intel Corporation High speed analog compensated input buffer
JPH11312392A (ja) 1998-04-28 1999-11-09 Nec Corp レベル検出回路
US7239198B1 (en) * 1998-12-14 2007-07-03 Ati International Srl Single gate oxide differential receiver and method
KR100370233B1 (ko) * 1999-05-19 2003-01-29 삼성전자 주식회사 입력버퍼 회로
US6414539B1 (en) * 2001-03-29 2002-07-02 Intel Corporation AC timings at the input buffer of source synchronous and common clock designs by making the supply for differential amplifier track the reference voltage
KR100426990B1 (ko) * 2001-06-27 2004-04-13 삼성전자주식회사 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로
JP3874247B2 (ja) * 2001-12-25 2007-01-31 株式会社ルネサステクノロジ 半導体集積回路装置
JP3667700B2 (ja) * 2002-03-06 2005-07-06 エルピーダメモリ株式会社 入力バッファ回路及び半導体記憶装置
US20040263213A1 (en) * 2003-06-26 2004-12-30 Oliver Kiehl Current source
US7230486B2 (en) * 2004-12-23 2007-06-12 Micron Technology, Inc. Low voltage CMOS differential amplifier
DE102005007579A1 (de) * 2005-02-18 2006-08-24 Infineon Technologies Ag Empfängerschaltung
KR100673900B1 (ko) * 2005-03-21 2007-01-25 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
US7352229B1 (en) 2006-07-10 2008-04-01 Altera Corporation Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling
US7961007B2 (en) * 2009-04-30 2011-06-14 Apple Inc. Receiver to match delay for single ended and differential signals
US8432185B2 (en) 2011-05-25 2013-04-30 Apple Inc. Receiver circuits for differential and single-ended signals
US8410814B2 (en) 2011-06-16 2013-04-02 Apple Inc. Receiver circuits for differential and single-ended signals
WO2014148372A1 (ja) * 2013-03-21 2014-09-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
FI20150334A (fi) 2015-01-14 2016-07-15 Artto Mikael Aurola Paranneltu puolijohdekokoonpano
CN105955390A (zh) * 2016-07-01 2016-09-21 唯捷创芯(天津)电子技术股份有限公司 低压差线性稳压器模块、芯片及通信终端

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175451A (en) * 1990-10-08 1992-12-29 Sharp Kabushiki Kaisha Biasing circuit for sense amplifier
GB2262675A (en) * 1991-12-20 1993-06-23 Codex Corp Comparator start-up arrangement
US5343086A (en) * 1992-11-06 1994-08-30 Intel Corporation Automatic voltage detector control circuitry
US5317214A (en) * 1993-03-09 1994-05-31 Raytheon Company Interface circuit having differential signal common mode shifting means
US5451898A (en) * 1993-11-12 1995-09-19 Rambus, Inc. Bias circuit and differential amplifier having stabilized output swing

Also Published As

Publication number Publication date
US5736871A (en) 1998-04-07
JPH08237103A (ja) 1996-09-13
JP2666759B2 (ja) 1997-10-22
KR100210628B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
KR930022368A (ko) 제조공정의 추가없이 온도 보상된 기준전압 발생회로 및 이를 사용하는 반도체 장치
KR970063901A (ko) 연산증폭회로
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR900002566A (ko) 버퍼회로
KR950010340A (ko) 정 전류 발생 장치
KR960039566A (ko) 차동증폭 및 출력오프셋회로와 이를 구비한 반도체집적회로 및 노이즈 제거방법
KR970055264A (ko) 차동 증폭기
KR860007753A (ko) 반도체 집전회로
KR950004534A (ko) 레벨 쉬프터
KR910019342A (ko) 기준전압과 상응한 출력신호를 공급하는 버퍼회로
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR940024629A (ko) 통신회로시스템
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR940012851A (ko) 차동 전류원 회로
KR960009401A (ko) 비교기 회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR960036289A (ko) 정밀 전류 제한 회로
KR940023028A (ko) 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로
KR910017735A (ko) 증폭기 장치
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee