KR880000966A - 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치 - Google Patents
메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR880000966A KR880000966A KR870005730A KR870005730A KR880000966A KR 880000966 A KR880000966 A KR 880000966A KR 870005730 A KR870005730 A KR 870005730A KR 870005730 A KR870005730 A KR 870005730A KR 880000966 A KR880000966 A KR 880000966A
- Authority
- KR
- South Korea
- Prior art keywords
- clock generator
- memory cell
- address
- semiconductor memory
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 반도체 메모리 장치를 나타내며, 제4도는 제3도의 장치에 있는 클록발생기의 구조를 나타내며, 제5도는 제3도의 장치에 있는 블록선택기의 구조를 나타내며,
Claims (5)
- 각각의 메모리셀 블록이 행디코더 및 열디코더와 동작적으로 연결된 다수의 메모리셀 블록으로 구성된 메모리셀 어레이 ; 각각의 클록 발생기 부분이 상기 각각의 메모리셀 블록에 대응하는 다수의 클록 발생기 부분으로 구성되는 클록 발생기 수단 및 지정된 어드레스의 행어드레스에 일치하여 상기 클록 발생기 부분 중의 하나로 선택하기 위한 블록 선택기 수단으로 구성되며, 이에 의해 상기 선택된 메모리셀 블록에 대응하는 클록 발생기 부분만이 상기 지정된 어드레스에 의해 동작되는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 클록 발생기 부분의 각각은 블록 선택기로부터 신호를 수신하는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 클록 선택기는 다수의 NAND 게이트 및 반전기의 직렬 연결을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제3항에 있어서, 상기 NAND 게이트의 일입력단자는 어드레스 구동 발생기로부터 신호를 수신하며, 반면에 다른 입력단자는 어드레스 버퍼로부터 어드레스 비트를 수신하는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 클록 발생기 부분의 각각은 워드 구동기와 센스증폭기 및 입력/출력 회로용 신호를 전달하기 위해 소정 지연 시간을 갖고 동작하는 직렬 연결된 버퍼를 포함하는 것을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61131443A JPS62287499A (ja) | 1986-06-06 | 1986-06-06 | 半導体メモリ装置 |
JP131443 | 1986-06-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880000966A true KR880000966A (ko) | 1988-03-30 |
KR910000388B1 KR910000388B1 (ko) | 1991-01-24 |
Family
ID=15058077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870005730A KR910000388B1 (ko) | 1986-06-06 | 1987-06-05 | 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4905201A (ko) |
EP (1) | EP0249413B1 (ko) |
JP (1) | JPS62287499A (ko) |
KR (1) | KR910000388B1 (ko) |
DE (1) | DE3789783D1 (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01220291A (ja) * | 1988-02-29 | 1989-09-01 | Nec Corp | 半導体メモリ装置 |
US5208782A (en) * | 1989-02-09 | 1993-05-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement |
US5093809A (en) * | 1989-04-21 | 1992-03-03 | Siemens Aktiengesellschaft | Static memory having pipeline registers |
JPH03180933A (ja) * | 1989-12-08 | 1991-08-06 | Matsushita Electric Ind Co Ltd | スタックメモリ |
US5036493A (en) * | 1990-03-15 | 1991-07-30 | Digital Equipment Corporation | System and method for reducing power usage by multiple memory modules |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
EP1022641B2 (en) * | 1990-04-18 | 2015-07-01 | Rambus Inc. | System containing a plurality of DRAMS and a bus |
US6751696B2 (en) | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
US5159572A (en) * | 1990-12-24 | 1992-10-27 | Motorola, Inc. | DRAM architecture having distributed address decoding and timing control |
KR950010622B1 (ko) * | 1992-05-20 | 1995-09-20 | 삼성전자주식회사 | 비트라인 센싱 제어회로 |
US5608896A (en) * | 1992-05-28 | 1997-03-04 | Texas Instruments Incorporated | Time skewing arrangement for operating memory devices in synchronism with a data processor |
JP2739802B2 (ja) * | 1992-12-01 | 1998-04-15 | 日本電気株式会社 | ダイナミックram装置 |
JP2697633B2 (ja) * | 1994-09-30 | 1998-01-14 | 日本電気株式会社 | 同期型半導体記憶装置 |
KR100214262B1 (ko) * | 1995-10-25 | 1999-08-02 | 김영환 | 메모리 장치 |
GB2308469A (en) * | 1995-12-22 | 1997-06-25 | Motorola Inc | Power conserving clocking system |
KR100326268B1 (ko) | 1998-10-28 | 2002-05-09 | 박종섭 | 디코딩시의동작마진확보를위한디코딩장치및그방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7314271A (nl) * | 1973-10-17 | 1975-04-21 | Philips Nv | Vastestof-geheugeninrichting. |
US3855580A (en) * | 1974-01-11 | 1974-12-17 | Gte Automatic Electric Lab Inc | Memory system including addressing arrangement |
US3935565A (en) * | 1974-08-19 | 1976-01-27 | Sperry Rand Corporation | Signal generator comprising an addressable memory |
US4183095A (en) * | 1978-09-01 | 1980-01-08 | Ncr Corporation | High density memory device |
JPS57118599U (ko) * | 1981-01-14 | 1982-07-23 | ||
JPH0632217B2 (ja) * | 1981-06-29 | 1994-04-27 | 富士通株式会社 | 半導体記憶装置 |
JPS58105489A (ja) * | 1981-12-16 | 1983-06-23 | Toshiba Corp | ダイナミツクrom |
JPS60246088A (ja) * | 1984-05-21 | 1985-12-05 | Hitachi Ltd | 半導体記憶装置 |
JPS618796A (ja) * | 1984-06-20 | 1986-01-16 | Nec Corp | ダイナミツクメモリ |
US4701843A (en) * | 1985-04-01 | 1987-10-20 | Ncr Corporation | Refresh system for a page addressable memory |
-
1986
- 1986-06-06 JP JP61131443A patent/JPS62287499A/ja active Pending
-
1987
- 1987-06-05 US US07/059,063 patent/US4905201A/en not_active Expired - Lifetime
- 1987-06-05 EP EP87304997A patent/EP0249413B1/en not_active Expired - Lifetime
- 1987-06-05 KR KR1019870005730A patent/KR910000388B1/ko not_active IP Right Cessation
- 1987-06-05 DE DE3789783T patent/DE3789783D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4905201A (en) | 1990-02-27 |
DE3789783D1 (de) | 1994-06-16 |
EP0249413A2 (en) | 1987-12-16 |
KR910000388B1 (ko) | 1991-01-24 |
EP0249413A3 (en) | 1989-12-27 |
EP0249413B1 (en) | 1994-05-11 |
JPS62287499A (ja) | 1987-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880000966A (ko) | 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치 | |
KR850004684A (ko) | 반도체 기억 장치 | |
KR920008768A (ko) | 반도체기억장치 | |
KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
KR860004409A (ko) | 반도체 기억장치 | |
KR860003611A (ko) | 반도체 메모리 장치 | |
KR850008569A (ko) | 반도체 메모리장치 | |
KR870009397A (ko) | 불휘발성 반도체기억장치 | |
KR850700177A (ko) | 메모리 장치 | |
KR860003603A (ko) | 반도체 메모리 | |
KR900000904A (ko) | 반도체기억장치와 이것을 이용한 데이터패스(data path) | |
KR880011797A (ko) | 반도체 기억장치 | |
KR850002637A (ko) | 반도체 기억장치 | |
KR950006852A (ko) | 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치 | |
KR960030409A (ko) | 반도체 기억장치 | |
KR880011812A (ko) | 반도체 기억장치내로 데이타를 병렬 입력시키기 위한 방법 및 이 방법을 수행하기 위한 회로 | |
KR890015270A (ko) | 반도체메모리장치 | |
KR860006790A (ko) | 반도체 기억장치 | |
KR890004323A (ko) | 반도체 기억장치 | |
KR850004856A (ko) | 프로그래머블 반도체 메모리장치 | |
KR900002305A (ko) | 반도체 기억장치 | |
KR920020501A (ko) | 반도체 기억 장치 | |
KR930005036A (ko) | 반도체 메모리 장치의 리던던트 셀어레이 배열방법 | |
KR900002310A (ko) | 반도체기억장치의 디코드방법 및 그 방법을 채택한 반도체 기억장치 | |
US4868788A (en) | Semiconductor memory device with improved word line drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060110 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |