KR870002590A - 상보형 반도체 메모리장치 - Google Patents

상보형 반도체 메모리장치 Download PDF

Info

Publication number
KR870002590A
KR870002590A KR1019860006723A KR860006723A KR870002590A KR 870002590 A KR870002590 A KR 870002590A KR 1019860006723 A KR1019860006723 A KR 1019860006723A KR 860006723 A KR860006723 A KR 860006723A KR 870002590 A KR870002590 A KR 870002590A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
complementary semiconductor
signal
mis transistor
Prior art date
Application number
KR1019860006723A
Other languages
English (en)
Other versions
KR900002662B1 (ko
Inventor
도미오 나까노
요시히로 다께마에
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR870002590A publication Critical patent/KR870002590A/ko
Application granted granted Critical
Publication of KR900002662B1 publication Critical patent/KR900002662B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

상보형 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 억세스 게이트 MOS 트랜지스터와 워드선 드라이버 MOS 트랜지스터 양자가 N 채널형인 반도체 메모리장치를 도시한 회로도.
제 2 도는 제 1 도에 도시된 장치의 동작을 도시한 파형도.
제 3 도는 α선 충돌에 의한 셀의 영향을 도시한 제 1 도에 도시된 셀의 단면도.
제 7 도는 본 발명의 실시예로서 상보형 반도체 메모리장치를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
71 : 디코딩회로 72, 90 : 구동회로
73, 100 : 메모리셀 어레이

Claims (7)

  1. 상보형 반도체 메모리장치에 있어서, 각셀(MCp; MCpo)이 다수 워드선 각각에 접속된 억세스 게이트를 위한 제 1 도전형의 제 1 MIS 트랜지스터(Qp; Qp1; QP2)를 갖는 메모리셀 어레이(73 ; 100) ; 어드레스 신호 입력을 디코딩하며 상기 디코딩의 결과에 기하여 선택신호를 발생하는 디코딩회로(71) ,및 상기 제 1 도전형에 반대되는 제 2 도전형의 제 2 MIS 트랜지스터(Q80)를 갖추고 있으며 상기 선택신호에 따라 상기 다수 워드선중에서 특정워드선을 선택하는 구동회로(72,90)로 구성되는 것을 특징으로 하는 상보형 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 메모리셀 어레이(73, 100)내의 상기 제 1 MIS 트랜지스터(Qp; QP1; Qp2)가 P 채널형이며 상기 구동회로(72, 90)내의 상기 제 2 MIS 트랜지스터(Q80)가 N채널형인 것을 특징으로 하는 상보형 반도체 메모리장치.
  3. 제 2 항에 있어서, 상기 구동회로(90)는 더욱이 상기 제 2 MIS 트랜지스터(Q80)와 상보적으로 접속된 제 3 P채널형 MIS 트랜지스터(Q90)로 구성되는 것을 특징으로 하는 상보형 반도체 메모리장치.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 메모리셀 어레이(73)내의 각셀이 다이나믹형 RAM 구조인 것을 특징으로 하는 상보형 반도체 메모리장치.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 메모리 셀 어레이(100) 내의 각 셀(MCpo)이 스태틱(static)형 RAM 구조인 것을 특징으로 하는 상보형 반도체 메모리장치.
  6. 제 1 항에 있어서, 상기 디코딩 회로(71)는 디코더(71A)와 프리디코더(71B)로 구성되며, 상기 디코더가 상기 특정 워드선을 포함하는 워드선의 그룹을 선택하는 제 1 신호를 발생하고, 상기 프리디코더는 소정 타이밍에서 상기 특정 워드선을 작동하기 위하여 제 2 신호를 발생하는 것을 특징으로 하는 상보형 반도체 메모리장치.
  7. 제 6 항에 있어서, 상기 구동회로(72 , 90)가 상기 제 2 신호를 상기 제 1 신호에 응하여 상기 특정 워드선으로 전송하는 것을 특징으로 하는 상보형 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860006723A 1985-08-14 1986-08-14 상보형 반도체 메모리장치 KR900002662B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP178959 1980-12-19
JP60-178959 1985-08-14
JP60178959A JPS6238592A (ja) 1985-08-14 1985-08-14 相補型メモリの行選択線駆動回路

Publications (2)

Publication Number Publication Date
KR870002590A true KR870002590A (ko) 1987-03-31
KR900002662B1 KR900002662B1 (ko) 1990-04-21

Family

ID=16057650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006723A KR900002662B1 (ko) 1985-08-14 1986-08-14 상보형 반도체 메모리장치

Country Status (4)

Country Link
EP (1) EP0212946B1 (ko)
JP (1) JPS6238592A (ko)
KR (1) KR900002662B1 (ko)
DE (1) DE3674862D1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720158B2 (ja) * 1988-01-22 1998-02-25 株式会社日立製作所 半導体記憶装置
JP2698185B2 (ja) * 1989-09-13 1998-01-19 エバタ株式会社 管継手
US5265056A (en) * 1989-12-28 1993-11-23 International Business Machines Corporation Signal margin testing system for dynamic RAM
DE69023467T2 (de) * 1989-12-28 1996-06-20 Ibm Signalspielraumprüfsystem.
JPH07111826B2 (ja) * 1990-09-12 1995-11-29 株式会社東芝 半導体記憶装置
US5075571A (en) * 1991-01-02 1991-12-24 International Business Machines Corp. PMOS wordline boost cricuit for DRAM

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156940A (en) * 1978-03-27 1979-05-29 Rca Corporation Memory array with bias voltage generator
US4189782A (en) * 1978-08-07 1980-02-19 Rca Corporation Memory organization
JPS573289A (en) * 1980-06-04 1982-01-08 Hitachi Ltd Semiconductor storing circuit device
EP0061289B1 (en) * 1981-03-17 1988-07-27 Hitachi, Ltd. Dynamic type semiconductor monolithic memory
JPS58169958A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd Ｍｉｓスタテイツク・ランダムアクセスメモリ
JPS5975492A (ja) * 1982-10-22 1984-04-28 Nec Corp ワ−ド線駆動回路
JPS6129492A (ja) * 1984-07-19 1986-02-10 Seiko Epson Corp 半導体メモリ
DE3427454A1 (de) * 1984-07-25 1986-01-30 Siemens AG, 1000 Berlin und 8000 München Integrierte schaltung fuer einen in komplementaerer schaltungstechnik aufgebauten dynamischen halbleiterspeicher

Also Published As

Publication number Publication date
JPH0585993B2 (ko) 1993-12-09
DE3674862D1 (de) 1990-11-15
EP0212946B1 (en) 1990-10-10
EP0212946A2 (en) 1987-03-04
JPS6238592A (ja) 1987-02-19
EP0212946A3 (en) 1988-08-31
KR900002662B1 (ko) 1990-04-21

Similar Documents

Publication Publication Date Title
KR970051195A (ko) 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치
US4514829A (en) Word line decoder and driver circuits for high density semiconductor memory
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
KR950012729A (ko) 반도체 집적회로 장치
KR920013653A (ko) 반도체 기억장치
KR880003332A (ko) 집적 메모리 회로
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR880011797A (ko) 반도체 기억장치
KR960025725A (ko) 반도체 메모리장치의 워드라인 디코딩회로
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
KR850008563A (ko) 반도체 메모리 장치
KR960030409A (ko) 반도체 기억장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR870002593A (ko) 불휘발성 반도체 기억장치
KR960042734A (ko) 계급적 컬럼선택라인구조를 가지는 반도체 메모리장치
KR920017123A (ko) Eeprom
KR860006790A (ko) 반도체 기억장치
KR970060221A (ko) 주워드선과 이 주워드선에 상응하게 제공되는 서브워드선을 갖는 반도체 메모리
KR870002590A (ko) 상보형 반도체 메모리장치
KR930010997A (ko) 디코더 회로
KR860008562A (ko) 비트선 구동기 및 트랜지스터 조합체
KR970016535A (ko) 어드레스 디코더

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930322

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee