KR970029019A - 파이프라인 가산기 - Google Patents
파이프라인 가산기 Download PDFInfo
- Publication number
- KR970029019A KR970029019A KR1019950040742A KR19950040742A KR970029019A KR 970029019 A KR970029019 A KR 970029019A KR 1019950040742 A KR1019950040742 A KR 1019950040742A KR 19950040742 A KR19950040742 A KR 19950040742A KR 970029019 A KR970029019 A KR 970029019A
- Authority
- KR
- South Korea
- Prior art keywords
- bits
- bit
- adder
- addition
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
본 발명은 파이프라인 가산기에 관한 것으로서, 2n비트데이타 A, B의 가산연산을 위해 상위 n비트와 하위 n비트로 나누어 A와 B의 상, 하위 비트들을 소정의 클럭신호에 따라서 멀티플렉싱하고, 각 하위 n비트들을 우선적으로 출력하는 2개의 2×1멀티플렉서, 하위 n비트들에 대하여 가산연산을 수행하고, 가산연산 결과 생성되는 캐리데이타를 상위 n비트들의 가산연산에 캐리로 사용하는 n비트 가산기, n비트 가산기에서 출력되는 하위 n비트들의 가산결과를 클럭신호에 따라 저장하는 파이프라인 레지스터, 파이프라인 레지스터에서 출력되는 하위 n비트 가산결과를 누적하는 하위 n비트 누적기와, n비트 가산기에서 출력되는 상위 n비트들의 가산결과를 누적하는 상위 n비트 누적기로 구성되어 하위 n비트 누적기의 출력과 상위 n비트 누적기의 출력을 연결하여 A, B의 가산연산 결과로 출력한다. 따라서, 파이프라인 개념을 도입하여 n비트 가산기로부터 2n비트 가산기를 구현함으로써 가산기의 면적을 줄이면서 고속으로 연산을 수행할 수 있도록 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 파이프라인 가산기를 나타낸 블럭도,
제2a_2e도는 제1도에 있어서 각부의 동작타이밍도,
제3도는 제1도에 있어서 캐리 레지스터에 인가되는 캐리 클럭 발생방법을 설명하기 위한 회로도.
Claims (1)
- 2n비트데이타 A, B의 가산연산을 위해 상위 n비트와 하위 n비트로 나누어 A와 B의 상, 하위 비트들을 소정의 클럭신호에 따라서 멀티플렉싱하고, 상기 각 하위 n비트들을 우선적으로 출력하기 위한 2개의 2×1멀티플렉서; 상기 2개의 2×1멀티플렉서에서 출력되는 하위 n비트들에 대하여 가산연산을 수행하고, 가산연산 결과 생성되는 캐리데이타를 상위 n비트들의 가산연산에 캐리로 사용하는 n비트 가산기; 상기 n비트 가산기에서 출력되는 하위 n비트들의 가산결과를 상기 클럭신호에 따라 저장하는 파이프라인 레지스터; 상기 파이프라인 레지스터에서 출력되는 하위 n비트 가산결과를 누적하는 하위 n비트 누적기; 및 상기 n비트 가산기에서 출력되는 상위 n비트들의 가산결과를 누적하는 상위 n비트 누적기로 포함하여 상기 하위 n비트 누적기의 출력과 상기 상위 n비트 누적기의 출력을 연결하여 A, B의 가산연산 결과로 출력하는 것을 특징으로 하는 파이프라인 가산기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950040742A KR970029019A (ko) | 1995-11-10 | 1995-11-10 | 파이프라인 가산기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950040742A KR970029019A (ko) | 1995-11-10 | 1995-11-10 | 파이프라인 가산기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970029019A true KR970029019A (ko) | 1997-06-26 |
Family
ID=66587082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950040742A KR970029019A (ko) | 1995-11-10 | 1995-11-10 | 파이프라인 가산기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970029019A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101974779B1 (ko) * | 2018-04-16 | 2019-05-02 | 고려대학교 세종산학협력단 | 16비트 이하 양의 정수용 파이프라인형 제곱기 |
-
1995
- 1995-11-10 KR KR1019950040742A patent/KR970029019A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101974779B1 (ko) * | 2018-04-16 | 2019-05-02 | 고려대학교 세종산학협력단 | 16비트 이하 양의 정수용 파이프라인형 제곱기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970049482A (ko) | 비동기 fifo에서 반-충만 및 반-빈 플래그를 발생시키기 위한 상태기계설계 | |
| KR970029019A (ko) | 파이프라인 가산기 | |
| KR960036681A (ko) | 블럭킹 현상을 제거하기 위한 움직임 보상장치 | |
| KR970078195A (ko) | 자기 동기식 셀 페이로드 병렬 스크램블러 | |
| KR960012890A (ko) | 전전자 교환기의 피씨엠 데이터 송신회로 | |
| KR970059919A (ko) | 나머지 계산방법 및 회로 | |
| KR960011711A (ko) | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 | |
| DE60329915D1 (de) | Datenerfassungssystem | |
| KR940023099A (ko) | 데이타의 직/병렬변환방법 및 장치 | |
| KR960001978A (ko) | 배럴 쉬프터 회로 | |
| JPH06101715B2 (ja) | 多重・分離方式 | |
| KR970049703A (ko) | 인크리먼트 및 디크리먼트 장치 | |
| KR970056128A (ko) | 신드롬 생성장치 | |
| RU2009138613A (ru) | Устройство для формирования остатка по заданному модулю | |
| KR900015474A (ko) | 디지탈 데이타 팽창 방법 및 데이타 팽창 회로 | |
| KR910012917A (ko) | 워드 디인터리브(Word Deinterleave) 회로 | |
| KR970049465A (ko) | 고속 곱셈기 | |
| KR970051119A (ko) | 선입선출 버퍼 메모리 장치 및 그 상태 플래그 발생방법 | |
| KR980006915A (ko) | 최대값 추출기 | |
| KR960042402A (ko) | 내부클럭 발생기 | |
| JPH02198236A (ja) | 多重処理形パリティ演算回路 | |
| KR950022091A (ko) | 동기식 전송장치의 오버헤드 타이밍 검출회로 | |
| KR950033809A (ko) | 수정형 부스승산기에 있어서 부분곱 행 생성회로 | |
| KR970051268A (ko) | 반도체 메모리 장치의 내부 클럭 발생 회로 | |
| KR19990056044A (ko) | 동기식 전송장비의 위상동기 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |