KR970049465A - 고속 곱셈기 - Google Patents

Abstract

본 발명은 설계하고자 하는 최대 비트의 곱셈기를 설계하고, 설계된 곱셈기의 내부에 설계자의 규격에 따라서 원하는 범위가지만 곱셈을 수행하게 함으로써, 곱셈 처리시간의 단축과 기억용량을 최소화를 실현한 고속곱셈기에 관한 것으로서, 곱셈을 수행할 수 두수의 데이터를 저장하는 입력 레지스터; 상기 입력 레지스터에 저장된 두 수를 곱한 결과를 할당된 자리비트에 따라 저장하는 출력 레지스터;, 곱셈의 결과, 상기 출력 레지스터의 자리 비트에 대응하는 각 자리 비트에 발생된 캐리-아웃을 저장하는 캐리 아웃버퍼; 및 사용자가 원하는 유효자리까지만을 출력하기 위한 명령을 입력 받아 해당되는 자리수만큼의 데이터를 출력시키는 곱셈기 출력 스위치 발생기를 포함한다.

따라서, 상술한 바와 같이 본 발명에 따른 고속 곱셈기는 곱셈을 수행하고자 하는 데이터의 비트에 따라 서브세트의 저장장치를 일부만 사용하게 함으로써 곱셈처리 속도의 향상을 높이는 효과를 갖는다.

Description

고속 곱셈기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 고속 곱셈기를 설명하기 위한 개략적인 도면이다,

제3도는 본 발명에 따른 일실시예를 보이는 도면이다.

Claims (1)

1. 고속 곱셈기에 있어서, 곱셈을 수행할 두 수의 데이터를 저장하는 입력 레지스터; 상기 입력 레지스터에 저장된 두 수를 곱한 결과를 할당된 자리비트에 따라 저장하는 출력 레지스터; 곱셈의 결과, 상기 출력 레지스터의 자리 비트에 대응하는 각 자리 비트에 발생된 캐리-아웃을 저장하는 캐리 아웃버퍼; 및 사용자가 원하는 유효자리까지만을 출력하기 위한 명령을 입력 받아 해당되는 자리수만큼의 데이터를 출력시키는 곱셈기 출력 스위치 발생기를 포함하는 것을 특징으로 하는 고속 곱셈기.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.