JPH02198236A - 多重処理形パリティ演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線障害の監視に適したパリティピット伝送方
式を採用する伝送端局装置等における回線多重化信号レ
ベルのパリティ演算回路に関する。

〔従来の技術〕

従来、多重回線信号レベルでの回線単位のパリティ演算
においては、多重回線の速度が多元であるためにパリテ
ィ演算の演算結果を一時保持する素子としてリード／ラ
イトメモリを用いる必要がある。

〔発明が解決しようとする課題〕

第４図に示すように従来の多重処理形パリティ演算回路
４１は、多重回線の速度が多元であるためにパリティ演
算の演算値及びパリティ結果を一時保持する素子として
リード／ライトメモリ４２を用いている。そしてメモリ
４２へのアクセスを一演算周期で行う必要があるので、
演算信号を直並列変換回路４３によって低速度にしてメ
モリの読み書きを可能とする必要がある。また、直並列
変換を行うと１回の演算が複雑になりパリティ演算回路
の規模が大きくなる欠点がある。

本発明は多重回線の速度が一元である場合、すなわち同
速度のビットレートの信号を多重化した信号に対して、
前記多元である多重回線に対する多重処理形パリティ演
算回路よりも更に小形な多重処理形パリティ演算回路を
提供する。

〔課題を解決するための手段〕

本発明による多重処理形パリティ演算回路は、同一速度
の複数回線が多重化されたデータ列と前記データ列の１
フレーム前までの同一回線のパリティ演算値と前記デー
タ列の先頭フレームで各回線の演算値を初期化する初期
化パルスとを入力するパリティ演算回路と、パリティ演
算後の新たな演算値を一時記憶するＤフリップフロップ
と、各回線単位のパリティ演算結果の最終値を退避する
シフトレジスタと、各回線のデータ列の第１ビット目で
前記シフトレジスタの出力を選択し他のタイミングで前
記Ｄフリップフロップの出力を選択する選択回路とを有
し、あるいは同一速度の複数データ列を並直列変換して
多重化されたデータ列と前記データ列の１フレーム前ま
での同一回線のパリティ演算値と前記データ列の先頭フ
レームで各回線の演算値を初期化する初期化パルスとを
入力するパリティ演算回路と、各回線単位のパリティ演
算結果を退避するシフトレジスタとを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第一の実施例を示すブロック図である
。同図においてパリティ演算値保持用フリップフロップ
１３から出力される１サイクル前のパリティ演算値と入
力直列信号ＩＮとを使ってパリティ演算回路１１により
演算された値は、パリティ演算値保持用フリップフロッ
プ１３に保持される。また、演算は第一フレームより第
Ｎフレームまで行われ、第一フレームから第Ｎフレーム
の各フレームの各回線（Ｃ８１〜０８ｍ）の演算値はｍ
ビットのパリティ演算値退避用シフトレジスタ１４に書
き込まれる。但し、第一フレーム目の各回線の演算の時
は、パリティ演算初期化パルスＰを送出することにより
、パリティ演算値退避用シフトレジスタ１４がらの演算
値をクリアし、各回線の第１回目から第ｎ回目までの演
算を行う。

また、各フレームの各回線（Ｃ８１〜０８ｍ）の第１回
目の演算は、選択回路１２がパリティ演算値退避用シフ
トレジスタ１４側を選択し、前フレームからの演算を継
続して行なう。

第２図は多重処理形パリティ演算回路の動作を示すタイ
ムチャートである。同図において、（ａ）はＮマルチフ
レーム構成のデータ信号、（ｂ）は１マルチフレーム目
のデータ信号の詳細図、（Ｃ）はパリティ演算初期化パ
ルスＰ、（ｄ）はパリティ演算値退避用シフトレジスタ
１４において第一フレームから第Ｎフレームまでの各フ
レームの各回線（ＣＨＩ〜ＣＨｒｎ　）の最終演算値を
とらえるためのクロック、（ｅ）は第一フレームにおい
てパリティ演算値退避用シフトレジスタ１４が出力する
各回線（Ｃ８１〜０８ｍ）の第一フレームがら第Ｎフレ
ームまでの最終演算値、即ちパリティ結果の出力である
。ここでｅ１〜ｅｍはＣ８１〜０８ｍに対するパリティ
ビットである。

第３図は本発明の第二の実施例を示すブロック図である
。同図において、複数データの多重を行なう並直列変換
回路３３とパリティ演算値退避用シフトレジスタ３２か
ら出力される１サイクル前のパリティ演算値とを使って
パリティ演算回路３１により演算された値は、パリティ
演算値退避用シフトレジスタ３２に保持される。また、
演算は第一フレームより第Ｎフレームまで行われ、第一
フレームから第Ｎフレームの各フレームの各回線（ＣＨ
Ｉ〜ＣＨｍ）の演算値はｍビットのパリティ演算値退避
用シフトレジスタ３２に書き込まれると同時に、パリテ
ィ結果が出力されている。但し、第一フレーム目の各回
線の演算の時は、パリティ演算初期化パルスＰを送出す
ることにより、パリティ演算値退避用シフトレジスタ３
２からの演算値をクリアし、各回線の第１回目から第ｎ
回目までの演算を行う。

〔発明の効果〕

以上、説明したように、本発明によれば、同速度のビッ
トレートの信号を多重化した信号に対して各回線のパリ
ティ演算を時分割的に多重処理し、その演算値およびパ
リティ結果を一時保持することにより、従来異速度ビッ
トレートの信号を多重化した信号に対して演算値および
パリティ結果を一時保持するためにリード／ライトメモ
リを用いた場合に比べて高速処理が可能であり、パリテ
ィ演算回路、直並列変換回路などのハードウェア規模を
小さくすることができ経済性を向上することができる。

【図面の簡単な説明】

第１図は本発明による第一の実施例を示すブロック図、
第２図は動作を示すタイムチャート、第３図は第二の実
施例を示すブロック図、第４図は従来例を示すブロック
図である。 １１・・・パリティ演算回路、１２・・・選択回路、１
３・・・フリップフロップ、１４・・・シフトレジスタ
。

Claims (2)

【特許請求の範囲】
1. （１）同一速度の複数回線が多重化されたデータ列と前
   記データ列の１フレーム前までの同一回線のパリテイ演
   算値と前記データ列の先頭フレームで各回線の演算値を
   初期化する初期化パルスとを入力するパリテイ演算回路
   と、パリテイ演算後の新たな演算値を一時記憶するＤフ
   リップフロップと、各回線単位のパリテイ演算結果の最
   終値を退避するシフトレジスタと、各回線のデータ列の
   第１ビット目で前記シフトレジスタの出力を選択し他の
   タイミングで前記Ｄフリップフロップの出力を選択する
   選択回路とを有することを特徴とする多重処理形パリテ
   イ演算回路。
2. （２）同一速度の複数データ列を並直列変換して多重化
   されたデータ列と前記データ列の１フレーム前までの同
   一回線のパリテイ演算値と前記データ列の先頭フレーム
   で各回線の演算値を初期化する初期化パルスとを入力す
   るパリテイ演算回路と、各回線単位のパリテイ演算結果
   を退避するシフトレジスタとを有することを特徴とする
   多重処理形パリテイ演算回路。