KR970023744A - 집적회로용 다층 상호접속 구조물 및 그 제조방법 - Google Patents

집적회로용 다층 상호접속 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR970023744A
KR970023744A KR1019960046588A KR19960046588A KR970023744A KR 970023744 A KR970023744 A KR 970023744A KR 1019960046588 A KR1019960046588 A KR 1019960046588A KR 19960046588 A KR19960046588 A KR 19960046588A KR 970023744 A KR970023744 A KR 970023744A
Authority
KR
South Korea
Prior art keywords
insulating film
line
metal
interconnect
interconnecting
Prior art date
Application number
KR1019960046588A
Other languages
English (en)
Other versions
KR100248135B1 (ko
Inventor
유우이치로오 야마네
고로오 다이몬
겐지 쯔찌야
구니오 히라사와
최용환
히데오 마끼시마
신야 이또
Original Assignee
가나이 쯔도무
가부시키 가이샤 히다치 세사쿠쇼
배순훈
대우전자주식회사
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔도무, 가부시키 가이샤 히다치 세사쿠쇼, 배순훈, 대우전자주식회사, 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가나이 쯔도무
Publication of KR970023744A publication Critical patent/KR970023744A/ko
Application granted granted Critical
Publication of KR100248135B1 publication Critical patent/KR100248135B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

다층 상호접속 구조물 제조시, 절연막은 반도체 기판상의 절연층상에 배치된 상호접속선에 배치되고 그에 결합되어 상호접속선간의 간격은 빈공간으로 남는다. 예를들어, 절연막은 폴리이미드막 혹은 산화실리콘막이다. 빈 공간은 인접 상호접속선간의 용량을 감소시키는 역할을 한다. 절연막에 콘택홀을 형성하고 콘택홀을 금속으로 충전한 후, 상부층 접속선이 절연막상에 배치된다.

Description

집적회로용 다층 상호접속 구조물 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1A 내지 도1D는 본 발명에 따른 2층 상호접속 구조물 제조공정을 도시하는 개략 단면도.

Claims (10)

  1. 반도체 기판, 상기 기판 표면상에 형성된 절연층, 상기 절연층상에 배치된 복수의 제1상호접속금속선, 상기 제1상호접속선간의 간격이 빈 공간으로 남도록 상기 제1상호접속선상에 배치되어 그에 결합되는 층간 절연막, 상기 층간 절연막상에 배치된 복수의 제2상호접속금속선, 상기 제1상호접속선의 부분을 상기 층간 절연막을 통해 상기 제2상호접속선의 부분에 전기적으로 접속하는 수단을 구비하는 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물.
  2. 제1항에 있어서, 상기 층간 절연막은 폴리이미드와 폴리테트라풀루오르에틸렌으로 이루어진 군으로 부터 선택된 유기 재료막인 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물.
  3. 제1항에 있어서, 상기 층간 절연막은 산화 실리콘과 질화 실리콘으로 이루어진 군으로 부터 선택된 무기 절연체막인 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물.
  4. 제1항에 있어서, 상기 제1상호접속선의 2개 사이의 간격에서 상기 절연층상에 형성되어 상기 층간 절연막의 휨을 방지하고 상기 제1상호접속선의 높이와 동일한 높이를 갖는 하나 이상의 지지 금속선을 또한 포함하는 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물.
  5. (a) 반도체 기판상에 형성된 절연층상에 복수의 제1상호접속 금속선을 배치하는 단계, (b) 상기 제1상호접속선에 절연막을 배치하여 상기 제1상호접속선간의 간격이 빈공간으로 남도록 상기 절연막을 상기 제1상호접속선에 결합하는 단계, (c) 상기 제1상호접속선 중 하나 위의 영역에서 상기 절연막을 통해 콘택홀을 형성하고 상기 콘택홀은 금속으로 충전하는 단계, (d) 상기 절연막상에 복수의 제2상호접속 금속선을 배치하는 단계를 구비하는 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물 제조방법.
  6. 제5항에 있어서, 상기 층간 절연막은 폴리이미드와 폴리테트라플루오르에틸렌으로 이루어진 군으로 부터 선택된 유기재료막인 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물 제조방법.
  7. 제5항에 있어서, 상기 층간 절연막은 산화 실리콘과 질화 실리콘으로 이루어진 군으로 부터 선택된 무기 재료막인 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물 제조방법.
  8. 제7항에 있어서, 상기 제1상호접속선에 결합된 상기 절연체막의 두께를 감소시키는 단계를 또한 구비하는 것을 특징으로 하는 반도체 집적 회로에 유용한 다층 상호접속 구조물 제조방법.
  9. 제5항에 있어서, 상기 단계(a)는 (i) 상기 절연층상에 제1금속층을 형성하는 서브단계 및 (ii) 제1금속층을 패턴닝 하여 상기 제1상호접속선을 형성하는 서브단계를 구비하고, 상기 단계(d)는 (i) 상기 절연체 막상에 제2금속층을 형성하는 서브단계 및 (ii) 제2금속층을 패터닝하는 서브단계를 구비하는 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물 제조방법.
  10. 제9항에 있어서, 상기 단계(a)의 서브단계 (ii) 에서 상기 제1금속층을 패터닝하여 상기 제1상호접속층과 함께 하나 이상의 지지 금속선을 형성하고, 상기 지지 금속선은 상기 제1상호접속선간의 간격에 형성되어 상기 절연막의 휨을 방지하는 것을 특징으로 하는 반도체 집적회로에 유용한 다층 상호접속 구조물 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960046588A 1995-10-17 1996-10-17 집적회로용 다층 배선 구조물 및 그 제조방법 KR100248135B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP7-26118 1995-10-09
JP7-261188 1995-10-09
JP95-268627 1995-10-17
JP7268627A JP2836542B2 (ja) 1995-10-17 1995-10-17 半導体装置の製造方法
KR95-36212 1995-10-19
JP95-273800 1995-10-23

Publications (2)

Publication Number Publication Date
KR970023744A true KR970023744A (ko) 1997-05-30
KR100248135B1 KR100248135B1 (ko) 2000-03-15

Family

ID=17461182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046588A KR100248135B1 (ko) 1995-10-17 1996-10-17 집적회로용 다층 배선 구조물 및 그 제조방법

Country Status (5)

Country Link
US (1) US6051491A (ko)
JP (1) JP2836542B2 (ko)
KR (1) KR100248135B1 (ko)
CN (1) CN1061785C (ko)
GB (1) GB2306776B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US6159842A (en) * 1999-01-11 2000-12-12 Taiwan Semiconductor Manufacturing Company Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections
US6375859B1 (en) * 1999-02-04 2002-04-23 International Business Machines Corporation Process for resist clean up of metal structures on polyimide
US6130151A (en) * 1999-05-07 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6472740B1 (en) 2001-05-30 2002-10-29 International Business Machines Corporation Self-supporting air bridge interconnect structure for integrated circuits
US6908829B2 (en) * 2002-03-11 2005-06-21 Intel Corporation Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines
US6995392B2 (en) * 2002-08-07 2006-02-07 International Business Machines Corporation Test structure for locating electromigration voids in dual damascene interconnects
US20050184392A1 (en) * 2004-02-23 2005-08-25 Kun-Hong Chen Method for fabricating interconnect and interconnect fabricated thereby
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
JP2006196511A (ja) * 2005-01-11 2006-07-27 Sony Corp 半導体集積回路
JP2007088374A (ja) * 2005-09-26 2007-04-05 Dainippon Screen Mfg Co Ltd 半導体装置の製造方法
JP4955277B2 (ja) * 2006-02-03 2012-06-20 ラピスセミコンダクタ株式会社 絶縁膜の形成方法
JP5491077B2 (ja) * 2009-06-08 2014-05-14 キヤノン株式会社 半導体装置、及び半導体装置の製造方法
US8946890B2 (en) * 2010-10-20 2015-02-03 Marvell World Trade Ltd. Power/ground layout for chips
RU2459313C1 (ru) * 2011-03-21 2012-08-20 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Способ изготовления многоуровневой металлизации интегральных микросхем с пористым диэлектрическим слоем в зазорах между проводниками

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0393635B1 (en) * 1989-04-21 1997-09-03 Nec Corporation Semiconductor device having multi-level wirings
JPH0370160A (ja) * 1989-08-09 1991-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH0536841A (ja) * 1991-08-01 1993-02-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH0645455A (ja) * 1992-07-22 1994-02-18 Nec Corp 半導体装置の製造方法
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
US5488015A (en) * 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads
US5510293A (en) * 1994-05-31 1996-04-23 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers

Also Published As

Publication number Publication date
CN1155164A (zh) 1997-07-23
GB2306776B (en) 2000-08-23
US6051491A (en) 2000-04-18
JP2836542B2 (ja) 1998-12-14
CN1061785C (zh) 2001-02-07
GB9621699D0 (en) 1996-12-11
JPH09116004A (ja) 1997-05-02
KR100248135B1 (ko) 2000-03-15
GB2306776A (en) 1997-05-07

Similar Documents

Publication Publication Date Title
KR970023744A (ko) 집적회로용 다층 상호접속 구조물 및 그 제조방법
KR980005659A (ko) 반도체 장치 및 그 제조방법
KR960042968A (ko) 반도체장치 및 그 제조방법
KR970024015A (ko) 다층 배선을 형성하는 방법(Method of Forming Multi-Layer Interconnection)
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
KR950012628A (ko) 스크라이브라인영역을 위한 이중적 금속배선층들을 갖는 반도체장치
KR920018889A (ko) 반도체장치의 층간콘택구조 및 그 방법
KR920017227A (ko) 반도체장치의 층간콘택 구조 및 그 제조방법
JP3247729B2 (ja) 半導体装置の製造方法
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
KR960039154A (ko) 반도체장치의 제조방법
JPH04313256A (ja) 半導体集積回路装置及びその形成方法
KR970018396A (ko) 다층배선의 형성 방법
JPH02183536A (ja) 半導体装置
KR100198635B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR950021223A (ko) 다층 금속배선 형성방법
KR0166798B1 (ko) 금속배선 형성방법
JPH01140645A (ja) 半導体集積回路装置の製造方法
KR0167291B1 (ko) 반도체소자의 전극배선
KR930020639A (ko) 반도체 장치 및 그 제조방법
KR940016877A (ko) 고집적 반도체 접속장치 제조방법
KR980005561A (ko) 반도체장치 및 그 제조방법
KR970052197A (ko) 금속배선 형성방법
KR920010820A (ko) 반도체 소자의 접속장치 및 그 제조방법
JPH03101132A (ja) 多層配線構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031205

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee