JPH0370160A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0370160A JPH0370160A JP20598589A JP20598589A JPH0370160A JP H0370160 A JPH0370160 A JP H0370160A JP 20598589 A JP20598589 A JP 20598589A JP 20598589 A JP20598589 A JP 20598589A JP H0370160 A JPH0370160 A JP H0370160A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- insulating layer
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 239000011810 insulating material Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 18
- 229910000077 silane Inorganic materials 0.000 description 16
- 230000008021 deposition Effects 0.000 description 15
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 13
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000002994 raw material Substances 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001272 nitrous oxide Substances 0.000 description 6
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910003682 SiB6 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に係り、特に集積回路の配線及び
その配線上の絶縁層の形成方法に関し。
その配線上の絶縁層の形成方法に関し。
配線間の容量を減少して信号遅延を減少することを目的
とし。
とし。
半導体基板上に、配線間隔が０．８μｍより狭く配線の
高さが該配線間隔より大きい複数の配線を形成する工程
と、化学的気相堆積法により絶縁物を堆積して、該複数
の配線上面に密着し、かつ該複数の配線間は該半導体基
板との間に空間を隔ててブリッジ状となる絶縁層を形成
する工程とを含む半導体装置の製造方法により構成する
。
高さが該配線間隔より大きい複数の配線を形成する工程
と、化学的気相堆積法により絶縁物を堆積して、該複数
の配線上面に密着し、かつ該複数の配線間は該半導体基
板との間に空間を隔ててブリッジ状となる絶縁層を形成
する工程とを含む半導体装置の製造方法により構成する
。
本発明は半導体装置の製造方法に係り、特に集積回路の
配線及びその配線上の絶縁層の形成方法に関する。
配線及びその配線上の絶縁層の形成方法に関する。
最近の集積回路では素子の微細化とともに素子内、素子
間の配線間隔がますます小さくなり、それに伴い配線間
の容量の増加がますます大きな問題となってきている。
間の配線間隔がますます小さくなり、それに伴い配線間
の容量の増加がますます大きな問題となってきている。
このため、配線及びその上の絶縁層の形成には。
配線間の容量を低減する工夫が必要である。
従来、配線上には絶縁や表面保護のために絶縁層が形成
される。第２図は従来例の配線と絶縁層を含む断面図で
あり、１は半導体基板、２は配線。
される。第２図は従来例の配線と絶縁層を含む断面図で
あり、１は半導体基板、２は配線。
３は絶縁層を表す。
絶縁層３は１通常、基板と配線をなぞるように。
いわゆるカバレンジよく形成される。
ところが、最近の大規模集積回路では配線の間隔が小さ
くなり、それに伴い配線間の容量が問題となってきてい
る。即ち、絶縁層３は通常５誘電体であるので複数の配
線２間が絶縁層で埋込まれると容量が増加して信号の遅
延を引き起こす。
くなり、それに伴い配線間の容量が問題となってきてい
る。即ち、絶縁層３は通常５誘電体であるので複数の配
線２間が絶縁層で埋込まれると容量が増加して信号の遅
延を引き起こす。
複数の配線２間の容量を減少させるためには。
配線間を空洞になるようにして、しかも全頁を覆う絶縁
層を形成するようにすればよい。
層を形成するようにすればよい。
即ち１通常絶縁層として使用される５ｉ（ｈは比誘電率
が３．５〜４．ＳｉＮ系では７〜１０程度であるのに対
し、空洞は比誘電率が１であるから、空洞を形成すれば
容量は大幅に減少させることができる。
が３．５〜４．ＳｉＮ系では７〜１０程度であるのに対
し、空洞は比誘電率が１であるから、空洞を形成すれば
容量は大幅に減少させることができる。
本発明は、かかる空洞を持ち、上部をブリッジ状に覆う
絶縁層を形成する新しい方法を提供することを目的とす
る。
絶縁層を形成する新しい方法を提供することを目的とす
る。
上記課題は、半導体基板１上に、配線間隔が０．８μｍ
より狭く配線の高さが該配線間隔より大きい複数の配線
２を形成する工程と、化学的気相堆積法により絶縁物を
堆積して、該複数の配線２上面に密着し、かつ該複数の
配線２間は該半導体基板ｌとの間に空間を隔ててプリフ
ジ状となる絶縁層３を形成する工程とを含む半導体装置
の製造方法によって解決される。
より狭く配線の高さが該配線間隔より大きい複数の配線
２を形成する工程と、化学的気相堆積法により絶縁物を
堆積して、該複数の配線２上面に密着し、かつ該複数の
配線２間は該半導体基板ｌとの間に空間を隔ててプリフ
ジ状となる絶縁層３を形成する工程とを含む半導体装置
の製造方法によって解決される。
複数の配線２間に絶縁層３をブリッジ状に形成するため
には、まず配線間隔が０．８μｍ以下で配線の高さが配
線間隔より大きくなるように形成しておいて２次に化学
的気相堆積法により絶縁層３を形成する。原料ガスは複
数の配線２の上面にまず堆積し、配線間に進む原料ガス
は配線間隔が０．８μｍ以下と狭い場合は半導体基板１
に達しないうち複数の配線２の端の部分に堆積し、堆積
が進むと両端の堆積物が伸びてついに接触してブリッジ
状となる。ブリッジの中間は若干垂れ下がることもある
が、配線の高さが配線間隔より大きいので半導体基板１
に接触するほど垂れ下がることはなく、複数の配線２間
に空洞が形成される。
には、まず配線間隔が０．８μｍ以下で配線の高さが配
線間隔より大きくなるように形成しておいて２次に化学
的気相堆積法により絶縁層３を形成する。原料ガスは複
数の配線２の上面にまず堆積し、配線間に進む原料ガス
は配線間隔が０．８μｍ以下と狭い場合は半導体基板１
に達しないうち複数の配線２の端の部分に堆積し、堆積
が進むと両端の堆積物が伸びてついに接触してブリッジ
状となる。ブリッジの中間は若干垂れ下がることもある
が、配線の高さが配線間隔より大きいので半導体基板１
に接触するほど垂れ下がることはなく、複数の配線２間
に空洞が形成される。
かくして配線容量の小さい配線が形成される。
第１図（ａ）及び（ｂ）は実施例を説明するための断面
図で、ｌは半導体基板でシリコン基板。
図で、ｌは半導体基板でシリコン基板。
２は配線で複数の配線、３は絶縁層を表す。
素子の形成されたシリコン基板１全面にアル亀ニウムを
１μｍの厚さに蒸着し、その被膜をパターニングして間
隔ａが０．７μｍ、高さｂが１μｍの複数の配ｖＡ２を
形成する（第１図（ａ）参照）。
１μｍの厚さに蒸着し、その被膜をパターニングして間
隔ａが０．７μｍ、高さｂが１μｍの複数の配ｖＡ２を
形成する（第１図（ａ）参照）。
配線間隔ａに対する配線の高さｂの比、即ちアスペクト
比は１１０．７で、１以上である。
比は１１０．７で、１以上である。
次に、化学的気相堆積法により、絶縁Ｎ３を形成する（
第１図（ｂ）参照）。
第１図（ｂ）参照）。
以下、実施例Ｉ乃至■として、各種の化学的気相堆積条
件により、各種の絶縁層を形成する例について説明する
。
件により、各種の絶縁層を形成する例について説明する
。
実施例Ｉ
減圧ＣＶＤ法により絶縁層３としてＳｉＯ□層を形成す
る。その条件は次の如くである。
る。その条件は次の如くである。
基板温度 ４００℃
圧力 Ｉ Ｔｏｒｒ
原料ガス シラン（ＳｉＢ６） １００ ｃｃ／ｍｉ
ｎ酸素（Ｏｘ） １００ ｃｃ／ｗｉｎこの条件
で堆積して厚さ１μｍの５ｉ０２層３を配置、’１２上
に形成した。複数の配線２間に空洞を形成することがで
きた。
ｎ酸素（Ｏｘ） １００ ｃｃ／ｗｉｎこの条件
で堆積して厚さ１μｍの５ｉ０２層３を配置、’１２上
に形成した。複数の配線２間に空洞を形成することがで
きた。
基板温度が３００℃より低いとＳｉＯ□はほとんど堆積
せず、４５０℃より高いと配線２が溶けたり変形したす
して望ましくない。圧力が１ ｍＴｏｒｒより低いとほ
とんど堆積せず、１０Ｔｏｒｒより高いと層厚分布が一
様でなくなる。
せず、４５０℃より高いと配線２が溶けたり変形したす
して望ましくない。圧力が１ ｍＴｏｒｒより低いとほ
とんど堆積せず、１０Ｔｏｒｒより高いと層厚分布が一
様でなくなる。
最適な原料ガスの供給量は装置の種類や反応室の容積に
よって異なるが９本実施例ではシラン。
よって異なるが９本実施例ではシラン。
酸素ともに２０ｃｃ／ｌｌｌ１ｎより少ないと堆積が極
めて遅くて実際的でなく 、 １０００ｃｃ／ｗｉｎよ
り多いと圧力を１ＱＴｏｒｒ以下にすることが難しい。
めて遅くて実際的でなく 、 １０００ｃｃ／ｗｉｎよ
り多いと圧力を１ＱＴｏｒｒ以下にすることが難しい。
実施例■
減圧ＣＶＤ法により絶縁層３としてＰＳＧ層３を形成す
る。その条件は次の如くである。
る。その条件は次の如くである。
基板温度 ４００℃
圧力 ｌ Ｔｏｒｒ
原料ガス シラン（ＳｉＨ，）
酸素（０２）
ホスフィン（ＰＨＩ）
１００ ｃｃ／ｍ１ｎ
１００ ｃｃ／ｌｌｌ１ｎ
２０ ｃｃ／ｍｉｎ
この条件で堆積して厚さ１μｍのＰＳＧ層３を配線２上
に形成した。複数の配線２間に空洞を形成することがで
きた゛。
に形成した。複数の配線２間に空洞を形成することがで
きた゛。
基板温度が３００℃より低いとＳｉｎｇはほとんど堆積
せず、４５０℃より高いと配線２が溶けたり変形したり
して望ましくない。圧力が１ ｍＴｏｒｒより低いとほ
とんど堆積せず、１０Ｔｏｒｒより高いと層厚分布が一
様でなくなる。
せず、４５０℃より高いと配線２が溶けたり変形したり
して望ましくない。圧力が１ ｍＴｏｒｒより低いとほ
とんど堆積せず、１０Ｔｏｒｒより高いと層厚分布が一
様でなくなる。
原料ガスの供給量は本実施例ではシラン、酸素ともに２
０ｃｃ／ｓｉｎより少ないと堆積が遅くて実際的でなく
、 １ｏｏＯｃｃ／ｗｉｎより多いと圧力を１０Ｔｏｒ
ｒ以下にすることが難しい。ホスフィンは窒素等の不活
性ガスで希釈して供給するが、正味量として１００ ｃ
ｃ／ｗｉｎより多いと燐が多く入り過ぎて望ましくない
。
０ｃｃ／ｓｉｎより少ないと堆積が遅くて実際的でなく
、 １ｏｏＯｃｃ／ｗｉｎより多いと圧力を１０Ｔｏｒ
ｒ以下にすることが難しい。ホスフィンは窒素等の不活
性ガスで希釈して供給するが、正味量として１００ ｃ
ｃ／ｗｉｎより多いと燐が多く入り過ぎて望ましくない
。
実施例■
常圧ＣＶＤ法により絶縁層３としてＳｉＯ□層を形成す
る。その条件は次の如くである。
る。その条件は次の如くである。
基板温度 ４００℃
圧力 ７６０ Ｔｏｒｒ （常圧）原料ガス
シラン（ＳｉＨａ） １００ ｃｃ／ｗｉｎ酸素（Ｏ
ｘ） ２００ ｃｃ／ｌｌｌ１ｎこの条件で堆積
して厚さ１μｍの５ｉ０２層３を配線２上に形成した。
シラン（ＳｉＨａ） １００ ｃｃ／ｗｉｎ酸素（Ｏ
ｘ） ２００ ｃｃ／ｌｌｌ１ｎこの条件で堆積
して厚さ１μｍの５ｉ０２層３を配線２上に形成した。
複数の配線２間に空洞を形成することができた。
基板温度が３００℃より低いとＳｉＯ□はほとんど堆積
せず、４５０℃より高いと配線２が溶けたり変形したり
して望ましくない。
せず、４５０℃より高いと配線２が溶けたり変形したり
して望ましくない。
本実施例ではシランは１０ｃｃ／ｓｉｎより少ないと堆
積が極めて遅くて実際的でなく、 １０００ｃｃ／ｗｉ
ｎより多いと層厚が一様でなくなり、酸素は１００ｃｃ
／ａ＋ｉｎより少ないと堆積が極めて遅くて実際的でな
く。
積が極めて遅くて実際的でなく、 １０００ｃｃ／ｗｉ
ｎより多いと層厚が一様でなくなり、酸素は１００ｃｃ
／ａ＋ｉｎより少ないと堆積が極めて遅くて実際的でな
く。
２０００ｃｃ／ｗｉｎより多いと層厚が一様でなくなる
。
。
実施例■
常圧ＣＶＤ法によりＰＳＧ層３を形成する。その条件は
次の如くである。
次の如くである。
基板温度 ４００℃
圧力 ７６０ Ｔｏｒｒ （常圧）原料ガス
シラン（Ｓｉｎ４） １００ ｃｃ／ｗｉｎ酸素（Ｏ
ｘ） ２００ ｃｃ／５ｈｉｎホスフィン（ＰＨ
３） ２ ｃｃ／ｍｉｎこの条件で堆積して厚さ１
μｍのＰＳＧ層３を配線２上に形成した。複数の配線２
間に空洞を形成することができた。
シラン（Ｓｉｎ４） １００ ｃｃ／ｗｉｎ酸素（Ｏ
ｘ） ２００ ｃｃ／５ｈｉｎホスフィン（ＰＨ
３） ２ ｃｃ／ｍｉｎこの条件で堆積して厚さ１
μｍのＰＳＧ層３を配線２上に形成した。複数の配線２
間に空洞を形成することができた。
基板温度が３００℃より低いとＰＳＧはほとんど堆積せ
ず、４５０℃より高いと配ｖＡ２が溶けたり変形したり
して望ましくない。
ず、４５０℃より高いと配ｖＡ２が溶けたり変形したり
して望ましくない。
シランは１０ｃｃ／ｗｉｎより少ないと堆積が極めて遅
くて実際的でなく、 １０００ｃｃ／ｗｉｎより多いと
層厚が一様でなくなり、酸素は１００ｃｃ／ｗｉｎより
少ないと堆積が極めて遅くて実際的でなく 、 ２００
０ｃｃ／ｓｉｎより多いと層厚が一様でなくなる。ホス
フィンは正味量として１０ｃｃ／ｓｉｎより多く供給す
ると燐が入り過ぎて望ましくない。
くて実際的でなく、 １０００ｃｃ／ｗｉｎより多いと
層厚が一様でなくなり、酸素は１００ｃｃ／ｗｉｎより
少ないと堆積が極めて遅くて実際的でなく 、 ２００
０ｃｃ／ｓｉｎより多いと層厚が一様でなくなる。ホス
フィンは正味量として１０ｃｃ／ｓｉｎより多く供給す
ると燐が入り過ぎて望ましくない。
実施例Ｖ
プラズマＣＶＤ法によりＳｉＮ層３を形成する。
その条件は次の如くである。
基板温度 ４００℃
圧力 Ｉ Ｔｏｒｒ
原料ガス シラン（ＳｉＨ＜） １００ ｃｃ／ｆｌ
Ｉｉｎアンモニア（ＮＨｚ ） １００ ｃｃ／ｗｉ
ｎこの条件で堆積して厚さ１μｍのＳｉＮ層３を配線２
上に形成した。複数の配線２間に空洞を形成することが
できた。
Ｉｉｎアンモニア（ＮＨｚ ） １００ ｃｃ／ｗｉ
ｎこの条件で堆積して厚さ１μｍのＳｉＮ層３を配線２
上に形成した。複数の配線２間に空洞を形成することが
できた。
基板温度が３００℃より低いとＳｉＮはほとんど堆積せ
ず、４５０℃より高いと配線が溶けたり変形したりして
望ましくない。圧力が１ ｍＴｏｒｒより低いとほとん
ど堆積せず、１０Ｔｏｒｒより高いと層厚分布が一様で
なくなる。
ず、４５０℃より高いと配線が溶けたり変形したりして
望ましくない。圧力が１ ｍＴｏｒｒより低いとほとん
ど堆積せず、１０Ｔｏｒｒより高いと層厚分布が一様で
なくなる。
シラン、アンモニアともに１ ｃｃ／＋ｉｎより少ない
と堆積が極めて遅くて実際的でなく、 １０００ｃｃ／
ｌｌｌ１ｎより多いと層厚が一様でなくなる。
と堆積が極めて遅くて実際的でなく、 １０００ｃｃ／
ｌｌｌ１ｎより多いと層厚が一様でなくなる。
実施例■
プラズマＣＶＤ法により５ｉＯＮ層３を形成する。
その条件は次の如くである。
基板温度 ４００℃
圧力 Ｉ Ｔｏｒｒ
原料ガス シラン（ＳｉＨ４） １００ ｃｃ／ｗｉ
ｎアンモニア（ＮＨｚ ） １００ ｃｃ／ｍｉｎ亜
酸化窒素（Ｎ２０ ） １００ ｃｃ／ｗｉｎこの条
件で堆積して厚さ１μｍの５ｉＯＮ層３を配線２上に形
成した。複数の配線２間に空洞を形成することができた
。
ｎアンモニア（ＮＨｚ ） １００ ｃｃ／ｍｉｎ亜
酸化窒素（Ｎ２０ ） １００ ｃｃ／ｗｉｎこの条
件で堆積して厚さ１μｍの５ｉＯＮ層３を配線２上に形
成した。複数の配線２間に空洞を形成することができた
。
基板温度が３００℃より低いと５ｉＯＮはほとんど堆積
せず、４５０℃より高いと配線が溶けたり変形したりし
て望ましくない。圧力が１ ｍＴｏｒｒより低いとほと
んど堆積せず、１ＯＴｏｒｒより高いと層厚分布が一様
でなくなる。
せず、４５０℃より高いと配線が溶けたり変形したりし
て望ましくない。圧力が１ ｍＴｏｒｒより低いとほと
んど堆積せず、１ＯＴｏｒｒより高いと層厚分布が一様
でなくなる。
シラン、アンモニア、亜酸化窒素ともｌ ｃｃ／１Ｉｌ
ｉｎより少ないと堆積が極めて遅くて実際的でなく。
ｉｎより少ないと堆積が極めて遅くて実際的でなく。
１０００ｃｃ／ａ＋ｉｎより多いと層厚が一様でなくな
る。
る。
実施例■
プラズマＣＶＤ法により５ｉＯｚＪｌｆ・３を形成する
。
。
その条件は次の如くである。
基板温度 ４００℃
圧力 Ｉ Ｔｏｒｒ
原料ガス シラン（ＳｉＨｎ） １００ ｃｃ／ｓｉ
ｎ亜酸化窒素（ＮｚＯ） １００ ｃｃ／ｍｆｎこの
条件で堆積して厚さ１μｍのＳｉＨ１層３を配線２に形
成した。複数の配線２間に空洞を形成することができた
。
ｎ亜酸化窒素（ＮｚＯ） １００ ｃｃ／ｍｆｎこの
条件で堆積して厚さ１μｍのＳｉＨ１層３を配線２に形
成した。複数の配線２間に空洞を形成することができた
。
基板温度が３００℃より低いと５ｉ０２層３はほとんど
堆積せず、４５０℃より高いと配線が溶けたり変形した
りして望ましくない。
堆積せず、４５０℃より高いと配線が溶けたり変形した
りして望ましくない。
シラン、亜酸化窒素ともに１ ｃｃ／ｗｉｎより少ない
と堆積が極めて遅くて実際的でなく 、 １０００ｃｃ
／ｗｉｎより多いと層厚が一様でなくなる。
と堆積が極めて遅くて実際的でなく 、 １０００ｃｃ
／ｗｉｎより多いと層厚が一様でなくなる。
実施例■
プラズマＣＶＤ法によ？）ＰＳＧ層３を形成する。
その条件は次の如くである。
基板温度 ４００℃
圧力 Ｉ Ｔｏｒｒ
原料ガス シラン（ＳｉＨ４） １００ ｃｃ／ｍｉ
ｎ亜酸化窒素（ＮｚＯ） １００ ｃｃ／ｗｉｎホス
フィン（Ｐｕｓ） ２ ｃｃ／ｗｉｎこの条件で
堆積して厚さ１μｍのＰＳＧ層３を配線２上に形成した
。複数の配線２間に空洞を形成することができた。
ｎ亜酸化窒素（ＮｚＯ） １００ ｃｃ／ｗｉｎホス
フィン（Ｐｕｓ） ２ ｃｃ／ｗｉｎこの条件で
堆積して厚さ１μｍのＰＳＧ層３を配線２上に形成した
。複数の配線２間に空洞を形成することができた。
基板温度が３００℃より低いとＰＳＧはほとんど堆積せ
ず、４５０℃より高いと配線が溶けたり変形したりして
望ましくない。
ず、４５０℃より高いと配線が溶けたり変形したりして
望ましくない。
シラン、亜酸化窒素ともにＬ ｃｃ／ｍｉｎより少ない
と堆積が極めて遅くて実際的でなく、 １０００ｃｃ／
Ｔ６ｉｎより多いと層厚が一様でなくなり、ホスフィン
は正味量として１０ ｃｃ／ｗｉｎより多く供給すると
燐が入り過ぎて望ましくない。
と堆積が極めて遅くて実際的でなく、 １０００ｃｃ／
Ｔ６ｉｎより多いと層厚が一様でなくなり、ホスフィン
は正味量として１０ ｃｃ／ｗｉｎより多く供給すると
燐が入り過ぎて望ましくない。
以上の実施例Ｉ乃至■において、もし、配線ｔｊＭ隔が
０．８μｍより大きいと複数の配線２間に形成されるブ
リッジ状の絶縁Ｎ３の中間が垂れ下がって空間が狭くな
り、それが進んで半導体基板１に接触し、空間が埋めら
れるおそれがある。また。
０．８μｍより大きいと複数の配線２間に形成されるブ
リッジ状の絶縁Ｎ３の中間が垂れ下がって空間が狭くな
り、それが進んで半導体基板１に接触し、空間が埋めら
れるおそれがある。また。
配線間隔が０．８μｍ以下でも配線の高さが配線間隔よ
り小さいと、やはり複数の配線２間に形成されるブリッ
ジ状の絶縁層３の中間が垂れ下がって半導体基板１に接
触し、空間がなくなってしまうおそれがある。
り小さいと、やはり複数の配線２間に形成されるブリッ
ジ状の絶縁層３の中間が垂れ下がって半導体基板１に接
触し、空間がなくなってしまうおそれがある。
である。図において
ｌは半導体基板であってシリコン基板。
２は配線であって複数の配線。
３は絶縁層であってＳｉｎ、層、ＰＯ２層。
５ｉＯＮ層
ｉＮ
〔発明の効果〕
以上説明した様に９本発明によれば、半導体基板上の配
線間をブリッジ状に接続する絶縁層が形成され、配線間
に空洞を形成することができて。
線間をブリッジ状に接続する絶縁層が形成され、配線間
に空洞を形成することができて。
配線容量を小さくすることができる。その結果。
信号遅延が小さくなる。
本発明は配線が微細になるほどその効果を発揮するもの
であり、大規模集積回路の配線へ寄与するところが大き
い。
であり、大規模集積回路の配線へ寄与するところが大き
い。
第１図（ａ）、 （ｂ）は実施例を説明するための図
。 第２図は従来例を説明するための図
。 第２図は従来例を説明するための図
Claims (1)
- 【特許請求の範囲】 半導体基板（１）上に、配線間隔が０．８μｍより狭く
配線の高さが該配線間隔より大きい複数の配線（２）を
形成する工程と、 化学的気相堆積法により絶縁物を堆積して、該複数の配
線（２）上面に密着し、かつ該複数の配線（２）間は該
半導体基板（１）との間に空間を隔ててブリッジ状とな
る絶縁層（３）を形成する工程と を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20598589A JPH0370160A (ja) | 1989-08-09 | 1989-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20598589A JPH0370160A (ja) | 1989-08-09 | 1989-08-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370160A true JPH0370160A (ja) | 1991-03-26 |
Family
ID=16515989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20598589A Pending JPH0370160A (ja) | 1989-08-09 | 1989-08-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0370160A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193233A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | ゲート壁側壁なしトランジスタの製造方法 |
| JPH09116004A (ja) * | 1995-10-17 | 1997-05-02 | Nec Corp | 半導体装置およびその製造方法 |
-
1989
- 1989-08-09 JP JP20598589A patent/JPH0370160A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193233A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | ゲート壁側壁なしトランジスタの製造方法 |
| JPH09116004A (ja) * | 1995-10-17 | 1997-05-02 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6444576B1 (en) | Three dimensional IC package module | |
| JPH04167429A (ja) | 半導体装置およびその製造方法 | |
| KR970700375A (ko) | 적층 저유전상수 기술(layered low dielectric constant technology) | |
| CN101976658B (zh) | 钝化层及其制造方法 | |
| US4582745A (en) | Dielectric layers in multilayer refractory metallization structure | |
| US6479378B1 (en) | Process for forming electrical interconnects in integrated circuits | |
| JPH0370160A (ja) | 半導体装置の製造方法 | |
| JPH0286146A (ja) | 半導体装置 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JPH02151032A (ja) | 半導体装置の製造方法 | |
| JP2722989B2 (ja) | 配線の埋め込み方法 | |
| CN113517287B (zh) | 一种半导体结构及其制备方法 | |
| JP3789501B2 (ja) | 半導体装置に用いられる絶縁膜構造の製造方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JP3158835B2 (ja) | 半導体装置とその製造方法 | |
| KR20000045888A (ko) | 저유전율 절연막 형성방법 | |
| JPS63192239A (ja) | 半導体装置の製造方法 | |
| KR100875031B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| KR20000000923A (ko) | 반도체 소자의 층간 절연막 형성용 절연물 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JPS62177927A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5843538A (ja) | 半導体集積回路装置 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| KR100293816B1 (ko) | 반도체소자의층간절연막형성방법 | |
| JPH04123459A (ja) | 半導体装置およびその製造方法 |