KR0167291B1 - 반도체소자의 전극배선 - Google Patents

Abstract

본 발명은 반도체 소자(또는 집적 회로)의 전극배선에 관한 것으로, 특히 실리콘 기판에 구성(Hole)을 뚫고 이에 배선금속을 내장함으로써 본딩패드를 실리콘 기판의 배면에 형성할 수 있도록 한 반도체 소자의 전극배선을 제공함에 그 목적이 있다. 이에 따라 본 발명은 액티브 영역에 반도체 소자가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체소자와 전기적으로 격리하기 위한 필드 산화막이 형성된 실리콘 기판에 대하여, 상기 필드 산화막위에 증착된 BPSG층과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(필드산화막 포함) 및 BPSG층을 수직으로 관통하는 구멍에 내장되어 실리콘 기판의 배면에서 외부배선과 연결될 수 있도록 형성된 배선금속층과; 실리콘 기판의 구멍을 관통하는 상기 배선금속층과 실리콘 기판 사이에 형성된 절연산화막과; 상기 결과물 위에 증착된 패시베이션층 및 포토레지스트층을 구비하여 형성된다. 상기와 같은 본 발명은 반도체 소자가 형성된 실리콘 기판(또는 웨이퍼)을 관통하는 구멍에 의하여 외부배선과 전기적 연결을 위한 본딩패드를 실리콘 기판의 배면에 형성할 수 있게 된다.

Description

반도체소자의 전극배선

제1도는 종래 반도체 소자의 전극배선을 도시한 단면도로서,

(a)도는 단층 전극배선을 도시한 단면도.

(b)도는 2층 전극배선을 도시한 단면도.

제2도는 본 발명에 따른 반도체 소자의 전극배선을 도시한 단면도로서,

(a)도는 단층 전극배선을 도시한 단면도.

(b)도는 2층 전극배선을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

21 : 실리콘 기판 22 : 필드 산화막

23 : 인-붕소유리층(BPSG) 24 : 제1배선금속층

25 : 층간 절연막 26 : 제2배선금속층

27 : 패시베이션층 28 : 포토레지스트층

29 : 절연산화막

본 발명은 반도체소자(또는 집적 회로)의 전극배선에 관한 것으로, 특히 실리콘 기판에 구멍(Hole)을 뚫고 이에 배선금속을 내장함으로써 본딩패드를 실리콘 기판의 배면에 형성할 수 있도록 한 반도체소자의 전극배선에 관한 것이다.

종래 기술에 따른 반도체소자의 전극배선은 웨이퍼공정을 통하여 실리콘 기판에 각종 소자가 형성한 후, 배선공정을 통하여 상기 소자가 형성된 실리콘 기판위에 형성하는데, 상기 배선금속 및 그 주변구성요소를 살펴보면 다음과 같다.

상기 실리콘 기판위에 형성된 각종 소자와 이후에 형성될 배선금속을 전기적으로 절연할 뿐만 아니라 표면을 평탄화하기 위하여 순차적으로 증착된 소정의 절연층(또는 '필드 산화막' ;이하 같다) 및 평탄화층과, 그 위에 소정의 금속을 증착한 후 패터닝하여 형성한 배선금속패턴과, 상기 배선금속층의 절연과 기타 패시베이션(Passivation) 및 평탄화를 위하여 상기 결과물위에 형성된 소정의 패시베이션층 및 포토레지스트층을 구비하여 이루어진다.

이때, 상기 실리콘 기판위의 각종 소자와 배선금속층의 전기적 접촉은 절연층과 관통하는 콘택트홀에 배선금속을 내장함으로써 형성한다.

한편, 반도체소자의 고집적화에 따라 전극배선은 단층에서 다층 구조로 형성되는 추세에 있다. 이에 따라, 상기에서 설명한 배선금속층위에 제2배선금속층을 형성하게 된다. 즉, 상기 배선금속층위에 증착된 층간 절연막과, 그 위에 형성된 제2배선금속층을 포함하여 이루어진다.

상기와 같이 구성된 반도체 소자는 이후에 외부전극과 연결하기 위하여 그 위에 본딩패드가 형성되는데, 상기 전극배선이 형성된 결과물 위의 패시베이션층과 포토레지스트층을 패터닝하여 본딩패드창을 형성하여 이에 본딩패드를 형성한다.

이하, 종래의 전극배선 기술에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

제1도의 (a)의 종래 반도체 소자의 단층 전극배선을 도시한 단면도로서, 이에 도시한 바와 같이 반도체 소자(생략되었음)가 형성된 실리콘 기판(11)과, 그 위에 순차적으로 증착된 절연층(12) 및 인-붕소유리층(Boro Phosphosilicate Glass; 이하 'BPSG'라 한다)(13)과; 상기 BPSG층(13)위에 형성된 것으로 그 BPSG층(13)과 제1절연막(12)을 관통하는 콘택트홀(미도시)을 통하여 실리콘 기판(11)과 전기적으로 연결된 배선금속층(14)과; 상기 결과물위에 순차적으로 증착된 후, 배선금속층(14)과 외부배선을 전기적으로 연결하기 위한 본딩패드창이 형성된 패시베이션층(17) 및 포토레지스트층(18)을 구비하여 구성되었다.

한편, 제1도의 (b)의 종래 반도체 소자의 2층 전극배선을 도시한 단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 실리콘 기판(11)과, 그 위에 순차적으로 증착된 절연막(12) 및 BPSG층(13)과; 상기 BPSG층(13)위에 형성된 것으로, 그 BPSG층(13)과 절연막(12)을 관통하는 콘택트홀(미도시)을 통하여 실리콘 기판(11)과 전기적으로 연결된 제1배선금속층(14)과; 상기 제1배선금속층(14)위에 증착된 후, 상기 제1배선금속층(14)과 그 위에 형성될 제2배선금속층(16)을 전기적으로 연결하기 위한 층간 콘택트홀이 형성된 층간 절연막(15)과; 상기 결과물을 (11,12,13,14,15)위에 형성된 것으로 상기 층간 절연층(15)의 층간 콘택트홀을 통하여 제1배선금속(14)과 전기적으로 연결된 제2배선금속층(16)과; 상기 결과물위에 순차적으로 증착된 후, 제2배선금속층(14)과 외부배선을 전기적으로 연결하기 위한 본딩패드창이 형성된 패시베이션층(17) 및 포토레지스트층(18)을 구비하여 구성되었다.

이와 같은 종래 기술에 따른 반도체 소자의 전극배선을 외부배선과 전기적 연결을 위하여 본딩패드를 형성하여야 하는데, 최상층 배선금속층과 연결되도록 패시베이션층과 포토레지스트층을 선택적으로 식각하여 본딩패드창을 형성한다.

이에 따라, 종래의 반도체 소자는 전극배선이 점유하는 점유율이 증가하여 그 치수가 증가하는 단점이 있었다.

이에 따라 본 발명은 상기와 같은 종래의 단점을 감안하여 창안한 것으로, 실리콘 기판을 관통하는 구멍을 뚫어 외부배선과 연결하기 위한 본딩패드를 실리콘 기판의 배면에 형성하도록 한 반도체 소자의 전극배선을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 전극배선은 액티브 영역에 반도체 소자가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체 소자와 전기적으로 격리하기 위한 필드 산화막이 형성된 실리콘 기판에 대하여, 상기 필드 산화막위에 증착된 BPSG층과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(필드산화막 포함) 및 BPSG층을 수직으로 관통하는 구멍에 내장되어 실리콘 기판의 배면에서 외부배선과 연결될 수 있도록 형성된 배선금속층과; 실리콘 기판의 구멍을 관통하는 상기 배선금속층과 실리콘 기판 사이에 형성된 절연산화막과; 상기 결과물위에 증착된 패시베이션층과; 상기 패시베이션층위에 형성된 포토레지스트층을 구비하여 형성된 것을 특징으로 한다.

한편, 상기와 같은 본 발명에 따른 반도체 소자의 전극배선 기술은 2층 이상의 다층전극배선에도 동일하게 적용된다. 즉, 반도체 소자가 2층 이상의 다층전극배선으로 형성된 경우에도 실리콘 기판에 구멍을 뚫고 그 구멍에 배선금속을 내장함으로써, 상기 다층전극배선의 본딩패드가 실리콘 기판의 배면에 배치하도록 한다.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 제2도의 (a)와 (b)를 참조하여 상세히 설명하면 다음과 같다.

먼저, 제2도의 (a)는 반도체 소자의 단층 전극배선을 도시한 단면도로서, 이에 도시된 바와 같이 액티브 영역에 반도체 소자(생략되었음)가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체 소자와 전기적으로 격리하기 위한 필드 산화막(22)이 형성된 실리콘 기판(21)에 대하여, 상기 필드 산화막(22)위에 증착된 BPSG층(23)과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(21)과 필드산화막(22) 및 BPSG층(23)을 수직으로 관통하는 구멍에 내장되어 실리콘 기판(21)의 배면에서 외부배선과 연결될 수 있도록 형성된 배선금속층(24)과; 실리콘 기판(21)의 구멍을 관통하는 상기 배선금속층(24)과 실리콘 기판(21) 사이에 형성된 절연산화막(SiO₂)(29)과; 상기 결과물(21,22,23,24,29)위에 증착된 패시베이션층(27)과; 상기 패시베이션층(27)위에 형성된 포토레지스트층(28)을 구비하여 전극배선을 형성한다.

한편, 제2도의 (b)는 본 발명에 따른 반도체 소자의 2층 전극배선을 도시한 단면도로서, 이에 도시한 바와 같이 상기 단층 전극배선을 형성하는 구성요소를 포함하여 그 BPSG층(23)위에 증착된 것으로, 상하층에 있는 각각의 전극배선(24,26)을 전기적으로 연결하는 콘택트홀이 형성된 층간 절연막(25)과; 상기 층간 절연막(25)위에 형성된 것으로, 콘택트홀을 통하여 제1배선금속층(24)과 연결되어 다층전극배선을 형성하는 제2배선금속층(26)을 추가하여 형성된다.

따라서, 상기 2층 전극배선은 액티브 영역에 반도체 소자(생략되었음)가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체 소자와 전기적으로 격리하기 위한 필드 산화막(22)이 형성된 실리콘 기판(21)에 대하여, 상기 필드 산화막(22)위에 증착된 BPSG층(23)과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(21)과 필드산화막(22) 및 BPSG층(23)을 수직으로 관통하는 구멍에 내장되어 실리콘 기판(21)의 배면에서 외부배선과 연결될 수 있도록 형성된 제1배선금속층(24)과; 실리콘 기판(21)의 구멍을 관통하는 상기 제1배선금속층(24)과 실리콘 기판(21) 사이에 형성된 절연산화막(SiO2)(29)과; 상기 결과물(21,22,23,24,29)위에 증착된 것으로, 상하층에 있는 각각의 배선금속층(24,26)을 전기적으로 연결하는 콘택트홀이 형성된 층간 절연막(25)과, 상기 층간 절연막(25)위에 형성된 것으로, 콘택트홀을 통하여 제1배선금속층(24)과 연결되어 다층전극배선을 형성하는 제2배선금속층(26)과; 상기 결과물위에 형성된 패시베이션층(27)과; 상기 패시베이션층(27)위에 형성된 포토레지스트층(28)을 구비하여 다층전극배선을 형성한다.

상술한 바와 같이 본 발명은 반도체 소자가 형성된 실리콘 기판(또는 웨이퍼)을 관통하는 구멍을 형성한 후, 그 구멍에 배선금속층을 내장함으로써, 외부배선과 전기적 연결을 위한 본딩패드를 실리콘 기판의 배면에 형성할 수 있게 된다.

따라서, 반도체 소자에 형성되는 전극배선의 점유면적을 축소할 수 있게 되어 상기 반도체 소자를 미세하게 만들 수 있는 효과가 발생한다.

Claims (3)

1. 액티브 영역에 반도체 소자가 형성되고, 그 반도체 소자를 이웃하는 다른 반도체 소자와 전기적으로 격리하기 위한 필드 산화막이 형성된 실리콘 기판에 대하여, 상기 필드 산화막위에 증착된 BPSG층과; 상기 반도체 소자와 전기적으로 접촉한 것으로, 실리콘 기판(필드산화막 포함) 및 BPSG층을 수직으로 관통하는 구멍에 내장되어 실리콘 기판의 배면에서 외부배선과 연결될 수 있도록 형성된 배선금속층과; 실리콘 기판의 구멍을 관통하는 상기 배선금속층과 실리콘 기판 사이에 형성된 절연산화막과; 상기 결과물위에 증착된 패시베이션층과; 상기 패시베이션층위에 형성된 포토레지스트층을 구비하여 형성된 것을 특징으로 하는 반도체 소자의 전극배선.
2. 제1항에 있어서, 상기 배선금속층이 2층 이상의 다층구조로 형성된 것을 특징으로 하는 반도체 소자의 전극배선.
3. 제2항에 있어서, 상기 배선금속층은 그 위에 배선금속층(제1배선 금속층) 또는 그 아래의 배선금속층(제2배선금속층)과 각각의 층간 절연막에 의하여 전기적으로 절연되어 형성된 것을 특징으로 하는 반도체 소자의 전극배선.