KR960009401A - 비교기 회로 - Google Patents

비교기 회로 Download PDF

Info

Publication number
KR960009401A
KR960009401A KR1019950027880A KR19950027880A KR960009401A KR 960009401 A KR960009401 A KR 960009401A KR 1019950027880 A KR1019950027880 A KR 1019950027880A KR 19950027880 A KR19950027880 A KR 19950027880A KR 960009401 A KR960009401 A KR 960009401A
Authority
KR
South Korea
Prior art keywords
transistor
current
circuit
collector
emitter
Prior art date
Application number
KR1019950027880A
Other languages
English (en)
Other versions
KR0147930B1 (ko
Inventor
나오미 가와카미
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960009401A publication Critical patent/KR960009401A/ko
Application granted granted Critical
Publication of KR0147930B1 publication Critical patent/KR0147930B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

비교기 회로는 제1 및 제2입력 전압을 수신하고 제1 및 제2입력 전압을 비교하므로 비교 결과 신호를 출력하는 차동 증폭기 회로(5,6,7)와, 차동 증폭기 회로를 활성화시키기 위해 구동 전류를 공급하는 전류 회로(8)및, 차동 증폭기 회로 및 전류 회로에 접속된 전류 제어 회로(2)를 포함한다. 전류 제어 회로는 제1입력 전압이 제2입력 전압 보다 더 낮으면 비활성되고, 제1입력 전압이 제2입력 전압보다 더 높으면 활성화되어 공급된 구동 전류를 감소시킨다.

Description

비교기 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 비교기 회로를 도시한 회로도.
제2도는 제1도에 도시된 바와 같은 전류 제어 회로(2)를 도시한 회로도.
제3도는 본 발명의 제2실시예에 따른 비교기 회로를 도시한 회로도.

Claims (9)

  1. 제1입력 전압 및 제2입력 전압을 수신하고 상기 수신된 제1및 제2입력 전압을 비교하므로 비교 결과 신호를 출력하는 차동 증폭기 회로와, 구동 전류를 상기 차동 증폭기 회로에 공급되는 전류 회로 및 상기 차동 증폭기 회로 및 상기 전류 회로에 접속되며, 상기 제1입력 전압이 상기 제2입력 전압 보다 더 낮으면 비활성화되고, 상기 제1입력 전압이 상기 제2입력 전압보다 더 높으면 활성화되어 상기 구동 전류가 감소되도록 상기 전류 회로를 제어하는 전류 제어 회로를 포함하는 것을 특징으로 하는 비교기 회로.
  2. 제1항에 있어서, 상기 제1입력 전압이 상기 제2입력 전압보다 더 높으면, 상기 전류 제어 회로에 의해 제어된 상기 전류 회로의 상기 구동 전류는 제로가 아닌 것을 특징으로 하는 비교기 회로.
  3. 제2항에 있어서, 상기 차동 증폭기 회로는 상기 제1입력 전압이 인가되는 베이스를 가진 제1도전성 형태의 제1트랜지스터와; 상기 제2입력 전압이 인가되는 베이스와 상기 제1트랜지스터의 에미터에 접속되는 에미터를 가진 제1도전성 형태의 제2트랜지스터 및 입력으로서 상기 제1트랜지스터 콜렉터를 갖고 출력으로서 상기 제2트랜지스터의 콜렉터를 가진 전류 미러 회로를 포함하는데, 상기 전류 미러 회로는 공통 접속된 콜렉터 및 베이스와 제1전원에 접속된 에미터를 가진 제1도전성 형태의 제3트랜지스터와, 상기 제3트랜지스터의 베이스에 접속된 베이스와, 상기 제1트랜지스터의 에미터에 접속된 콜렉터 및 상기 제1전원에 접속된 에미터를 가진 제1도전성 형태의 제4트랜지스터 및 제2전원에 접속된 한 단부와 상기 제3트랜지스터의 콜렉터에 접속된 다른 단부를 가진 전류원을 포함하며, 상기 전류 제어 회로는 상기 제2전원에 접속된 에미터와, 상기 제2트랜지스터의 콜렉터에 접속된 베이스를 가진 제2도전성 형태의 제5트랜지스터 및 상기 제5트랜지스터의 콜렉터에 접속된 베이스와, 상기 제1전원에 접속된 에미터 및 상기 제3트랜지스터의 콜렉터에 접속된 콜렉터를 가진 제1도전성 형태의 제6트랜지스터를 포함하는 것을 특징으로 하는 비교기 회로.
  4. 제3항에 있어서, 상기 차동 증폭기 회로는 상기 제2트랜지스터의 콜렉터에 접속된 베이스와 상기 제2전원에 접속된 에미터를 가진 제2도전성 형태의 제7트랜지스터 및 상기 제7트랜지스터의 콜렉터에 접속된 베이스와, 상기 제2전원에 접속된 에미터 및 상기 비교 결과 신호를 출력하는 콜렉터를 가진 제2도전성 형태의 제8트랜지스터를 더 포함하며, 상기 전류 회로는 상기 제1전원에 접속된 에미터와, 상기 제3트랜지스터의 콜렉터에 접속된 베이스 및, 상기 제7트랜지스터의 콜렉터에 접속된 콜렉터를 가진 제1도전성 형태의 제9트랜지스터를 더 포함하는 것을 특징으로 하는 비교기 회로.
  5. 제1입력 전압 및 제2입력 전압을 수신하고 상기 제1및 제2입력 전압의 비교의 결과에 따라 제1또는 제2레벨 신호를 출력하는 차동 증폭기 회로와, 지정된 구동 전류를 상기 차동 증폭기 회로에 공급하는 전류회로 및; 상기 차동 증폭기 회로 및 상기 전류 회로의 출력에 접속되며, 상기 차동 증폭기 회로가 제1레벨신호를 출력하면 비활성화되고, 상기 차동 증폭기 회로가 제2레벨 신호를 출력하면 활성화되어 상기 전류 회로에 의해 상기 차동 증폭기 회로에 공급된 상기 지정된 구동 전류를 감소시키는 전류 제어 회로를 포함하는 것을 특징으로 하는 비교기 회로.
  6. 제5항에 있어서,상기 차동 증폭기 회로가 상기 제2레벨 신호를 출력하면, 상기 전류 제어 회로에 의해 제어된 상기 전류 회로의 상기 구동 전류가 제로가 아니 것을 포함하는 것을 특징으로 하는 비교기 회로.
  7. 제6항에 있어서, 상기 차동 증폭기 회로는 상기 제1입력 전압이 인가되는 베이스를 가진 제1도전성 형태의 제1트랜지스터와, 상기 제2입력 전압이 인가되는 베이스와 상기 제1트랜지스터의 에미터에 접속된 에미터를 가진 제1도전성 형태의 제2트랜지스터 및 입력으로서 상기 제1 및 제2트랜지스터의 콜렉터중 한 콜렉터를 갖고 출력으로서 다른 콜렉터를 갖는 전류 미러 회로를 포함하며, 상기 전류 회로는 상기 구동 전류를 상기 제1트랜지스터에 공급하고, 상기 제1및 제2레벨 신호는 상기 트랜지스터의 콜렉터로부터 출력하는 것을 특징으로 하는 비교기 회로.
  8. 제7항에 있어서, 상기 전류 미러 회로는 입력으로서 상기 제1트랜지스터의 콜렉터를 갖고 출력으로서 상기 제2트랜지스터의 콜렉터를 가지며, 상기 전류 회로는 공통으로 접속된 콜렉터 및 베이스와 제1전원에 접속된 에미터를 가진 제1도전성 형태의 제3트랜지스터와, 상기 제3트랜지스터의 베이스에 접속된 베이스와, 상기 제1트랜지스터의 에미터에 접속된 콜렉터 및, 상기 제1전원에 접속된 에미터를 가진 제4트랜지스터 및, 제2전원에 접속된 한 단부와 상기 제3트랜지스터의 콜렉터에 접속된 다른 단부를 가진 전류원을 포함하며, 상기 전류 제어 회로는 상기 제2전원에 접속된 에미터와 상기 제2트랜지스터의 콜렉터에 접속된 베이스를 가진 제2도전성 형태의 제5트랜지스터 및 상기 제5트랜지스터의 콜렉터에 접속된 베이스와, 상기 제1전원에 접속된 에미터 및 상기 제3트랜지스터의 콜렉터에 접속된 콜렉터를 가진 제1도전성 형태의 제6트랜지스터를 포함하는 것을 특징으로 하는 비교기 회로.
  9. 공급원 동력 전류를 동작하고 제1전압과 제2전압을 비교하는 비교 회로와, 상기 비교 회로에 결합되고 상기 제1전압이 상기 제2전압보다 더 낮으면 상기 동력 전류가 제1전류를 갖고 상기 제1전압이 상기 제2전압보다 더 높으면 상기 제2전류값보다 더 작은 제2전류값을 갖도록 상기 동력전류를 상기 비교회로에 공급하는 가변 전류원을 포함하는 것을 특징으로 하는 비교기 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950027880A 1994-08-31 1995-08-31 비교기 회로 KR0147930B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-206450 1994-08-31
JP6206450A JP2681001B2 (ja) 1994-08-31 1994-08-31 コンパレータ回路

Publications (2)

Publication Number Publication Date
KR960009401A true KR960009401A (ko) 1996-03-22
KR0147930B1 KR0147930B1 (ko) 1998-12-01

Family

ID=16523580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027880A KR0147930B1 (ko) 1994-08-31 1995-08-31 비교기 회로

Country Status (5)

Country Link
US (1) US5642062A (ko)
EP (1) EP0706263B1 (ko)
JP (1) JP2681001B2 (ko)
KR (1) KR0147930B1 (ko)
DE (1) DE69505625T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267760B1 (ko) * 1997-03-10 2000-11-01 김영환 차동전압 비교회로

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19708203C2 (de) * 1997-02-28 1998-12-03 Siemens Ag Komparatorschaltung
US6111445A (en) * 1998-01-30 2000-08-29 Rambus Inc. Phase interpolator with noise immunity
US6429716B1 (en) * 1998-12-14 2002-08-06 Ati International Srl Pre-buffer voltage level shifting circuit and method
US6411159B1 (en) * 2000-07-21 2002-06-25 Stmicroelectronics, Inc. Circuit for controlling current levels in differential logic circuitry
JP2007116568A (ja) * 2005-10-24 2007-05-10 Niigata Seimitsu Kk 差動増幅器
JP4777861B2 (ja) 2006-11-07 2011-09-21 フリースケール セミコンダクター インコーポレイテッド コンパレータ回路
US7554402B2 (en) * 2007-11-01 2009-06-30 Analog Devices, Inc. High CMR amplifier topology
JP4661876B2 (ja) 2008-01-18 2011-03-30 ソニー株式会社 固体撮像素子、およびカメラシステム
US9461562B1 (en) * 2012-02-24 2016-10-04 Cypress Semiconductor Corporation Low voltage detector

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61116665A (ja) * 1984-11-12 1986-06-04 Fanuc Ltd 低電力消費形電圧比較回路
JPS63136712A (ja) * 1986-11-28 1988-06-08 Toshiba Corp 差動比較回路
US4874969A (en) * 1988-06-08 1989-10-17 National Semiconductor Corporation High speed CMOS comparator with hysteresis
JPH0831782B2 (ja) * 1988-07-28 1996-03-27 松下電器産業株式会社 比較器
GB2222497A (en) * 1988-09-05 1990-03-07 Philips Electronic Associated Operational amplifier
JPH0741215Y2 (ja) * 1989-03-17 1995-09-20 新日本無線株式会社 差動増幅回路
JP2533201B2 (ja) * 1989-09-25 1996-09-11 富士通株式会社 Ａｍ検波回路
US5008632A (en) * 1989-10-31 1991-04-16 International Business Machines Corporation Temperature compensated feedback circuit for setting and stabilizing amplifier DC bias points
JP2607729B2 (ja) * 1990-04-21 1997-05-07 株式会社東芝 ヒステリシスコンパレータ
JPH04157372A (ja) * 1990-10-19 1992-05-29 Nec Corp ウインド型電圧比較回路
DE59010535D1 (de) * 1990-12-22 1996-11-14 Itt Ind Gmbh Deutsche Spannungsregler mit einem CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt
DE69118693T2 (de) * 1991-09-25 1996-11-28 Bell Telephone Mfg Differenzverstärkeranordnung
US5367211A (en) * 1993-06-28 1994-11-22 Harris Corporation Differential amplifier with hysteresis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267760B1 (ko) * 1997-03-10 2000-11-01 김영환 차동전압 비교회로

Also Published As

Publication number Publication date
DE69505625T2 (de) 1999-06-17
JP2681001B2 (ja) 1997-11-19
EP0706263A1 (en) 1996-04-10
KR0147930B1 (ko) 1998-12-01
JPH0878975A (ja) 1996-03-22
DE69505625D1 (de) 1998-12-03
US5642062A (en) 1997-06-24
EP0706263B1 (en) 1998-10-28

Similar Documents

Publication Publication Date Title
US4783607A (en) TTL/CMOS compatible input buffer with Schmitt trigger
KR970063901A (ko) 연산증폭회로
KR970017598A (ko) 반도체 장치 및 그 제어 회로
US5608344A (en) Comparator circuit with hysteresis
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR960006287A (ko) 저전력 논리 신호 레벨 변환기
KR960009401A (ko) 비교기 회로
KR960043524A (ko) 출력 버퍼링 장치
KR970067329A (ko) 전원 전환 회로
KR940008254A (ko) 전원 종속 입력 버퍼
KR940017217A (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
KR910010850A (ko) Mos형 파우워 트랜지스터에서의 전류 검출회로
KR940027322A (ko) 반도체 집적회로장치
KR950034156A (ko) 온도 검출 회로
JPS61169020A (ja) Ｔｔｌ型ゲート用可変スピードアツプ回路
WO1999048206A3 (en) Bicmos switch circuit
KR920020511A (ko) 출력 버퍼 회로
US6433636B2 (en) Operational amplifier designed to have increased output range
KR100246553B1 (ko) 디지탈 회로용 출력단
KR960003070A (ko) 저 전원 전압의 출력 구동기
KR970076811A (ko) 다전원 반도체 집적회로
KR910017743A (ko) 레벨변환회로
KR970063907A (ko) 가변 이득 증폭 회로
US4015141A (en) Apparatus for comparing voltages
KR100462015B1 (ko) 전원 과도 특성 절감 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020515

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee