KR920000080A - 비휘발성 메모리장치의 시그네쳐(signature)회로 - Google Patents

비휘발성 메모리장치의 시그네쳐(signature)회로 Download PDF

Info

Publication number
KR920000080A
KR920000080A KR1019910002602A KR910002602A KR920000080A KR 920000080 A KR920000080 A KR 920000080A KR 1019910002602 A KR1019910002602 A KR 1019910002602A KR 910002602 A KR910002602 A KR 910002602A KR 920000080 A KR920000080 A KR 920000080A
Authority
KR
South Korea
Prior art keywords
signature
memory device
blocks
bit lines
circuit
Prior art date
Application number
KR1019910002602A
Other languages
English (en)
Other versions
KR950010305B1 (ko
Inventor
다까오 아까오기
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR920000080A publication Critical patent/KR920000080A/ko
Application granted granted Critical
Publication of KR950010305B1 publication Critical patent/KR950010305B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00

Landscapes

  • Read Only Memory (AREA)

Abstract

내용 없음

Description

비휘발성 메모리장치의 시그네쳐(signature)회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 시그네쳐회로의 제1실시예가 적용된 PROM의 일반구성을 나타내느 시스템개통도,
제4도는 본 발명에 의한 시그네쳐회로의 제1실시예의 회로도,
제7도는 본 발명에 의한 시그네쳐회로의 제2실시예의 회로도.

Claims (10)

  1. 복수의 워드라인(Xo~Xn)각각과 복수의 비트라인(bo~b2m+1)각각에 제각기 결합된 제1메모리셀(MSo~MS2m+1)과 상기 비트라인들에 제각기 연결되는 제2메모리셀(SSo~SS2m+1, T1a, T2a, T1x, T2X)을 포함하는 비휘발성 메모리장치의 복수의 디바이스기능들 각각을 나타내는 시그네쳐 정보를 기억하기위한 시그네쳐 회로에 있어서, 상기 비트라인(bo~X2m+1)은 복수의 블록으로 그룹화되며, 또한 상기 제2메모리셀들 전용으로 구비되어 상기 제2메모리셀들 각각에 연결되는 적어도 하나의 워드라인(Xn+1)과, 상기 블록들중 하나를 선택하기 위한 선택수단을 포함하며, 상기 각 블록들내의 제2메모리셀들은 1종의 시그네쳐 정보를 기억하며 상기 블록들의 수는 상기 시그네쳐회로에 기억될 수 있는 시그네쳐 정보의 종류수와 동일한 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
  2. 제1항에 있어서, 상기 비휘발성 메모리장치는 어드레스신호에 응답하여 상기 워드라인(Xo~Xn)과 상기 적어도 하나의 워드라인(Xn+1)중 하나를 선택하기 위해 상기 워드라인들에 연결된 로우디코더(12)와, 어드레스신호에 응답하여 상기 비트라인(bo~b2m+1)중 하나를 선택하기 위해 상기 비트라인들에 연결된 컬럼디코더(13)과, 상기 제1및 제2메모리셀(MSo~MS2m+1, SSo~SS2m+1)로 부터 독출된 정보를 감지 및 증폭 시키기위한 센스증폭기(14)를 포함하여, 상기 선택수단(Qo~Qom+1, Qx, Qx+1)은 상기 제2메모리셀들로 부터 시그네쳐 정보를 독출하는 시그네쳐 독축모드동안 선택신호에 응답하여 블록들중 하나로부터 센스증촉기로 시그네쳐정보를 선택적으로 공급하기위해 컬럼디코더와 센스증폭기 사이에 결합되며, 상기 컬럼디코더는 시그네쳐 독출모드동안 어드레스신호에 응답하여 비트라인 들을 연속적으로 선택하는 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
  3. 제2항에 있어서, 상기 블록들의 수와 동일한 수의 제1버스라인(BUS1,BUS2)와 제2버스라인(BUS3)을 더 구비하여, 상기 선택수단(Qo~Qom+1, Qx, Qx+1)은 상기 제2버스라인(BUS3)을 통해 상기 센스증폭기(14)에 결합되는 출력들을 갖는 트랜지스터(QX, QX+1)을 포함하며, 상기 제1버스라인(BUS1,BUS2)각각은 상기 블록들중 상응하는 것을 상기 트랜지스터들 중 상응하는 것에 결합되며, 상기 선택신호는 상기 트랜지스터들 중 하나를 온시키며 또한 나머지 트랜지스터들을 오프시키는 것이 특징인 비휘발성 메모리장치의 시크네쳐회로.
  4. 제1또는 항에 있어서, 상기 적어도 하나의 워드라인(Xn+1)과 상기 제2메모리셀(SSo~SS2m+1)은 워드라인(Xo~Xn), 비트라인(bo~b2m+1) 및 제1메모리셀(MSo~MS2m+1)에 의해 형성되는 메모리 셀 어레이(11)의 일부인 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
  5. 제1또는 제2 또는 제3항중 임의의 한 항에 있어서, 비휘발성메모리장치의 스탠드바이모드동안 특정 논리레벨을 갖는 소정신호와 어드레스신호에 의한 선택신호를 발생시키기위한 어드레스 버퍼회로(19)가 더 구비된 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
  6. 제1항에 있어서, 상기 비트라인(bo~b2m+1)은 복수의 서브블록 그룹들로 그룹화되며, 상기 블록들 각각은 상기 서브블록그룹들 각각으로 부터 제1서브블록 그룹으로 구성되는 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
  7. 제6항에 있어서, 상기 비휘발성 메모리장치는 어드레스신호에 응답하여 상기 워드라인(Xo~Xn)과 상기 적어도 하나의 워드라인(Xn+1)중 하나를 선택하기위해 상기 워드라인들에 연결된 로우 디코더(12)와, 어드레스신호에 응답하여 상기 비트라인(bo~b2m+1)중 하나를 선택하기 위해 상기 비트라인들에 연결된 컬럼디코더(13)과, 상기 제1및 제2메모리셀(MSo~MS2m+1, SSo~SS2m+1)로 부터 독출된 정보를 감지 및 증폭 시키기위한 센스증폭기(14)를 포함하며, 상기 선택수단(Q0~Qm+1, Q1a, Q2a, Q1x, Q2x, Q3a, Q3x)은 상기 제2메모리셀들로 부터 시그네쳐 정보를 독출하는 시그네쳐 독출모드동안 선택신호에 응답하여 블록들중 하나로부터 센스증폭기로 시그네쳐정보를 독출하는 시그네쳐 독출모드동안 선택신호에 응답하여 블록들중 하나로부터 센스증폭기로 시그네쳐독출모드동안 어드레스신호에 응답하여 비트라인 들을 연속적으로 선택하는 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
  8. 제7항에 있어서, 상기 서브블록들의 수와 동일한 수의 제1버스라인(BUS1a, BUS2a, BUS1x, BUS2x)과 상기 블록들의 수와 동일한 수의 제2버스라인(BUS3a, BUS3x)과, 제3버스라인(BUS4)이 더 구비되며, 상기 선택수단은 상기 제1버스라인(BUS1a, BUS2a, BUS1x, BUS2x)을 통해 상기 서브 블록들 중 상응하는 것의 상기 비트라인(bo~b2n+1)에 제각기 결합되는 입력들을 갖은 제1트랜지스터(Q1a, Q2a, Q1X, Q2x)와, 상기 제2버스라인(BUS3a,BUS3x)를 통해 서브블록 그룹들중 상응하는 것의 제1트랜지스터들의 출력들에 제각기 결합되는 입력들과 상기 제3버스라인(BUS4)를 통해 센스증폭기(14)에 결합되는 출력들을 갖는 제2트랜지스터들 (Q3a, Q3x)를 포함하며, 상기 선택 신호는 각 서브블록그룹의 상기 제1트랜지스터들중 하나를 온시키고, 나머지 제1트랜지스터들을 오프시키기위한 제1선택신호와 상기 제2트랜지스터들을 연속적으로 온시키기위한 제2선택신호로 구성되는 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
  9. 제7항에 있어서, 상기 적어도 하나의 워드라인(Xn+1)과 상기 제2메모리셀(T1a, T2a, T1x, T2x)은 워드라인(Xo~Xn), 비트라인(bo~b2m+1) 및 제1메모리셀(MSo~MS2m+1)에 의해 형성되는 메모리 셀 어레이의 일부가 아닌 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
  10. 제6또는 제7 또는 제8 또는 제9항 중 임의의 한 항에 있어서, 비휘발성 메모리장치의 스탠드 바이 모드동안 특정 논리레벨을 갖는 상기 소정의 신호와 어드레스신호에 의해 선택신호를 발생시키기위한 어드레스 버퍼회로(19)가 더 제공되어 있는 것이 특징인 비휘발성 메모리장치의 시그네쳐회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910002602A 1990-02-19 1991-02-19 비휘발성 메모리장치의 시그네쳐(signature)회로 KR950010305B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-37582 1990-02-19
JP37582 1990-02-19
JP2037582A JPH03241598A (ja) 1990-02-19 1990-02-19 シグネチャー回路

Publications (2)

Publication Number Publication Date
KR920000080A true KR920000080A (ko) 1992-01-10
KR950010305B1 KR950010305B1 (ko) 1995-09-14

Family

ID=12501536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002602A KR950010305B1 (ko) 1990-02-19 1991-02-19 비휘발성 메모리장치의 시그네쳐(signature)회로

Country Status (5)

Country Link
US (1) US5280451A (ko)
EP (1) EP0443775B1 (ko)
JP (1) JPH03241598A (ko)
KR (1) KR950010305B1 (ko)
DE (1) DE69125876T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940304B1 (ko) * 2007-11-27 2010-02-05 두원공과대학산학협력단 휴대용 선로 시험장치 및 그 제어방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128362B2 (ja) * 1992-12-04 2001-01-29 富士通株式会社 半導体装置
KR960006748B1 (ko) * 1993-03-31 1996-05-23 삼성전자주식회사 고속동작 및 저전원공급전압에 적합한 쎌구조를 가지는 불휘발성 반도체 집적회로
JPH0785685A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置
US5561632A (en) * 1994-01-26 1996-10-01 Sony Corporation Nonvolatile semiconductor flash memory
US5598569A (en) * 1994-10-17 1997-01-28 Motorola Inc. Data processor having operating modes selected by at least one mask option bit and method therefor
US5499211A (en) * 1995-03-13 1996-03-12 International Business Machines Corporation Bit-line precharge current limiter for CMOS dynamic memories
KR100378182B1 (ko) * 1999-09-27 2003-03-29 삼성전자주식회사 병렬 연결된 다수의 개별 시그너쳐 회로를 포함하는반도체 장치의 입력 회로 및 개별 시그너쳐 회로
JP2002329396A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd バンク構成を変更可能なフラッシュメモリ
KR100901963B1 (ko) * 2001-06-29 2009-06-10 엔엑스피 비 브이 비휘발성 메모리 및 비휘발성 메모리의 테스트 방법
FR2831315B1 (fr) * 2001-10-22 2004-01-30 St Microelectronics Sa Memoire eeprom comprenant des moyens de lecture simultanee de bits speciaux d'un premier et d'un second type
FR2844090A1 (fr) * 2002-08-27 2004-03-05 St Microelectronics Sa Cellule memoire pour registre non volatile a lecture rapide
KR100688518B1 (ko) * 2005-01-12 2007-03-02 삼성전자주식회사 개별 칩들의 디바이스 정보를 직접 판독할 수 있는시그너처 식별 장치를 갖는 멀티 칩 패키지
FR2884329A1 (fr) * 2005-04-11 2006-10-13 St Microelectronics Sa Protection de donnees d'une memoire associee a un microprocesseur
WO2008041094A2 (en) * 2006-10-06 2008-04-10 Lithotech Medical Ltd. Retrieval snare for extracting foreign objects from body cavities and method for manufacturing thereof
KR101882854B1 (ko) * 2011-12-21 2018-07-31 에스케이하이닉스 주식회사 데이터 전달회로 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055802A (en) * 1976-08-12 1977-10-25 Bell Telephone Laboratories, Incorporated Electrical identification of multiply configurable circuit array
US4266283A (en) * 1979-02-16 1981-05-05 Intel Corporation Electrically alterable read-mostly memory
JPS5633873A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Read only memory device
JPS59144098A (ja) * 1983-02-08 1984-08-17 Fujitsu Ltd 半導体記憶装置
JPS59180324A (ja) * 1983-03-31 1984-10-13 Fujitsu Ltd 半導体記憶装置
JPS6076094A (ja) * 1983-10-03 1985-04-30 Nec Corp 読み出し専用メモリ
US4599709A (en) * 1984-02-17 1986-07-08 At&T Bell Laboratories Byte organized static memory
JPS61276200A (ja) * 1985-05-31 1986-12-06 Fujitsu Ltd プログラマブルｒｏｍの書き込み方式
JPS62213150A (ja) * 1986-03-14 1987-09-19 Hitachi Ltd 半導体装置とその製造方法
JPS6342099A (ja) * 1986-08-06 1988-02-23 Fujitsu Ltd ３値レベルｒｏｍ
JP2534733B2 (ja) * 1987-10-09 1996-09-18 日本電気株式会社 不揮発性半導体記憶装置
JPH02143457A (ja) * 1988-11-24 1990-06-01 Mitsubishi Electric Corp 半導体記憶装置
JP2582439B2 (ja) * 1989-07-11 1997-02-19 富士通株式会社 書き込み可能な半導体記憶装置
JPH0734314B2 (ja) * 1989-07-13 1995-04-12 株式会社東芝 半導体記憶装置
JPH03100998A (ja) * 1989-09-12 1991-04-25 Fujitsu Ltd 半導体記憶装置のデータ書き込み方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940304B1 (ko) * 2007-11-27 2010-02-05 두원공과대학산학협력단 휴대용 선로 시험장치 및 그 제어방법

Also Published As

Publication number Publication date
KR950010305B1 (ko) 1995-09-14
EP0443775B1 (en) 1997-05-02
JPH03241598A (ja) 1991-10-28
EP0443775A3 (en) 1992-10-28
DE69125876D1 (de) 1997-06-05
US5280451A (en) 1994-01-18
EP0443775A2 (en) 1991-08-28
DE69125876T2 (de) 1998-02-26

Similar Documents

Publication Publication Date Title
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
KR900008637B1 (ko) 여분의 회로부를 가지는 반도체 메모리 장치
KR890008829A (ko) 반도체 기억장치
KR960008833A (ko) 반도체 기억 장치
KR840008073A (ko) 반도체 기억장치
KR900015169A (ko) 불량메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리장치
KR860003603A (ko) 반도체 메모리
KR920013472A (ko) 반도체 기억장치
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR870009395A (ko) 불휘발성 메모리 회로
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
KR890010915A (ko) 반도체 메모리
KR940003040A (ko) 반도체 기억장치와 그 동작방법
KR920015384A (ko) 반도체 메모리 장치
KR960026781A (ko) 반도체 기억장치
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
US6781917B2 (en) Semiconductor memory device with dual port memory cells
KR950010084A (ko) 반도체 메모리 장치
TW328596B (en) Semiconductor device having memorizing function and data reading method thereof
KR910019059A (ko) 반도체 불휘발성 메모리장치
KR970071790A (ko) 메모리 회로
KR880014569A (ko) 반도체 기억장치
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee