KR960002556A - 반도체소자 및 그 제조방법 - Google Patents
반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR960002556A KR960002556A KR1019940012821A KR19940012821A KR960002556A KR 960002556 A KR960002556 A KR 960002556A KR 1019940012821 A KR1019940012821 A KR 1019940012821A KR 19940012821 A KR19940012821 A KR 19940012821A KR 960002556 A KR960002556 A KR 960002556A
- Authority
- KR
- South Korea
- Prior art keywords
- well region
- semiconductor substrate
- conductivity type
- well
- regions
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract 18
- 238000000034 method Methods 0.000 claims 4
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract 2
- 239000002019 doping agent Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 3중 웰 구조를 갖는 반도체소자 및 그 제조방법에 관한것으로서, P형 반도체기판의 일측에 두곳의 오픈영역을 고립시키는 트랜치를 형성하고, 상기 트랜치에 의해 분리되어 있는 반도체기판의 일측에 N형 웰영역을 하며, 상기 트랜치에 의해 분리되어 있는 반도체기판의 타측에 소정깊이로 N형 매립 웰영역을 형성한 후, 웰 영역을 하며 상기 트랜치에 의해 분리되어 있는 반도체기판의 타측에 소정 깊이로 N형 매립 웰 영역을 형성한 상기 N형 매립 웰영역의 상측에 P형 웰영역을 형성하고, 상기 반도체기판상에 각각 모스 전계효과 트랜지스터를 형성하였으므로, 상기 고립되어 있는 P형 웰영역내의 N형 불순물 농도가 최소화되어 상기 고립된 P형 웰영역에 형성되는 N모스 전계효과 트랜지스터의 이동도가 증가되는 등 특성이 개선되어 공정수율 및 소자동작의 신회성이 향상된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명에 따른 3중 웰구조를 갖는 반도체소자의 제조 공정도.
Claims (6)
- 제1도전형의 반도체기판의 일측에 형성되어 있는 제 2 도전형의 제 1 웰영역과, 상기 제 1 웰영역과 접하는 반도체기판의 다른 부분에 형성되어 있으며 깊이가 상기 제 1 웰영역 보다 얕게 형성되어 있는 제 1 도전형의 제 2 웰영역과, 상기 제 2 웰영역의 하부에서 형성되어 있는 제 2 도전형의 매립 웰영역과, 상기 제 1 및 제 2 웰영역 이외의 반도체기판에 형성되어 있는 제 1 도전형의 제 3 웰영역과, 상기 제 1, 제 2 및 제 3 웰영역의 경계 부분상의 반도체기판의 소정의 깊이로 제거되어 상기 웰영역들을 분리시키는 트랜치를 구비하는 반도체소자.
- 제1항에 있어서. 상기 제 1 및 제 2 도전형이 서로 반대 도전형이며, 각각 P 및 N형인 것을 특징으로 하는 반도체소자.
- 제1도전형의 반도체기판의 일측에 형성되어 있는 제 2 도전형의 제 2 웰영역과, 상기 제 1 웰영역과 접하는 반도체기판의 다른 부분에 형성되어 있으며, 깊이가 상기 제 1 웰영역 보다 얕게 형성되어 있는 제 1 도전형의 제 2 웰영역과, 상기 제 2 웰영역의 하부에서 형성되어 있는 제 2 도전형의 매립 웰영역과, 상기 제 1 및 제 2 웰영역 이외의 반도체기판에 형성되어 있는 제 1 도전형의 제 3 웰영역과, 상기 제 1 제 2 및 제 3 웰영역의 경계 부분상의 반도체기판이 소정의 깊이로 제거되어 상기 웰영역들을 분리시키는 트랜치와, 상기 반도체기판상에 형성되어 있는 게이트산화막과, 상기 게이트 산화막상에 형성되어 있는 게이트전극과, 상기 게이트전극 양측의 제 1 웰영역 및 제 2 제 3 웰영역상에 각각 제 1 및 제 2 도전형의 불순물로 형성되어 있는 확산영역을 구비하는 반도체소자.
- 제1도전형의 반도체기판의 일측에 반도체기판의 소정 부분을 두 개의 오픈영역을 갖도록 분리시키는 트랜치를 형성하는 공정과, 상기 트랜치를 절연층으로 메우는 공정과,상기 트랜치에 의해 분리된 오픈영역의 일측에 제 2 도전형의 제 1 웰영역을 형성하는공정과, 상기 타측의 오픈영역의 반도체기판에 소정 깊이로 제2도전형의매립 웰영역을 형성하는 공정과, 상기 매립 웰영역의 상측에 깊이가 상기 제 1 웰영역 보다 얕게 제 1 도전형의 제 2 웰영역을 형성하는 공정과, 상기 반도체기판의 다른 부분에 제 1 도전형의 제 3 웰영역을 형성하는 공정을 구비하는 반도체소자의 제조방법.
- 제4항에 있어서, 상기 제 1 웰영역을 1016- 1018㎝-3정도의 도핑농도로서, 깊이는 약 1.5-5.0 ㎛ 정도로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4항에 있어서, 상기 제 2 및 제 3 웰영역을 1016-1018㎝-3정도의 도핑농도로서, 깊이는 약 1.0-4.5㎛ 정도로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940012821A KR0131723B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체소자 및 그 제조방법 |
US08/468,552 US5525532A (en) | 1994-06-08 | 1995-06-06 | Method for fabricating a semiconductor device |
GB9511563A GB2290165B (en) | 1994-06-08 | 1995-06-07 | Semiconductor device and method of fabrication thereof |
DE19520958A DE19520958C2 (de) | 1994-06-08 | 1995-06-08 | Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung |
CN95106329A CN1037923C (zh) | 1994-06-08 | 1995-06-08 | 半导体器件及其制造方法 |
US08/598,551 US5726476A (en) | 1994-06-08 | 1996-02-08 | Semiconductor device having a particular CMOS structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940012821A KR0131723B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960002556A true KR960002556A (ko) | 1996-01-26 |
KR0131723B1 KR0131723B1 (ko) | 1998-04-14 |
Family
ID=19384852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940012821A KR0131723B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체소자 및 그 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5525532A (ko) |
KR (1) | KR0131723B1 (ko) |
CN (1) | CN1037923C (ko) |
DE (1) | DE19520958C2 (ko) |
GB (1) | GB2290165B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200070420A (ko) * | 2012-08-28 | 2020-06-17 | 얀센 사이언시즈 아일랜드 언리미티드 컴퍼니 | 설파모일-아릴아미드 및 b형 간염 치료제로서의 그 용도 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5573963A (en) * | 1995-05-03 | 1996-11-12 | Vanguard International Semiconductor Corporation | Method of forming self-aligned twin tub CMOS devices |
US5573962A (en) * | 1995-12-15 | 1996-11-12 | Vanguard International Semiconductor Corporation | Low cycle time CMOS process |
US5753956A (en) * | 1996-01-11 | 1998-05-19 | Micron Technology, Inc. | Semiconductor processing methods of forming complementary metal oxide semiconductor memory and other circuitry, and memory and other circuitry |
US5612242A (en) * | 1996-03-11 | 1997-03-18 | United Microelectronics Corp. | Trench isolation method for CMOS transistor |
DE69735323T2 (de) * | 1996-09-05 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd., Kadoma | Halbleiteranordnung und deren Herstellungsverfahren |
KR100239402B1 (ko) * | 1997-04-02 | 2000-02-01 | 김영환 | 반도체 소자의 웰과 그 형성방법 |
GB2327146A (en) * | 1997-07-10 | 1999-01-13 | Ericsson Telefon Ab L M | Thermal insulation of integrated circuit components |
JPH11274418A (ja) * | 1998-03-25 | 1999-10-08 | Nec Corp | 半導体装置 |
JP2000091443A (ja) * | 1998-09-14 | 2000-03-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
GB2344689A (en) | 1998-12-07 | 2000-06-14 | Ericsson Telefon Ab L M | Analogue switch |
US6144086A (en) * | 1999-04-30 | 2000-11-07 | International Business Machines Corporation | Structure for improved latch-up using dual depth STI with impurity implant |
DE10225860B4 (de) * | 2001-06-11 | 2006-11-09 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauteil |
US6885078B2 (en) * | 2001-11-09 | 2005-04-26 | Lsi Logic Corporation | Circuit isolation utilizing MeV implantation |
KR100864048B1 (ko) | 2002-06-26 | 2008-10-17 | 세미이큅, 인코포레이티드 | 이온 소스 |
US6686595B2 (en) | 2002-06-26 | 2004-02-03 | Semequip Inc. | Electron impact ion source |
US7825488B2 (en) | 2006-05-31 | 2010-11-02 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuits and modular methods of forming the same |
JP4755405B2 (ja) * | 2004-10-13 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5375402B2 (ja) * | 2009-07-22 | 2013-12-25 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
CN104282734B (zh) * | 2014-09-24 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 与cmos工艺兼容的沟道隔离的原生器件及其制造方法 |
CN104362095B (zh) * | 2014-11-05 | 2017-12-01 | 北京大学 | 一种隧穿场效应晶体管的制备方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1457139A (en) * | 1973-09-27 | 1976-12-01 | Hitachi Ltd | Method of manufacturing semiconductor device |
JPS5275989A (en) * | 1975-12-22 | 1977-06-25 | Hitachi Ltd | Production of semiconductor device |
US4140558A (en) * | 1978-03-02 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Isolation of integrated circuits utilizing selective etching and diffusion |
JPS6083346A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 半導体集積回路装置 |
CN1004736B (zh) * | 1984-10-17 | 1989-07-05 | 株式会社日立制作所 | 互补半导体器件 |
GB8426897D0 (en) * | 1984-10-24 | 1984-11-28 | Ferranti Plc | Fabricating semiconductor devices |
US4808548A (en) * | 1985-09-18 | 1989-02-28 | Advanced Micro Devices, Inc. | Method of making bipolar and MOS devices on same integrated circuit substrate |
US4825275A (en) * | 1987-05-28 | 1989-04-25 | Texas Instruments Incorporated | Integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias |
JP2666384B2 (ja) * | 1988-06-30 | 1997-10-22 | ソニー株式会社 | 半導体装置の製造方法 |
US5006476A (en) * | 1988-09-07 | 1991-04-09 | North American Philips Corp., Signetics Division | Transistor manufacturing process using three-step base doping |
US5015594A (en) * | 1988-10-24 | 1991-05-14 | International Business Machines Corporation | Process of making BiCMOS devices having closely spaced device regions |
US4960726A (en) * | 1989-10-19 | 1990-10-02 | International Business Machines Corporation | BiCMOS process |
US5250837A (en) * | 1991-05-17 | 1993-10-05 | Delco Electronics Corporation | Method for dielectrically isolating integrated circuits using doped oxide sidewalls |
JP2740087B2 (ja) * | 1992-08-15 | 1998-04-15 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
-
1994
- 1994-06-08 KR KR1019940012821A patent/KR0131723B1/ko not_active IP Right Cessation
-
1995
- 1995-06-06 US US08/468,552 patent/US5525532A/en not_active Expired - Lifetime
- 1995-06-07 GB GB9511563A patent/GB2290165B/en not_active Expired - Fee Related
- 1995-06-08 CN CN95106329A patent/CN1037923C/zh not_active Expired - Fee Related
- 1995-06-08 DE DE19520958A patent/DE19520958C2/de not_active Expired - Fee Related
-
1996
- 1996-02-08 US US08/598,551 patent/US5726476A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200070420A (ko) * | 2012-08-28 | 2020-06-17 | 얀센 사이언시즈 아일랜드 언리미티드 컴퍼니 | 설파모일-아릴아미드 및 b형 간염 치료제로서의 그 용도 |
Also Published As
Publication number | Publication date |
---|---|
CN1037923C (zh) | 1998-04-01 |
DE19520958A1 (de) | 1995-12-14 |
CN1119347A (zh) | 1996-03-27 |
GB2290165B (en) | 1998-07-29 |
US5525532A (en) | 1996-06-11 |
GB9511563D0 (en) | 1995-08-02 |
US5726476A (en) | 1998-03-10 |
DE19520958C2 (de) | 1997-09-11 |
KR0131723B1 (ko) | 1998-04-14 |
GB2290165A (en) | 1995-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960002556A (ko) | 반도체소자 및 그 제조방법 | |
KR840008537A (ko) | 반도체장치 | |
KR860003671A (ko) | 상보형 반도체 장치 | |
KR870000763A (ko) | 반도체 장치 및 그 제조방법 | |
KR920022537A (ko) | 감소된 기생 캐패시턴스를 갖는 보호형 프로그램가능 트랜지스터 및 그의 제조방법 | |
KR890016651A (ko) | 반도체 집적회로 장치의 제조방법 | |
KR940004846A (ko) | 반도체장치 및 그 제조방법 | |
KR840005927A (ko) | 반도체 집적 회로 장치 및 그의 제조 방법 | |
KR890007426A (ko) | 다른 항복전압과 다른 기능을 갖는 블록을 포함하는 모노리식 반도체 ic장치 및 그 제조방법 | |
KR950034822A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
KR920005280A (ko) | Mos형 반도체장치 | |
KR960015858A (ko) | 반도체장치 및 그 제조방법 | |
KR880014644A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
KR900015311A (ko) | 반도체장치 및 그 제조방법 | |
KR890011116A (ko) | 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법 | |
KR960002889A (ko) | 반도체 장치 및 그 제조방법 | |
KR950034667A (ko) | 반도체 소자 및 그 제조방법 | |
KR930022551A (ko) | 반도체장치 및 그 제조방법 | |
KR960002891A (ko) | 반도체소자 및 그 제조방법 | |
KR850005170A (ko) | 반도체 장치 | |
KR970053872A (ko) | 바이 모스 트랜지스터의 제조 방법 | |
KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
KR910010734A (ko) | 반도체 집적 회로 및 그 제조방법 | |
KR930011223A (ko) | 바이씨모스 트랜지스터 및 그 제조방법 | |
KR910001944A (ko) | N채널 mos 트랜지스터 및 수직 pnp 양극 트랜지스터의 동시 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |